本發(fā)明涉及封裝技術領域，尤其涉及一種半導體封裝結構(例如扇出封裝結構)及其形成方法。

背景技術：

近年來，由于電子產品已變得越來越多功能并且尺寸已經縮小，因此業(yè)界期望半導體裝置的制造者能夠在單個半導體晶圓上制造更多的裝置，使得含有這些裝置的電子產品能夠更加緊湊。作為對此種需求的響應，開發(fā)了pop(package-on-package，封裝上封裝)技術。pop技術使得兩個或者更多的封裝通過使用標準接口來安裝(即堆疊)于彼此之頂上，其中該標準接口用于在該兩個或更多的封裝之間路由信號。pop技術允許在電子產品中具有更高的元件密度，其中電子產品諸如為移動電話、pda(personaldigitalassistant，個人數字助理)和數字相機。

在此種pop結構中，一般使用穿過模塑料的通孔(throughvias)來電性連接堆疊的封裝，其中該通孔有時被稱為穿過封裝的通孔(throughpackagevias，tpv)或者穿過插入層的通孔(throughinterposervias，tiv)。tpv/tiv的形成工藝至少包括：光刻(lithography)工藝，用來形成tpv/tiv開口；以及電鍍工藝，使用導電材料來填充這些開口。接著，執(zhí)行模塑(molding)工藝及研磨(grinding)工藝以形成tpv/tiv。

但是，這些用來形成tpv/tiv的工藝是復雜且昂貴的。如此，難以降低半導體封裝的制造成本，如此，期望創(chuàng)新的半導體封裝結構。

技術實現要素：

有鑒于此，本發(fā)明實施例提供了一種半導體封裝結構及其形成方法，可以降低制造成本。

本發(fā)明提供了一種半導體封裝結構，包括：第一半導體封裝，該第一半導體封裝包括：第一重分布層結構，具有相對設置的第一表面與第二表面；第一半導體晶粒，設置在該第一表面上并且電性耦接至該第一重分布層結構；第一模塑料，設置在該第一表面上，并且圍繞該第一半導體晶粒；以及多個導電結構，嵌入于該第一模塑料中，并且電性耦接該第一重分布層結構；其中，每個導電結構包括：焊球，嵌入于該第一模塑料中并且電性耦接至該第一重分布層結構，并且該第一模塑料包括：多個開口，分別露出該每個導電結構中的該焊球；或者，每個導電結構包括：導電柱結構，設置于該第一模塑料中并且從該第一模塑料中露出，其中該導電柱結構包括：焊料，接合在該第一重分布層結構上并且電性耦接該第一重分布層結構。

其中，該第一半導體封裝進一步包括：電子元件，設置在該第一或第二表面上，并且電性耦接至該第一重分布層結構。

其中，該電子元件包括：電阻、電容、電感或者他們的組合。

其中，該第一半導體封裝進一步包括：多個第一導電結構，設置在該第二表面上并且電性耦接至該第一重分布層結構。

其中，進一步包括：第二半導體封裝，堆疊在該第一半導體封裝上；其中，該第二半導體封裝包括：第二重分布層結構，電性耦接至該第一重分布層結構，并且具有相對設置的第三表面和第四表面；第二半導體晶粒，設置在該第三表面上并且電性耦接至該第二重分布層結構；以及第二模塑料，設置在該第三表面上并且圍繞該第二半導體晶粒。

其中，該第二半導體封裝進一步包括：第三半導體晶粒，設置在該第二半導體晶粒上，并且由該第二模塑料圍繞，并且電性耦接至該第一重分布層結構。

其中，該第二和第三半導體晶粒分別包括存儲裝置。

其中，當該每個導電結構包括該焊球時，該第二半導體封裝進一步包括：多個第二導電結構，設置在該第四表面上，并且每個第二導電結構延伸進對應的該開口，以電性耦接在該焊球和該第二重分布層結構之間。

其中，當該每個導電結構包括該導電柱結構時，該第二半導體封裝進一步包括：多個第二導電結構，設置在該第四表面與該露出的導電柱結構之間，使得該第二導電結構電性耦接在該二重分布層結構與該導電柱結構之間。

本發(fā)明提供了一種半導體封裝結構的形成方法，包括：在載體基底上形成第一重分布層結構，其中該第一重分布層結構具有相對設置的第一表面與第二表面，并且該第二表面附著至該載體基底；在該第一表面上形成多個焊球；將第一半導體晶粒安裝至該第一表面上，其中該第一半導體晶粒通過該第一重分布層結構電性耦接至該多個焊球；在該第一表面上形成第一模塑料，以使該第一半導體晶粒和該多個焊球嵌入于該第一模塑料中；在該第一模塑料中形成多個開口，以露出該多個焊球。

其中，進一步包括：從該第一重分布層結構移除該載體基底；在移除該載體基底之前，將電子元件安裝至該第一表面上，或者，在移除該載體基底之后，將電子元件安裝至該第二表面上。

其中，該電子元件包括：電阻、電容、電感或者他們的組合。

其中，進一步包括：從該第一重分布層結構移除該載體基底；以及在該第二表面上形成多個第一導電結構。

其中，進一步包括：從該第一重分布層結構移除該載體基底；在該第一模塑料的上方形成一第二重分布層結構，其中該第二重分布層結構具有相對設置的第三表面與第四表面，其中該第四表面面向該第一模塑料；在該第四表面上和該多個開口中形成多個第二導電結構，使得該多個第二導電結構電性耦接在該多個焊球與該第二重分布層結構之間。

其中，進一步包括：在該第三表面上形成一個或多個堆疊的第二半導體晶粒；在該第三表面上形成第二模塑料，使得該第二模塑料圍繞該一個或多個堆疊的第二半導體晶粒。

其中，該第二模塑料圍繞該一個或多個堆疊的第二半導體晶粒均為存儲裝置。

本發(fā)明提供了一種半導體封裝結構的形成方法，包括：在載體基底上形成第一重分布層結構，其中該第一重分布層結構具有相對設置的第一表面與第二表面，并且該第二表面附著至該載體基底；在該第一表面上形成多個導電柱結構，其中每個導電柱結構包括：焊料，接合在該第一重分布層結構上并且電性耦接至該第一重分布層結構；將第一半導體晶粒安裝至該第一表面上，其中該第一半導體晶粒通過該第一重分布層結構電性耦接至該多個導電柱結構；在該第一表面上形成第一模塑料，以使該第一半導體晶粒和該多個導電柱結構嵌入于該第一模塑料中，其中該多個導電柱結構從該第一模塑料中露出。

其中，進一步包括：從該第一重分布層結構移除該載體基底；在移除該載體基底之前，將電子元件安裝至該第一表面上，或者，在移除該載體基底之后，將電子元件安裝至該第二表面上。

其中，該電子元件包括：電阻、電容、電感或者他們的組合。

其中，進一步包括：從該第一重分布層結構移除該載體基底；以及在該第二表面上形成多個第一導電結構。

其中，進一步包括：從該第一重分布層結構移除該載體基底；在該第一模塑料的上方形成第二重分布層結構，其中該第二重分布層結構具有相對設置的第三表面與第四表面，其中該第四表面面向該第一模塑料；

在該第四表面上和露出的該多個導電柱結構之間形成多個第二導電結構，使得該多個第二導電結構電性耦接在該多個導電柱結構與該第二重分布層結構之間。

其中，進一步包括：將該第三表面上形成一個或多個堆疊的第二半導體晶粒；在該第三表面上形成第二模塑料，使得該第二模塑料圍繞該一個或多個堆疊的第二半導體晶粒。

其中，該一個或多個堆疊的第二半導體晶粒均為存儲裝置。

本發(fā)明實施例的有益效果是：

本發(fā)明實施例，第一模塑料中的通孔結構(即導電結構)為采用焊球配合開口的結構或者為含有焊料的導電柱結構，從而使得該通孔結構的的形成過程中可以無需使用光刻和電鍍工藝，從而降低了半導體封裝結構的制造成本。

附圖說明

通過閱讀接下來的詳細描述以及參考附圖所做的示例，可以更全面地理解本發(fā)明，其中：

圖1a～1e為剖面示意圖，用來說明根據本發(fā)明一些實施例的半導體封裝結構的形成方法；

圖2為根據本發(fā)明一些實施例的具有pop結構的半導體封裝結構的剖面示意圖；

圖3a～3d為剖面示意圖，用來說明根據本發(fā)明一些實施例的半導體封裝結構的形成方法；

圖4為根據本發(fā)明一些實施例的具有pop結構的半導體封裝結構的剖面示意圖。

具體實施方式

以下描述是實現本發(fā)明的較佳預期方式。該描述僅作為說明本發(fā)明一般原理的目的，并且不應被視為限制。本發(fā)明的范圍可參考權利要求來確定。

本發(fā)明將通過參考詳細的實施例及參考確定的附圖來描述，但是本發(fā)明不限制于此，并且本發(fā)明僅由權利要求限定。此中描述的附圖僅為原理圖而非限制。在附圖中，出于說明目的以及非按比例繪制，可能夸大了某些元件的尺寸。附圖中的尺寸及相對尺寸不對應本發(fā)明實踐中的實際尺寸。

圖1e為根據本發(fā)明一些實施例的半導體封裝結構的第一半導體封裝10的剖面示意圖。在一些實施例中，該半導體封裝結構為倒裝芯片(flipchip)半導體封裝結構。參考圖1e，該半導體封裝結構包括：第一半導體封裝10，可以安裝在基底(未示出)上。在一些實施例中，該第一半導體封裝10可以包括：片上系統(system-on-chip，soc)封裝。另外，該基底可以包括：印刷電路板(printedcircuitboard，pcb)并且可以由聚丙烯(polypropylene，pp)形成。在一些實施例中，該基底可以包括：封裝基板。該第一半導體封裝10通過接合工藝(bondingprocess)安裝于該基底上。例如，該第一半導體封裝10包括：第一導電結構140，其通過該接合工藝安裝于該基底上并且電性耦接至該基底。

該第一半導體封裝10包括：第一半導體晶粒300(諸如soc晶粒)以及第一重分布層(redistributionlayer，rdl)結構110。該soc晶粒例如可以包括：邏輯晶粒，該邏輯晶粒包括：中央處理單元(centralprocessingunit，cpu)、圖像處理單元(graphicsprocessingunit，gpu)、動態(tài)隨機存取存儲(dynamicrandomaccessmemory，dram)控制器或者他們的任意組合。

如圖1e所示，該第一半導體晶粒300的接墊(pad)301電性耦接至該第一半導體晶粒300的電路(未示出)。在一些實施例中，該接墊301屬于該第一半導體晶粒300的互連結構(未示出)的最上層金屬層。該接墊301與對應的導電結構311接觸，例如導電凸塊、導電柱(post)或者焊膏(solderpaste)。需要注意的是，該半導體封裝結構中整合的半導體晶粒的數目不限制于本實施例公開的數量。

該第一rdl結構110，也稱為扇出結構，具有相對設置的第一表面110a以及第二表面110b。該第一半導體晶粒300設置于該第一表面110a上。該第一半導體晶粒300通過導電結構311電性耦接至該第一rdl結構110。

在本實施例中，該第一rdl結構110包括：一條或者多條導電線路(conductivetrace)，設置于金屬間介電(inter-metaldielectric，imd)層102中。例如，多條第一導電線路103設置在該imd層102的第一層級處，并且該多個第一導電線路103中的至少一條電性連接至該第一半導體晶粒300。另外，第二導電線路101設置在該imd層102的第二層級處，該第二層級不同于該第一層級。在一些實施例中，該imd層102可以為單層或者多層結構。另外，該imd層102可以由有機材料或者無機材料形成，該有機材料包括：聚合物基材料，該無機材料包括：氮化硅(sinx)、氧化硅(siox)、石墨烯，等等。

在一些實施例中，該imd層102為高k值介電層，其中k為介電層的介電常數。在其他的一些實施例中，該imd層102可以由光敏材料形成，例如干膜光阻(dryfilmphotoresist)、或者貼膜(tapingfilm)。

第二導電線路101的接墊部分自imd層102的開口露出，并且連接至設置在第二表面110b上的第一導電結構140。另外，需要注意的是，在圖1e中示出的第一rdl結構110的導電線路的數目僅是示例，而不是對本發(fā)明的限制。

在本實施例中，該第一半導體封裝10進一步包括：至少一個電子元件400，諸如整合被動裝置(integratedpassivedevice，ipd)，設置在該第一表面110a上。該ipd通過第一rdl結構110電性耦接至該第一半導體晶粒300。在一些實施例中，該ipd可以包括：電容、電感、電阻或者他們的組合。另外，該ipd可以為電容，該電容含有至少一個耦接至該多個第一導電線路103之一的電極。另外，該第一半導體封裝10可以包括：至少一個電子元件500，諸如ipd，設置在該第二表面110b上。該ipd也通過該第一rdl結構電性耦接至該第一半導體晶粒300。類似地，該電子元件500可以為電容，該電容含有至少一個耦接至該多個第二導電線路101之一的電極。。

在本實施例中，如圖1e所示，該第一半導體封裝10進一步包括：第一模塑料130，設置在該第一表面110a上，并且圍繞該第一半導體晶粒300。在一些實施例中，該第一模塑料130可以由環(huán)氧樹脂、樹脂、可塑聚合物或者類似物形成。

在本實施例中，第一半導體封裝10進一步包括：通孔(throughvias)120，嵌入于該第一模塑料130中，并且穿過該第一模塑料130。在一些實施例中，該通孔120包括：導電柱結構，設置在該第一模塑料130中并且從該第一模塑料130露出。該通孔120充當tiv或者tpv。在此情形中，每個導電柱結構包括：金屬柱112(如銅柱)以及焊料111，該焊料111接合在該金屬柱112的一端與該第一導電線路103的接墊部分之間，使得該導電柱結構電性耦接至該第一rdl結構110。另外，通孔120可以圍繞該第一半導體晶粒300。

該第一導電結構140通過該第一rdl結構110與第一模塑料130分隔開。在一些實施例中，該第一導電結構140可以包括：導電凸塊結構(諸如銅或者焊料凸塊結構)，導電柱結構，導線結構，或者導電膏結構。

圖1a～1e為剖面示意圖，用來說明根據本發(fā)明一些實施例的半導體封裝結構的形成方法。如圖1a所示，提供了載體基底200。在一些實施例中，該載體基底200可以包括：硅或者玻璃晶圓。通過沉積及圖案化工藝于該載體基底200上形成第一rdl結構110。在本實施例中，該第一rdl結構具有相對設置的第一表面110a和第二表面110b。該第二表面110b附著至該載體基底200。在一些實施例中，該第一rdl結構110包括：多條導電線路，設置在imd層102中。例如，第一導電線路103設置在該imd層102的第一層級處。另外，第二導電線路101設置在該imd層102的第二層級處，其中第一層級不同于第二層級。

如圖1b所示，通孔120，諸如導電柱結構，形成于該第一表面110a上。在一些實施例中，每個導電柱結構包括：金屬柱112(如銅柱)以及焊料111，該焊料111形成于該金屬柱112的一端上。在此情形中，通過網印(screenprinting)工藝來形成該導電柱結構，使得該導電柱結構通過該焊料111電性耦接至該第一導電線路103的接墊部分。

如圖1c所示，第一半導體晶粒300以及可選的電子元件400安裝至該第一表面110a上，使得該第一半導體晶粒300以及該電子元件400通過第一rdl結構110電性耦接至通孔120(即導電柱結構)。在一些實施例中，通孔120圍繞該第一半導體晶粒300及該電子元件400。

在一些實施例中，該第一半導體晶粒300為soc晶粒。該soc晶粒例如可以包括：邏輯晶粒，其中該邏輯晶粒包括：cpu、gpu、dram控制器或者他們的任意組合，并且該soc晶粒通過倒裝芯片技術安裝至該第一rdl結構110上。該第一半導體晶粒300包括：接墊301，接觸對應的導電結構311(諸如導電凸塊、柱或者焊膏)，使得該第一半導體晶粒300通過該導電結構311安裝在該第一導電線路103上。

在一些實施例中，該電子元件400(諸如電容、電感、電阻或者他們的組合)通過表面安裝技術(surfacemounttechnology，smt)安裝至第一rdl結構110上，使得該電子元件400電性耦接至第一導電線路103。

如圖1d所示，第一模塑料130形成于第一表面110a上，以完全覆蓋第一半導體晶粒300以及通孔120(即導電柱結構)。也就是說，第一半導體晶粒300及通孔120嵌入于該第一模塑料130中。

在一些實施例中，該第一模塑料130在大致為液體時使用，接著通過化學反應固化，例如在環(huán)氧樹脂或者樹脂中。在其他的一些實施例中，該第一模塑料130可以為紫外(ultraviolet，uv)或者熱固化聚合物，其中該uv或者熱固化聚合物充當能夠在第一半導體晶粒300與電子元件400周圍形成的凝膠或者可塑固體使用；接著，通過uv或者熱固化工藝來固化該第一模塑料130。第一模塑料130可以按照模型(未示出)來固化。

在第一模塑料130形成之后，在第一模塑料130的頂面上執(zhí)行研磨工藝，諸如化學機械研磨(chemicalmechanicalpolishing，cmp)，以使得通孔120(即導電柱結構)從第一模塑料130露出。在一些實施例中，在執(zhí)行研磨工藝之后，第一半導體晶粒300也從第一模塑料130露出。在一些實施例中，在執(zhí)行完研磨工藝之后，第一半導體晶粒300不從第一模塑料130露出。

如圖1e所示，將載體基底200從第二表面110b移除。此后，可選的電子元件500可以通過smt安裝至第二表面500上，使得該電子元件500電性耦接至第二導電線路101的接墊部分，其中該電子元件500相同或者不同于該電子元件400。

另外，在第二表面110b上形成第一導電結構140，使得該第一導電結構140電性耦接至第二導電線路101的接墊部分。如此，完成了第一半導體封裝10。在一些實施例中，第一導電結構140圍繞電子元件500。另外，第一導電結構140可以包括：導電凸塊結構(諸如銅凸塊或者焊料凸塊結構)，導電柱結構，導電線結構，或者導電膏結構。

圖2為根據本發(fā)明實施例的具有pop結構的半導體封裝結構的剖面示意圖。以下實施例中元件的描述，若有相同或者類似于先前參考圖1e已描述了的，出于簡潔而省略。在本實施例中，該半導體封裝結構類似于圖1e所示的半導體封裝結構，所不同之處在于：本實施例的半導體封裝結構進一步包括：第二半導體封裝20，堆疊在圖1e所示的第一半導體封裝10之上。該第二半導體封裝20可以包括：存儲封裝，例如dram封裝。

如圖2所示，提供了圖1e所示的第一半導體封裝10。在該第一模塑料130的上方形成第二rdl結構610，該第二rdl結構610也被稱為扇出結構。在本實施例中，該第二rdl結構610的結構和形成類似于第一rdl結構110。在本實施例中，該第二rdl結構610具有相對設置的第三表面610a及第四表面610b。該第四表面610b面向該第一模塑料130。在一些實施例中，該第二rdl結構610包括：導電線路，設置在imd層602中，該imd層602相同或者類似于imd層102。例如，第三導電線路603設置在imd層602的第一層級處。另外，第四導電線路601設置在imd層602的第二層級處，其中第二層級不同于第一層級。

在一些實施例中，一個或更多的半導體晶粒依次地堆疊在第三表面610a上，其中該半導體晶粒包括：存儲裝置。例如，第二半導體晶粒700(如dram晶粒)使用黏著劑(未示出)安裝至第三表面610a上。另外，第三半導體晶粒800(如dram晶粒)使用黏著劑(paste)堆疊在第二半導體晶粒700上。第二和第三半導體晶粒700和800的接墊(未示出)分別通過接合線(諸如接合線612和614)耦接至第二rdl結構610的接墊605，使得第二和第三半導體晶粒700和800電性耦接至第二rdl結構610。需要注意的是，第二半導體封裝20中堆疊的半導體晶粒的數目不限制于公開的實施例。

在一些實施例中，在第三表面610a上形成第二模塑料630，以完全覆蓋第二和第三半導體晶粒700和800，使得該第二模塑料630圍繞第二和第三半導體晶粒700和800。也就是說，第二和第三半導體晶粒700和800嵌入于第二模塑料630中。第二模塑料630的材料和形成相同或者類似于第一模塑料130。

在一些實施例中，在形成第二模塑料630之后，在第四表面610b上形成一第二導電結構640。此后，將第二導電結構640接合至第一模塑料130中露出的通孔120(即導電柱結構)上，使得第一rdl結構110通過第二導電結構640和通孔120電性耦接至第二rdl結構610。如此，完成第二半導體封裝20，并且將其堆疊在第一半導體封裝10上，以便于形成具有pop結構的半導體封裝結構。

根據前述的實施例，半導體封裝結構被設計為在第一半導體封裝中制造用來充當tpv/tiv的導電柱結構。該導電柱結構提供兼容于半導體封裝結構的工藝。

另外，沒有使用光刻及電鍍工藝來形成導電柱結構。相應地，可以降低半導體封裝結構的制造成本。另外，由于在安裝半導體晶粒之前，形成rdl結構，因此可以將已知合格晶粒(kgd)安裝至rdl結構上，從而提高半導體封裝結構的良品率。

另外，被動裝置可以嵌入于模塑料中，以便于對半導體封裝結構的系統整合提供設計彈性。

圖3d為根據本發(fā)明實施例的半導體封裝結構的第一半導體封裝10′的剖面示意圖。以下實施例的元件描述，有相同或者類似于參考圖1e已描述了的，出于簡潔而省略。在本實施例中，該第一半導體封裝10′類惟于圖1e所示的第一半導體封裝10，所不同之處在于：該第一半導體封裝10′使用焊球來充當嵌入于第一模塑料130中并且從第一模塑料130中露出的通孔120′(如tpv/tiv)。

在一些實施例中，如圖3d所示第一模塑料130包括：多個開口130a，并且這些開口130a對應地露出通孔120′(即焊球)。在此情形中，每個焊球接合至第一導電線路103的接墊部分上，使得導電柱結構電性耦接至第一rdl結構110。另外，通孔120′圍繞第一半導體晶粒300與電子元件400。

圖3a～3d為剖面示意圖，用于示意根據本發(fā)明實施例的形成半導體封裝結構的方法。以下實施例的元件描述，以相同或者類似于參考圖1a～1e已描述了的，出于簡潔而省略。如圖3a所示，提供圖1a所示的結構。

此后，在第一表面110a上形成通孔120′，諸如焊球，使得焊球電性耦接至第一導電線路103的接墊部分。在一些實施例中，通過網印工藝來形成焊球。

如圖3b所示，通過圖1c所示的方法來將第一半導體晶粒300及可選的電子元件400安裝至第一表面110a上，使得第一半導體晶粒300與電子元件400通過第一rdl結構110電性耦接至通孔120′(即，焊球)。

如圖3c所示，通過圖1d所示的方法來在第一表面110a上形成第一模塑料130。如此，第一模塑料130可以完全地覆蓋第一半導體晶粒300和通孔120′(即焊球)。

在一些實施例中，在形成第一模塑料130之后，在第一模塑料130的頂面上執(zhí)行激光鉆孔工藝，以在第一模塑料130中形成開口130a并且開口130a對應上面的通孔120′(即焊球)。如此，通孔120′通過開口130a從第一模塑料130露出。

如圖3d所示，將載體基底200從第二表面110b上移除。此后，將可選的電子元件500安裝至第二表面110b上。另外，在第二表面110b上形成第一導電結構140。通過圖1e所示的方法來形成電子元件500與第一導電結構140。如此，完成了第一半導體封裝10′。

圖4為根據本發(fā)明一些實施例的具有pop結構的半導體封裝結構的剖面示意圖。以下實施例的元件描述，有相同或者類似于參考圖2和3d已描述了的，出于簡潔而不再重復。在本實施例中，半導體封裝結構類似于圖2所示的半導體封裝結構，所不同之處在于：本實施例的半導體封裝結構包括：圖3d所示的第一半導體封裝10′，堆疊在圖2所示的第二導體封裝20的下方。

如圖4所示，提供了圖3d所示的第一半導體封裝10′和圖2所示的第二半導體封裝20。第二半導體封裝20通過第二導電結構640接合至第一半導體封裝10′。在一些實施例中，在第四表面610b上的第二導電結構640填充對應的開口130，以接觸露出的通孔120′(即焊球)。如此，完成具有pop結構的半導體封裝結構。

根據前述的實施例，半導體封裝結構被設計為在第一半導體封裝中制造用于充當tpv/tiv的焊球。焊球提供兼容用于半導體封裝結構的工藝。

另外，沒有使用光刻和電鍍工藝來形成焊球。相應地，半導體封裝結構的制造成本可以降低。

另外，由于在安裝半導體晶粒之前，形成rdl結構，因此可以將已知合格晶粒(kgd)安裝至rdl結構上，從而提高半導體封裝結構的良品率。

另外，被動裝置嵌入于模塑料中，以便于為半導體封裝結構的系統整合提供設計彈性。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。