技術(shù)領(lǐng)域

本發(fā)明涉及使用半導(dǎo)體元件的半導(dǎo)體裝置。特別地，本發(fā)明涉及具有包括半導(dǎo)體元件的存儲(chǔ)器裝置的半導(dǎo)體裝置(也被稱為半導(dǎo)體存儲(chǔ)器裝置)。注意，本說(shuō)明書中的半導(dǎo)體裝置意指可以通過(guò)利用半導(dǎo)體特性來(lái)操作的一般裝置。

背景技術(shù)：

使用半導(dǎo)體元件的存儲(chǔ)器裝置被寬泛地分為兩類：當(dāng)停止供電時(shí)丟失所存儲(chǔ)的數(shù)據(jù)的易失性裝置，以及即便當(dāng)不供電時(shí)仍然保持所存儲(chǔ)的數(shù)據(jù)的非易失性裝置。

易失性存儲(chǔ)器裝置的典型例子是DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。DRAM以如下方式存儲(chǔ)數(shù)據(jù)，即，選擇包括在存儲(chǔ)器元件中的晶體管，并在電容器中積累電荷。

基于上述原則，在DRAM中，因?yàn)樵谧x取數(shù)據(jù)時(shí)電容器中的電荷丟失，所以需要再次執(zhí)行寫入，使得每次讀取數(shù)據(jù)時(shí)數(shù)據(jù)被再次存儲(chǔ)。另外，包括在存儲(chǔ)器元件中的晶體管具有泄漏電流，并且即便當(dāng)沒(méi)有選擇晶體管時(shí)，電荷仍流入或流出電容器，從而使得數(shù)據(jù)保留時(shí)段短。因?yàn)樵撛颍枰灶A(yù)定間隔進(jìn)行另一寫入操作(刷新操作)，并且難以充分地減小功耗。而且，因?yàn)樵谕Ｖ构╇姇r(shí)所存儲(chǔ)的數(shù)據(jù)丟失，所以需要使用磁材料或光學(xué)材料的附加存儲(chǔ)器裝置，以將數(shù)據(jù)保持更長(zhǎng)的時(shí)段。

易失性存儲(chǔ)器裝置的另一例子是SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)。SRAM通過(guò)使用諸如觸發(fā)器之類的電路來(lái)保持所存儲(chǔ)的數(shù)據(jù)，從而不需要刷新操作。這意味著SRAM相比于DRAM具有優(yōu)點(diǎn)。然而，因?yàn)橹T如觸發(fā)器之類的電路被使用，所以每個(gè)存儲(chǔ)容量的成本增加。而且，與DRAM一樣，當(dāng)停止供電時(shí)在SRAM中存儲(chǔ)的數(shù)據(jù)丟失。

非易失性存儲(chǔ)器裝置的典型例子是閃存存儲(chǔ)器。閃存存儲(chǔ)器在晶體管中的柵極電極和溝道形成區(qū)之間具有浮動(dòng)?xùn)艠O，并通過(guò)在浮動(dòng)?xùn)艠O中保持電荷來(lái)存儲(chǔ)數(shù)據(jù)。因此，閃存存儲(chǔ)器具有如下優(yōu)點(diǎn)，即，數(shù)據(jù)保留時(shí)段極其長(zhǎng)(半永久性)，并且不需要易失性存儲(chǔ)器裝置所需的刷新操作(例如，參見(jiàn)專利文件1)。

然而，因?yàn)榘ㄔ诖鎯?chǔ)器元件中的柵極絕緣層由于在寫入過(guò)程中生成的隧穿電流而劣化，所以在預(yù)定數(shù)量的寫入操作之后存儲(chǔ)器元件停止其功能。為了減小該問(wèn)題的不利影響，例如，利用使存儲(chǔ)器元件的寫入操作的數(shù)量均衡的方法。然而，需要復(fù)雜的外圍電路來(lái)實(shí)現(xiàn)該方法。而且，利用這樣的方法不解決根本的壽命問(wèn)題。也就是說(shuō)，閃存存儲(chǔ)器不適合于數(shù)據(jù)被頻繁重寫的應(yīng)用。

另外，需要高電壓以在浮動(dòng)?xùn)艠O中保持電荷或去除電荷，并需要針對(duì)其的電路。而且，將花費(fèi)相對(duì)長(zhǎng)的時(shí)間來(lái)保持或去除電荷，并且以更高的速度來(lái)執(zhí)行寫入和擦除是不容易的。

作為可應(yīng)用于上述薄膜晶體管的半導(dǎo)體薄膜，基于硅的半導(dǎo)體材料已被普遍使用，但是氧化物半導(dǎo)體作為另選材料已經(jīng)引人注目。具有氧化物半導(dǎo)體的晶體管可以通過(guò)與制造具有非晶硅的晶體管的相同的低溫工藝來(lái)制造，并具有比具有非晶硅的晶體管高的場(chǎng)效應(yīng)遷移率。因此，具有氧化物半導(dǎo)體的晶體管已被期望成可以取代或超過(guò)具有非晶硅的晶體管的半導(dǎo)體元件。

【參考文獻(xiàn)】

【專利文件1】日本公開(kāi)專利申請(qǐng)No.S57-105889

技術(shù)實(shí)現(xiàn)要素：

然而，在具有基于硅的半導(dǎo)體材料的晶體管的領(lǐng)域中已建立了用于控制諸如閾值電壓之類的電特性的技術(shù)，但是尚未在具有氧化物半導(dǎo)體材料的晶體管的領(lǐng)域中建立該技術(shù)。具體地，可以通過(guò)例如摻雜雜質(zhì)來(lái)針對(duì)具有基于硅的半導(dǎo)體材料的晶體管實(shí)現(xiàn)閾值電壓控制，但是這種控制對(duì)于具有氧化物半導(dǎo)體材料的晶體管具有難度。

因此，本發(fā)明的一個(gè)實(shí)施例的目的是提供具有存儲(chǔ)器裝置的半導(dǎo)體裝置，即便當(dāng)存儲(chǔ)器裝置具有包括表現(xiàn)閾值電壓的明顯變化的晶體管或者具有負(fù)閾值電壓的晶體管(這是耗盡模式晶體管)的存儲(chǔ)器元件時(shí)，存儲(chǔ)器裝置也能夠在存儲(chǔ)器元件中實(shí)現(xiàn)精確的數(shù)據(jù)保留。

在本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置中，預(yù)先對(duì)用于控制信號(hào)向信號(hào)保持部分的輸入的晶體管的柵極端子帶負(fù)電，并在柵極端子處保持負(fù)電荷。此外，設(shè)置具有端子的電容器，端子中的一個(gè)與晶體管的柵極端子電連接，從而通過(guò)電容器控制晶體管的開(kāi)關(guān)操作。

具體地，本發(fā)明的一個(gè)實(shí)施例是一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括：帶負(fù)電的字線；位線；包括晶體管和信號(hào)保持部分的存儲(chǔ)器元件，在存儲(chǔ)器元件中，晶體管的柵極端子與字線電連接，晶體管的源極端子和漏極端子中的一個(gè)與位線電連接，源極端子和漏極端子中的另一個(gè)與信號(hào)保持部分電連接；包括端子的電容器，端子中的一個(gè)與字線電連接；控制電容器的端子中的另一個(gè)的電位的字線驅(qū)動(dòng)電路；以及控制位線的電位的位線驅(qū)動(dòng)電路。

在本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置中，預(yù)先對(duì)用于控制信號(hào)向信號(hào)保持部分的輸入的晶體管的柵極端子帶負(fù)電，并在柵極端子處保持負(fù)電荷。從而，即便當(dāng)晶體管是耗盡模式晶體管時(shí)，仍然可以保持截止?fàn)顟B(tài)。本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置還包括具有端子的電容器，所述端子中的一個(gè)與晶體管的柵極端子電連接。因此，可以在長(zhǎng)的時(shí)段內(nèi)保持晶體管的柵極端子的電位。此外，通過(guò)控制電容器的端子中的另一個(gè)的電位，可以控制晶體管的開(kāi)關(guān)操作。因此，即便對(duì)于包括耗盡模式晶體管的存儲(chǔ)器元件，本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置仍然能夠在存儲(chǔ)器元件中實(shí)現(xiàn)精確的數(shù)據(jù)保持。

附圖說(shuō)明

圖1A至1C示出了根據(jù)實(shí)施例1的半導(dǎo)體裝置。

圖2示出了根據(jù)實(shí)施例2的半導(dǎo)體裝置。

圖3A和3B示出了根據(jù)實(shí)施例3的半導(dǎo)體裝置。

圖4A和4B示出了根據(jù)實(shí)施例3的半導(dǎo)體裝置。

圖5A和5B示出了根據(jù)實(shí)施例3的半導(dǎo)體裝置。

圖6A和6B示出了根據(jù)實(shí)施例4的半導(dǎo)體裝置。

圖7示出了根據(jù)實(shí)施例5的半導(dǎo)體裝置。

圖8示出了根據(jù)實(shí)施例5的半導(dǎo)體裝置。

圖9示出了根據(jù)實(shí)施例5的半導(dǎo)體裝置。

圖10示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖11A至11H示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖12A至12G示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖13A至13D示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖14示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖15A和15B示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖16A和16B示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖17A和17B示出了根據(jù)實(shí)施例6的半導(dǎo)體裝置。

圖18示出了在實(shí)施例7中描述的半導(dǎo)體裝置的應(yīng)用例子。

圖19示出了在實(shí)施例7中描述的半導(dǎo)體裝置的應(yīng)用例子。

圖20A至20F中的每一個(gè)示出了在實(shí)施例8中描述的半導(dǎo)體裝置的應(yīng)用例子。

具體實(shí)施方式

在下文中，將參考附圖詳細(xì)描述本發(fā)明的實(shí)施例。注意，本發(fā)明不限于以下描述，并且本領(lǐng)域技術(shù)人員容易理解可以進(jìn)行各種改變和修改而不脫離本發(fā)明的精神和范圍。因此，本發(fā)明不應(yīng)被限制于以下實(shí)施例和實(shí)施例模式的描述。

(實(shí)施例1)

參考圖1A至1C，該實(shí)施例給出了具有存儲(chǔ)器裝置的半導(dǎo)體裝置的例子。

圖1A示出了該實(shí)施例的半導(dǎo)體裝置的結(jié)構(gòu)。圖1A所示的半導(dǎo)體裝置包括字線19、位線10、電源電路11、字線驅(qū)動(dòng)電路12、用于控制位線10的電位的位線驅(qū)動(dòng)電路13、其一個(gè)端子與電源電路11電連接并且其另一個(gè)端子與字線19電連接的開(kāi)關(guān)14、與字線19和位線10電連接的存儲(chǔ)器元件15、以及其一個(gè)端子與字線19電連接并且其另一個(gè)端子與字線驅(qū)動(dòng)電路12電連接的電容器16。注意，字線驅(qū)動(dòng)電路12通過(guò)控制電容器16的所述另一個(gè)端子的電位來(lái)控制字線19的電位；即，字線驅(qū)動(dòng)電路12通過(guò)使用電容性耦合來(lái)控制字線19的電位。此外，存儲(chǔ)器元件15包括柵極端子與字線19電連接并且源極端子和漏極端子中的一個(gè)與位線10電連接的晶體管17。存儲(chǔ)器元件15還包括與晶體管17的源極端子和漏極端子中的另一個(gè)電連接的信號(hào)保持部分18。注意，晶體管17是n溝道晶體管。對(duì)于開(kāi)關(guān)14，可以應(yīng)用例如晶體管、MEMS開(kāi)關(guān)或者控制字線19和設(shè)置在電源電路11中的針(needle)之間的電連接的方法。對(duì)于開(kāi)關(guān)14，還可以應(yīng)用通過(guò)激光切割斷開(kāi)電源電路11和字線19之間的電連接的方法。

在該實(shí)施例的半導(dǎo)體裝置中，從位線驅(qū)動(dòng)電路13輸出的信號(hào)可以被保持在存儲(chǔ)器元件15中。換言之，在存儲(chǔ)器元件15中，晶體管17充當(dāng)控制從位線驅(qū)動(dòng)電路13輸出的信號(hào)輸入到保持部分18的信號(hào)的開(kāi)關(guān)，并且信號(hào)保持部分18具有保持所輸入的信號(hào)的功能。

該實(shí)施例的半導(dǎo)體裝置的操作時(shí)段包括字線19、電容器16的端子中的一個(gè)以及晶體管17的柵極端子帶負(fù)電的時(shí)段(充電時(shí)段)。此外，該實(shí)施例的半導(dǎo)體裝置的操作時(shí)段包括在充電時(shí)段之后信號(hào)被輸入到信號(hào)保持部分18的時(shí)段(寫入時(shí)段)。

圖1B示出了在充電時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在充電時(shí)段中，開(kāi)關(guān)14接通，電源電路11輸出作為負(fù)電位的電源電位，字線驅(qū)動(dòng)電路12輸出比從電源電路11輸出的電位高的電位。因此，電容器16的一個(gè)端子帶負(fù)電，并且另一個(gè)端子帶正電。此外，與電容器16的所述一個(gè)端子電連接的字線19以及晶體管17的柵極端子帶負(fù)電。注意，晶體管17此時(shí)是截止的。

圖1C示出了在寫入時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在寫入時(shí)段中，開(kāi)關(guān)14關(guān)斷，字線驅(qū)動(dòng)電路12輸出比在充電時(shí)段中輸出的電位高的電位。因此，字線19、電容器16的端子中的一個(gè)以及晶體管17的柵極端子相連的節(jié)點(diǎn)處于浮動(dòng)狀態(tài)，使得節(jié)點(diǎn)的電位由于電容性耦合而增加。此時(shí)，晶體管17是導(dǎo)通的。

在該實(shí)施例的半導(dǎo)體裝置中，晶體管17的柵極端子與電容器16的一個(gè)端子電連接，從而可以在一個(gè)較長(zhǎng)的時(shí)段中保持柵極端子的電位。例如，可以在柵極端子處在延長(zhǎng)的時(shí)段中保持負(fù)電荷。此外，通過(guò)控制電容器16的另一個(gè)端子的電位，可以控制晶體管17的開(kāi)關(guān)操作。從而，該實(shí)施例的半導(dǎo)體裝置能夠容易地控制晶體管17的開(kāi)關(guān)操作，即便當(dāng)晶體管17是耗盡模式晶體管時(shí)也是如此。因此，可以精確地將信號(hào)輸入到存儲(chǔ)器元件15并保持在存儲(chǔ)器元件15中。

該實(shí)施例的所有或部分可以與另一實(shí)施例的所有或部分適當(dāng)?shù)亟M合。

(實(shí)施例2)

參考圖2，該實(shí)施例給出了具有存儲(chǔ)器裝置的半導(dǎo)體裝置的例子。

圖2示出了該實(shí)施例的半導(dǎo)體裝置的結(jié)構(gòu)。圖2所示的半導(dǎo)體裝置是通過(guò)以用晶體管21代替開(kāi)關(guān)14并添加電源電路22的方式，修改圖1A所示的半導(dǎo)體裝置而得到的半導(dǎo)體裝置。具體地，在晶體管21中，源極端子和漏極端子中的一個(gè)與電源電路11電連接，并且源極端子和漏極端子中的另一個(gè)與字線19電連接。此外，電源電路22與晶體管21的柵極端子電連接。注意，晶體管21是n溝道晶體管。

該實(shí)施例的半導(dǎo)體裝置的操作時(shí)段包括充電時(shí)段和寫入時(shí)段，類似于實(shí)施例1中描述的半導(dǎo)體裝置的操作時(shí)段。注意，實(shí)施例2的半導(dǎo)體裝置在充電時(shí)段和寫入時(shí)段中的操作與實(shí)施例1的半導(dǎo)體裝置相同。換言之，電源電路22在充電時(shí)段中輸出高電平電源電位，并在寫入時(shí)段中輸出低電平電源電位。因此，晶體管21在充電時(shí)段中導(dǎo)通，并在寫入時(shí)段中截止。注意，在半導(dǎo)體裝置中包括的其他部件的操作已經(jīng)在實(shí)施例1中進(jìn)行了描述并可以被應(yīng)用到該實(shí)施例。

該實(shí)施例的半導(dǎo)體裝置具有與實(shí)施例1中描述的半導(dǎo)體裝置相同的效果。而且，實(shí)施例2的半導(dǎo)體裝置包括作為在實(shí)施例1中描述的半導(dǎo)體裝置中包括的開(kāi)關(guān)14的晶體管21。因此，對(duì)于實(shí)施例2中描述的半導(dǎo)體裝置，晶體管17和晶體管21可以在相同的步驟中形成。因此，由于制造步驟的減少，可以降低制造半導(dǎo)體裝置的成本并提高產(chǎn)量。

該實(shí)施例的所有或部分可以與另一實(shí)施例的所有或部分適當(dāng)?shù)亟M合。

(實(shí)施例3)

參考圖3A和3B、圖4A和4B以及圖5A和5B，該實(shí)施例給出了具有存儲(chǔ)器裝置的半導(dǎo)體裝置的例子。

圖3A示出了該實(shí)施例的半導(dǎo)體裝置的結(jié)構(gòu)。圖3A所示的半導(dǎo)體裝置是通過(guò)以將開(kāi)關(guān)31添加到電源電路11和晶體管21的源極端子和漏極端子中的一個(gè)之間、并將開(kāi)關(guān)32添加到晶體管21的柵極端子和電源電路22之間的方式，修改圖2所示的半導(dǎo)體裝置而得到的半導(dǎo)體裝置。換言之，圖3A所示的半導(dǎo)體裝置是如下的半導(dǎo)體裝置，即，除了圖2所示的半導(dǎo)體裝置的結(jié)構(gòu)之外，還包括其一個(gè)端子與電源電路11電連接且其另一個(gè)端子與晶體管21的源極端子和漏極端子中的一個(gè)電連接的開(kāi)關(guān)31，并且還包括其一個(gè)端子與電源電路22電連接且其另一個(gè)端子與晶體管21的柵極端子電連接的開(kāi)關(guān)32。對(duì)于開(kāi)關(guān)31，可以應(yīng)用例如晶體管、MEMS開(kāi)關(guān)、或者控制在電源電路11中設(shè)置的針和晶體管21的源極端子和漏極端子中的一個(gè)之間的電連接的方法。對(duì)于開(kāi)關(guān)32，類似地，可以應(yīng)用例如晶體管、MEMS開(kāi)關(guān)、或者控制在電源電路22中設(shè)置的針和晶體管21的柵極端子之間的電連接的方法。對(duì)于開(kāi)關(guān)31，還可以應(yīng)用通過(guò)激光切割斷開(kāi)電源電路11和晶體管21的源極端子和漏極端子中的一個(gè)之間的電連接的方法。同樣對(duì)于開(kāi)關(guān)32，可以應(yīng)用通過(guò)激光切割斷開(kāi)電源電路22和晶體管21的柵極端子之間的電連接的方法。

該實(shí)施例的半導(dǎo)體裝置的操作時(shí)段包括充電時(shí)段和寫入時(shí)段，類似于實(shí)施例1和2中描述的半導(dǎo)體裝置的充電時(shí)段和寫入時(shí)段。此外，實(shí)施例3的半導(dǎo)體裝置的操作時(shí)段包括充電時(shí)段和寫入時(shí)段之間的第一至第三過(guò)渡時(shí)段。

圖3B示出了在充電時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在充電時(shí)段中，開(kāi)關(guān)31和32導(dǎo)通，電源電路11輸出作為負(fù)電位的電源電位，字線驅(qū)動(dòng)電路12輸出比從電源電路11輸出的電位高的電源電位，并且電源電路22輸出比從電源電路11輸出的電源電位和晶體管21的閾值電壓之和高的電源電位。例如，如果從電源電路11輸出的電源電位是-2V并且晶體管21的閾值電壓是-1V，那么從電源電路22輸出的電源電位是高于-3V的電位。因此，晶體管21導(dǎo)通。從而，電容器16的一個(gè)端子帶負(fù)電，并且另一個(gè)端子帶正電。并且，與電容器16的所述一個(gè)端子處于相同節(jié)點(diǎn)的字線19和晶體管17的柵極端子帶負(fù)電。注意，晶體管17此時(shí)是截止的。

圖4A示出了在第一過(guò)渡時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在第一過(guò)渡時(shí)段中，從電源電路22輸出的電源電位減小。具體地，從電源電路22輸出的電源電位低于從電源電路11輸出的電源電位和晶體管21的閾值電壓之和。例如，如果從電源電路11輸出的電源電位是-2V并且晶體管21的閾值電壓是-1V，那么從電源電路22輸出的電源電位是低于-3V的電位。因此，晶體管21截止。從而，字線19、電容器16的一個(gè)端子以及晶體管17的柵極端子都處于浮動(dòng)狀態(tài)。

圖4B圖示出在第二過(guò)渡時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在第二過(guò)渡時(shí)段中，開(kāi)關(guān)31關(guān)斷。在該情況下，晶體管21保持截止。因此，可以減少開(kāi)關(guān)31的開(kāi)關(guān)操作對(duì)于字線19、電容器16的一個(gè)端子以及晶體管17的柵極端子的電位的不利影響。

圖5A示出了在第三過(guò)渡時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在第三過(guò)渡時(shí)段中，開(kāi)關(guān)32關(guān)斷。從而，晶體管21的柵極端子、源極端子和漏極端子都處于浮動(dòng)狀態(tài)。因此，晶體管21可能會(huì)導(dǎo)通。注意，電源電路11和晶體管21的源極端子和漏極端子中的一個(gè)之間的電連接是斷開(kāi)的。因此，即使晶體管21導(dǎo)通，仍然可以減小對(duì)于字線19、電容器16的一個(gè)端子以及晶體管17的柵極端子的電位的不利影響。

圖5B示出了在寫入時(shí)段中的該實(shí)施例的半導(dǎo)體裝置。在寫入時(shí)段中，字線驅(qū)動(dòng)電路12輸出比在充電時(shí)段中高的電源電位。因此，由于與電容器16的另一個(gè)端子的電容性耦合，字線19、電容器16的一個(gè)端子以及晶體管17的柵極端子的電位增加。此時(shí)，晶體管17導(dǎo)通。

該實(shí)施例的半導(dǎo)體裝置具有與實(shí)施例1和2中描述的半導(dǎo)體裝置相同的效果。此外，實(shí)施例3的半導(dǎo)體裝置是通過(guò)以添加開(kāi)關(guān)31和32的方式，修改實(shí)施例2中描述的半導(dǎo)體裝置而得到的半導(dǎo)體裝置。在該實(shí)施例的半導(dǎo)體裝置中，如上所述，通過(guò)開(kāi)關(guān)31和32的控制，可以減小電容器16的一個(gè)端子和晶體管17的柵極端子的電位的變化。因此，在該實(shí)施例的半導(dǎo)體裝置中，可以比在實(shí)施例1和2的半導(dǎo)體裝置中更精確地將信號(hào)輸入到存儲(chǔ)器元件15并保持在存儲(chǔ)器元件15中。

該實(shí)施例的所有或部分可以與另一實(shí)施例的所有或部分適當(dāng)?shù)亟M合。

(實(shí)施例4)

參考圖6A和6B，該實(shí)施例給出了具有存儲(chǔ)器裝置的半導(dǎo)體裝置的例子。具體地，參考圖6A和6B描述包括在實(shí)施例1至3的半導(dǎo)體裝置中的存儲(chǔ)器元件的例子。

圖6A示出了存儲(chǔ)器元件15的結(jié)構(gòu)的例子。存儲(chǔ)器元件15具有晶體管17和信號(hào)保持部分18。此外，信號(hào)保持部分18包括以下部件：柵極端子與晶體管17的源極端子和漏極端子中的另一個(gè)電連接、并且源極端子和漏極端子中的一個(gè)接地的晶體管61；其一個(gè)端子與晶體管17的源極端子和漏極端子中的另一個(gè)電連接、并且其另一個(gè)端子接地的電容器62；以及柵極端子與控制端子電連接、并且源極端子和漏極端子中的一個(gè)與晶體管61的源極端子和漏極端子中的另一個(gè)電連接而源極端子和漏極端子中的另一個(gè)與輸出端子電連接的晶體管63。

在圖6A所示的存儲(chǔ)器元件15中，如實(shí)施例1至3所述，在寫入時(shí)段中，晶體管17導(dǎo)通，信號(hào)被輸入到信號(hào)保持部分18。具體地，信號(hào)被輸入到晶體管61的柵極端子和電容器62的一個(gè)端子。注意，信號(hào)是二值信號(hào)(具有比晶體管61的閾值電壓高的電位和比晶體管61的閾值電壓低的電位)。即，信號(hào)是兩個(gè)值中的哪一個(gè)確定晶體管61的狀態(tài)(導(dǎo)通狀態(tài)或截止?fàn)顟B(tài))。

在從圖6A所示的存儲(chǔ)器元件15讀取信號(hào)的讀取時(shí)段中，從控制端子向晶體管63的柵極端子輸入高電位信號(hào)，使得晶體管63導(dǎo)通。此時(shí)，通過(guò)形成將晶體管61作為電阻器的分壓電路，可以識(shí)別保持在存儲(chǔ)器元件15中的信號(hào)。具體地，當(dāng)晶體管61導(dǎo)通時(shí)從分壓電路輸出的信號(hào)的電位低，或者當(dāng)晶體管61截止時(shí)該信號(hào)的電位高。通過(guò)輸出的信號(hào)的識(shí)別，可以識(shí)別保持在存儲(chǔ)器元件15中的信號(hào)。

圖6B示出了存儲(chǔ)器元件15的結(jié)構(gòu)的例子。存儲(chǔ)器元件15具有晶體管17和信號(hào)保持部分18。并且，信號(hào)保持部分18包括一個(gè)端子與晶體管17的源極端子和漏極端子中的另一個(gè)電連接、并且另一個(gè)端子接地的電容器64。注意，晶體管17的源極端子和漏極端子中的一個(gè)充當(dāng)存儲(chǔ)器元件15的輸入輸出端子。

在圖6B所示的存儲(chǔ)器元件15中，如實(shí)施例1至3所述，在寫入時(shí)段中，晶體管17導(dǎo)通，并且信號(hào)被輸入到信號(hào)保持部分18。具體地，信號(hào)被輸入到電容器64的一個(gè)端子。

在從圖6B所示的存儲(chǔ)器元件15讀取信號(hào)的讀取時(shí)段中，如寫入時(shí)段中那樣，晶體管17導(dǎo)通。此時(shí)，從晶體管17的源極端子和漏極端子中的一個(gè)輸出保持在電容器64中的信號(hào)。

該實(shí)施例的所有或部分可以與另一實(shí)施例的所有或部分適當(dāng)?shù)亟M合。

(實(shí)施例5)

參考圖7、圖8和圖9，該實(shí)施例給出了具有存儲(chǔ)器裝置的半導(dǎo)體裝置的例子。具體地，參考圖7、圖8和圖9描述具有多個(gè)存儲(chǔ)器元件的半導(dǎo)體裝置的例子。

圖7示出了該實(shí)施例的半導(dǎo)體裝置的結(jié)構(gòu)。圖7所示的半導(dǎo)體裝置包括如下部件：以矩陣布置的多個(gè)存儲(chǔ)器元件15；多條字線71，每條字線與在以矩陣布置的存儲(chǔ)器元件15中布置在某一行中的存儲(chǔ)器元件15所包含的晶體管17的柵極端子電連接；以及多條位線72，每條位線與在以矩陣布置的存儲(chǔ)器元件15中布置在某一列中的存儲(chǔ)器元件15所包含的晶體管17的漏極端子和源極端子中的一個(gè)電連接。注意，每條字線71的電位由電源電路11、字線驅(qū)動(dòng)電路12、開(kāi)關(guān)14和電容器16控制。并且，從位線驅(qū)動(dòng)電路13向每條位線72輸入信號(hào)。

通過(guò)如實(shí)施例1所述那樣操作，該實(shí)施例的半導(dǎo)體裝置能夠容易地控制晶體管17的開(kāi)關(guān)操作，即便當(dāng)包括在每個(gè)存儲(chǔ)器元件15中的晶體管17是耗盡模式晶體管時(shí)也是如此。因此，可以將信號(hào)精確地輸入到存儲(chǔ)器元件15并保持在存儲(chǔ)器元件15中。下面解釋包括在該實(shí)施例的半導(dǎo)體裝置中的多個(gè)存儲(chǔ)器元件15的特定結(jié)構(gòu)和它們?cè)谧x取時(shí)段中的操作。

圖8示出了多個(gè)存儲(chǔ)器元件15的結(jié)構(gòu)的例子。每個(gè)存儲(chǔ)器元件15具有晶體管17和信號(hào)保持部分18。并且，信號(hào)保持部分18包括柵極端子與晶體管17的源極端子和漏極端子中的另一個(gè)電連接的晶體管81，并且包括一個(gè)端子與晶體管17的源極端子和漏極端子中的另一個(gè)以及晶體管81的柵極端子電連接的電容器82。并且，在列方向上相鄰的兩個(gè)存儲(chǔ)器元件15中，在存儲(chǔ)器元件15中的一個(gè)中所包含的晶體管81的源極端子和漏極端子中的一個(gè)與在存儲(chǔ)器元件15中的另一個(gè)中所包含的晶體管81的源極端子和漏極端子中的另一個(gè)電連接。注意，在相同列中布置的存儲(chǔ)器元件15中，位于該列兩端之一的存儲(chǔ)器元件15中所包含的晶體管81的源極端子和漏極端子中的一個(gè)接地，以及位于該列的兩端中的另一端的存儲(chǔ)器元件15中所包含的晶體管81的源極端子和漏極端子中的另一個(gè)與輸出端子電連接。并且，包括在每個(gè)存儲(chǔ)器元件15中的電容器82的另一個(gè)端子與控制端子電連接。

在圖8所示的多個(gè)存儲(chǔ)器元件15中的每一個(gè)中，如實(shí)施例1所述，在寫入時(shí)段中，晶體管17導(dǎo)通，信號(hào)被輸入到信號(hào)保持部分18。具體地，信號(hào)被輸入到晶體管81的柵極端子和電容器82的一個(gè)端子。注意，信號(hào)是二值信號(hào)(具有比晶體管81的閾值電壓高的電位和比晶體管81的閾值電壓低的電位)。即，信號(hào)是兩個(gè)值中的哪一個(gè)確定晶體管81的狀態(tài)(導(dǎo)通狀態(tài)或截止?fàn)顟B(tài))。

接下來(lái)，解釋從在圖8所示的多個(gè)存儲(chǔ)器元件15中的所選擇的一個(gè)存儲(chǔ)器元件15讀取信號(hào)的讀取時(shí)段中的操作。

首先，包括在所選擇的一個(gè)存儲(chǔ)器元件15中的晶體管81的源極端子和漏極端子中的一個(gè)被提供地電位，并且源極端子和漏極端子中的另一個(gè)與輸出端子電連接。這以如下方式執(zhí)行，即，在列方向上布置的多個(gè)存儲(chǔ)器元件15中除了該所選擇的一個(gè)之外的所有存儲(chǔ)器元件15中晶體管81都導(dǎo)通。具體地，從控制端子向包括在每個(gè)存儲(chǔ)器元件15中的電容器82的另一個(gè)端子輸入高電位。因此，電容器82的一個(gè)端子和晶體管81的柵極端子的電位由于電容性耦合而增加。這里，這些電位被設(shè)置為高于晶體管81的閾值電壓，從而晶體管81可以導(dǎo)通。此時(shí)，通過(guò)形成將包括在所選擇的一個(gè)存儲(chǔ)器元件15中的晶體管81作為電阻器的分壓電路，可以識(shí)別保持在存儲(chǔ)器元件15中的信號(hào)。具體地，當(dāng)包括在所選擇的一個(gè)存儲(chǔ)器元件15中的晶體管81導(dǎo)通時(shí)，從分壓電路輸出的信號(hào)的電位低，當(dāng)包括在所選擇的一個(gè)存儲(chǔ)器元件15中的晶體管81截止時(shí)，該信號(hào)的電位高。通過(guò)輸出的信號(hào)的識(shí)別，可以識(shí)別保持在所選擇的一個(gè)存儲(chǔ)器元件15中的信號(hào)。

圖9示出了多個(gè)存儲(chǔ)器元件15的結(jié)構(gòu)的例子。每個(gè)存儲(chǔ)器元件15具有晶體管17和信號(hào)保持部分18。并且，信號(hào)保持部分18包括柵極端子與晶體管17的源極端子和漏極端子中的另一個(gè)電連接的晶體管91，并且包括一個(gè)端子與晶體管17的源極端子和漏極端子中的另一個(gè)電連接而另一個(gè)端子與讀取字線93電連接的電容器92。注意，每條讀取字線93與布置在某一行中的所有存儲(chǔ)器元件15中所包含的每個(gè)電容器92的另一個(gè)端子電連接。另外，布置在某一列中的所有存儲(chǔ)器元件15中所包含的晶體管91的源極端子和漏極端子中的一個(gè)接地，源極端子和漏極端子中的另一個(gè)與預(yù)定輸出端子電連接。

在圖9所示的每個(gè)存儲(chǔ)器元件15中，如實(shí)施例1所述，在寫入時(shí)段中，晶體管17導(dǎo)通，并且信號(hào)被輸入到信號(hào)保持部分18。具體地，信號(hào)被輸入到晶體管91的柵極端子和電容器92的一個(gè)端子。注意，信號(hào)是二值信號(hào)(具有比晶體管91的閾值電壓高的電位和比晶體管91的閾值電壓低的電位)。即，信號(hào)是兩個(gè)值中的哪一個(gè)確定晶體管91的狀態(tài)(導(dǎo)通狀態(tài)或截止?fàn)顟B(tài))。

接下來(lái)，在下面解釋從在圖9所示的多個(gè)存儲(chǔ)器元件15中的所選擇的一個(gè)存儲(chǔ)器元件15讀取信號(hào)的讀取時(shí)段中的操作。

首先，輸出端子通過(guò)除了所選擇的一個(gè)存儲(chǔ)器元件15之外的多個(gè)存儲(chǔ)器元件15而免于接地。這以如下方式執(zhí)行，即，在布置在列方向上的多個(gè)存儲(chǔ)器元件15中除了所選擇的一個(gè)之外的所有存儲(chǔ)器元件15中晶體管91截止。具體地，從讀取字線93向包括在多個(gè)存儲(chǔ)器元件15中的每個(gè)電容器92的另一個(gè)端子輸入低電位。因此，電容器92的一個(gè)端子和晶體管91的柵極端子的電位由于電容性耦合而減小。這里，這些電位被設(shè)置為低于晶體管91的閾值電壓，從而布置在與所選擇的存儲(chǔ)器元件15處于相同列中的所有存儲(chǔ)器元件15中所包含的晶體管91可以截止。此時(shí)，通過(guò)形成將包括在所選擇的一個(gè)存儲(chǔ)器元件15中的晶體管91作為電阻器的分壓電路，可以識(shí)別保持在存儲(chǔ)器元件15中的信號(hào)。具體地，當(dāng)晶體管91導(dǎo)通時(shí)，從分壓電路輸出的信號(hào)的電位低，或者當(dāng)晶體管91截止時(shí)，從分壓電路輸出的信號(hào)的電位高。通過(guò)輸出的信號(hào)的識(shí)別，可以識(shí)別保持在所選擇的一個(gè)存儲(chǔ)器元件15中的信號(hào)。

該實(shí)施例的所有或部分可以與另一實(shí)施例的所有或部分適當(dāng)?shù)亟M合。

(實(shí)施例6)

在該實(shí)施例中，描述包括在實(shí)施例1至5中所述的半導(dǎo)體裝置中的晶體管的例子。具體地，描述具有使用包括半導(dǎo)體材料的襯底形成的晶體管和使用氧化物半導(dǎo)體形成的晶體管的半導(dǎo)體裝置的例子。

<結(jié)構(gòu)例子>

圖10是該實(shí)施例的半導(dǎo)體裝置的截面圖。

圖10所示的晶體管160包括設(shè)置在包括半導(dǎo)體材料的襯底100上的溝道形成區(qū)116、一對(duì)雜質(zhì)區(qū)域114a和114b以及一對(duì)高濃度雜質(zhì)區(qū)域120a和120b(這些區(qū)域也被共同簡(jiǎn)稱為雜質(zhì)區(qū)域，設(shè)置成使得溝道形成區(qū)116介于它們之間)、設(shè)置在溝道形成區(qū)116上的柵極絕緣層108a、設(shè)置在柵極絕緣層108a上的柵極電極層110a、與雜質(zhì)區(qū)域114a電連接的源極電極層130a、以及與雜質(zhì)區(qū)域114b電連接的漏極電極層130b。

注意，側(cè)壁絕緣層118設(shè)置在柵極電極層110a的側(cè)面上。包括半導(dǎo)體材料的襯底100在不與側(cè)壁絕緣層118交疊的區(qū)域中設(shè)置有該對(duì)高濃度雜質(zhì)區(qū)域120a和120b。襯底100還在該對(duì)高濃度雜質(zhì)區(qū)域120a和120b上設(shè)置有一對(duì)金屬化合物區(qū)域124a和124b。并且，元件隔離絕緣層106被設(shè)置在襯底100上，使得晶體管160可以介于它們之間，并且層間絕緣層126和層間絕緣層128被設(shè)置成覆蓋晶體管160。源極電極層130a和漏極電極層130b分別通過(guò)在層間絕緣層126和層間絕緣層128中形成的開(kāi)口與金屬化合物區(qū)域124a和金屬化合物區(qū)域124b電連接。換言之，源極電極層130a通過(guò)金屬化合物區(qū)域124a與高濃度雜質(zhì)區(qū)域120a和雜質(zhì)區(qū)域114a電連接，而漏極電極層130b通過(guò)金屬化合物區(qū)域124b與高濃度雜質(zhì)區(qū)域120b和雜質(zhì)區(qū)域114b電連接。

另外，作為后面描述的晶體管164之下的層，存在包括與柵極絕緣層108a相同材料的絕緣層108b、包括與柵極電極層110a相同材料的電極層110b、以及包括與源極電極層130a和漏極電極層130b相同材料的電極層130c。

圖10所示的晶體管164包括設(shè)置在層間絕緣層128上的柵極電極層136d、設(shè)置在柵極電極層136d上的柵極絕緣層138、設(shè)置在柵極絕緣層138上的氧化物半導(dǎo)體層140、以及設(shè)置在氧化物半導(dǎo)體層140上并與氧化物半導(dǎo)體層140電連接的源極電極層142a和漏極電極層142b。

這里，柵極電極層136d被設(shè)置成嵌入到在層間絕緣層128上形成的絕緣層132中。類似于柵極電極層136d，形成電極層136a和電極層136b，它們分別與包括在晶體管160中的源極電極層130a和漏極電極層130b接觸。另外，形成與電極層130c接觸的電極層136c。

在晶體管164上，保護(hù)絕緣層144被設(shè)置成與氧化物半導(dǎo)體層140部分地接觸，并且層間絕緣層146被設(shè)置在保護(hù)絕緣層144上。這里，在保護(hù)絕緣層144和層間絕緣層145中設(shè)置到達(dá)源極電極層142a和漏極電極層142b的開(kāi)口。形成電極層150d和電極層150e，它們分別通過(guò)開(kāi)口與源極電極層142a和漏極電極層142b接觸。類似于電極層150d和150e，形成電極層150a、電極層150b和電極層150c，它們分別通過(guò)在柵極絕緣層138、保護(hù)絕緣層144和層間絕緣層146中設(shè)置的開(kāi)口與電極層136a、電極層136b和電極層136c接觸。

通過(guò)充分地去除雜質(zhì)(這里例如氫)來(lái)高度純化氧化物半導(dǎo)體層140。具體地，氧化物半導(dǎo)體層140的氫濃度是5×10¹⁹(原子/cm³)或更少。注意，優(yōu)選的氧化物半導(dǎo)體層140的氫濃度是5×10¹⁸(原子/cm³)或更少，更優(yōu)選的是5×10¹⁷(原子/cm³)或更少。通過(guò)使用具有充分減小的氫濃度的高度純化的氧化物半導(dǎo)體層140，可以得到具有優(yōu)異截止電流特性的晶體管164。例如，在漏極電壓Vd是+1V或者+10V的情況下，泄漏電流是1×10^－13[A]或更少。應(yīng)用具有充分減小的氫濃度的高度純化的氧化物半導(dǎo)體層140使得晶體管164的泄漏電流減小。注意，通過(guò)二次離子質(zhì)譜測(cè)定法(SIMS)測(cè)量氧化物半導(dǎo)體層140中的氫的濃度。

在層間絕緣層146上，設(shè)置絕緣層152，并且電極層154a、電極層154b、電極層154c和電極層154d被設(shè)置成嵌入到絕緣層152中。電極層154a與電極層150a接觸；電極層154b與電極層150b接觸；電極層154c與電極層150c和電極層150d接觸；以及電極層154d與電極層150e接觸。

該實(shí)施例的晶體管160中的源極電極層130a與設(shè)置在上部區(qū)域中的電極層136a、150a和154a電連接。從而，用于上述電極層的導(dǎo)電層被適當(dāng)?shù)匦纬?，從而晶體管160中的源極電極層130a可以與設(shè)置在上部區(qū)域中的晶體管164中包括的任何電極層電連接。晶體管160中的漏極電極層130b還可以與設(shè)置在上部區(qū)域中的晶體管164中包括的任何電極層電連接。雖然未在圖10中示出，但是晶體管160中的柵極電極層110a可以通過(guò)設(shè)置在上部區(qū)域中的電極層與包括在晶體管164中的任何電極層電連接。

類似地，在該實(shí)施例中描述的晶體管164中的源極電極層142a與設(shè)置在下部區(qū)域中的電極層130c和110b電連接。由此，適當(dāng)?shù)匦纬捎糜谏鲜鲭姌O層的導(dǎo)電層，從而晶體管164中的源極電極層142a可以與設(shè)置在下部區(qū)域中的晶體管160中所包含的柵極電極層110a、源極電極層130a和漏極電極層130b中的任何一個(gè)電連接。雖然未在圖10中示出，但是晶體管164中的柵極電極層136d或漏極電極層142b可以通過(guò)設(shè)置在下部區(qū)域中的電極層與包括在晶體管160中的任何電極層電連接。

適當(dāng)?shù)卦O(shè)置上述晶體管160和164，從而可以形成在實(shí)施例1至5中描述的任何半導(dǎo)體裝置中所包含的晶體管。優(yōu)選地，將包括氧化物半導(dǎo)體的晶體管164應(yīng)用到在實(shí)施例1至5中描述的任意半導(dǎo)體裝置中所包含的晶體管17(參見(jiàn)圖1A至1C)，以及應(yīng)用到在實(shí)施例2和3中描述的任意半導(dǎo)體裝置中所包含的晶體管21(參見(jiàn)圖2)。晶體管164的泄漏電流低于晶體管160的泄漏電流。因此，通過(guò)將晶體管164應(yīng)用到晶體管17和21，可以在延長(zhǎng)的時(shí)段中在存儲(chǔ)器元件15中精確地保持信號(hào)。

<制造步驟的例子>

接下來(lái)，描述制造晶體管160和晶體管164的方法的例子。在下文中，首先參考圖11A至11H描述制造晶體管160的方法，然后參考圖12A至12G和圖13A至13D描述制造晶體管164的方法。

首先，制備包括半導(dǎo)體材料的襯底100(參見(jiàn)圖11A)。作為包括半導(dǎo)體材料的襯底100，例如，可以應(yīng)用包含硅、碳化硅等的單晶半導(dǎo)體襯底、多晶半導(dǎo)體襯底、包含硅鍺等的化合物半導(dǎo)體襯底、或者SOI襯底。這里，描述將單晶硅襯底用作包括半導(dǎo)體材料的襯底100的情況的例子。注意，通常，“SOI襯底”意指硅半導(dǎo)體層被設(shè)置在絕緣表面上的半導(dǎo)體襯底。在該說(shuō)明書等中，“SOI襯底”在其類別中還包括包含除了硅之外的材料的半導(dǎo)體層被設(shè)置在絕緣表面上的半導(dǎo)體襯底。即，包括在“SOI襯底”中的半導(dǎo)體層不限于硅半導(dǎo)體層。此外，“SOI襯底”包括半導(dǎo)體層被設(shè)置在諸如玻璃襯底之類的絕緣襯底上并且絕緣層被插入到它們之間的結(jié)構(gòu)。

在襯底100上，用作用于形成元件隔離絕緣層的掩模的保護(hù)層102被形成(參見(jiàn)圖11A)。作為保護(hù)層102，例如，可以使用包含諸如氧化硅、氮化硅或氮氧化硅之類的材料的絕緣層。注意，在該步驟之前或之后，可以將呈現(xiàn)n型導(dǎo)電性的雜質(zhì)元素或呈現(xiàn)p型導(dǎo)電性的雜質(zhì)元素添加到襯底100以控制半導(dǎo)體裝置的閾值電壓。在半導(dǎo)體是硅的情況下，可以將磷、砷等用作呈現(xiàn)n型導(dǎo)電性的雜質(zhì)。作為呈現(xiàn)p性導(dǎo)電性的雜質(zhì)，可以使用硼、鋁、鎵等。

接下來(lái)，通過(guò)將保護(hù)層102用作掩模，刻蝕未被保護(hù)層102覆蓋的區(qū)域(暴露區(qū)域)中的襯底100的部分。通過(guò)該刻蝕，形成隔離的半導(dǎo)體區(qū)域104(參見(jiàn)圖11B)。作為刻蝕，優(yōu)選地利用干刻蝕，但是也可以利用濕刻蝕?？梢愿鶕?jù)要刻蝕的層的材料，適當(dāng)?shù)剡x擇刻蝕氣體和刻蝕劑。

接下來(lái)，形成絕緣層來(lái)覆蓋半導(dǎo)體區(qū)域104，并選擇性地去除與半導(dǎo)體區(qū)域104交疊的區(qū)域中的絕緣層，從而形成元件隔離絕緣層106(參見(jiàn)圖11B)。使用氧化硅、氮化硅、氮氧化硅等來(lái)形成絕緣層。作為去除絕緣層的方法，可以給出諸如CMP(化學(xué)機(jī)械拋光)、刻蝕處理等的拋光處理，并可以使用任何上述處理。注意，在形成半導(dǎo)體區(qū)域104之后或者在形成元件隔離絕緣層106之后，去除保護(hù)層102。

接下來(lái)，在半導(dǎo)體區(qū)域104上形成絕緣層，并在絕緣層上形成包括導(dǎo)電材料的層。

絕緣層之后用作柵極絕緣層，并且是包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等的膜的單層結(jié)構(gòu)或其疊層結(jié)構(gòu)，通過(guò)CVD法、濺射方法等形成。另選地，可以通過(guò)高密度等離子體處理或熱氧化處理來(lái)使半導(dǎo)體區(qū)域104的表面氧化或氮化，從而形成絕緣層。可以通過(guò)例如使用諸如He、Ar、Kr或Xe之類的稀有氣體和諸如氧、氮氧化物、氨或氮之類的氣體的混合氣體來(lái)執(zhí)行高密度等離子體處理。對(duì)于絕緣層的厚度沒(méi)有特別限制，但是可以將厚度設(shè)置在例如大于或等于1nm到小于或等于100nm的范圍內(nèi)。

可以通過(guò)使用諸如鋁、銅、鈦、鉭或鎢之類的金屬材料來(lái)形成包括導(dǎo)電材料的層。還可以通過(guò)使用包括導(dǎo)電材料的諸如多晶硅之類的半導(dǎo)體材料來(lái)形成包括導(dǎo)電材料的層。同樣，對(duì)于形成包括導(dǎo)電材料的層的方法沒(méi)有特別限制，可以利用諸如蒸發(fā)(evaporation)法、CVD法、濺射法或旋涂法之類的多種膜形成方法。注意，在該實(shí)施例中，描述通過(guò)使用金屬材料來(lái)形成包括導(dǎo)電材料的層的情況。

接著，選擇性地刻蝕絕緣層和包括導(dǎo)電材料的層，從而形成柵極絕緣層108a和柵極電極層110a(參見(jiàn)圖11C)。

接下來(lái)，形成覆蓋柵極電極層110a的絕緣層112(參見(jiàn)圖11C)。接著，將硼(B)、磷(P)、砷(As)等添加到半導(dǎo)體區(qū)域104，從而形成具有淺結(jié)的一對(duì)雜質(zhì)區(qū)域114a和114b(參見(jiàn)圖11C)。注意，通過(guò)形成該對(duì)雜質(zhì)區(qū)域114a和114b，在柵極絕緣層108a下的半導(dǎo)體區(qū)域104的一部分中形成溝道形成區(qū)116(參見(jiàn)圖11C)。這里，所添加的雜質(zhì)的濃度可以適當(dāng)?shù)卦O(shè)置，但是當(dāng)半導(dǎo)體元件的尺寸被高度小型化時(shí)濃度優(yōu)選地增大。雖然這里在形成絕緣層112之后形成該對(duì)雜質(zhì)區(qū)域114a和114b，但是也可以在形成該對(duì)雜質(zhì)區(qū)域114a和114b之后形成絕緣層112。

接下來(lái)，形成側(cè)壁絕緣層118(參見(jiàn)圖11D)。形成絕緣層以覆蓋絕緣層112，并在絕緣層上執(zhí)行高度各向異性的刻蝕處理，從而可以以自對(duì)準(zhǔn)的方式形成側(cè)壁絕緣層118。此時(shí)，通過(guò)部分地刻蝕絕緣層122，優(yōu)選地將柵極電極層110a的頂表面和雜質(zhì)區(qū)域114a和114b的頂表面暴露出來(lái)。

接下來(lái)，形成絕緣層以覆蓋柵極電極層110a、該對(duì)雜質(zhì)區(qū)域114a和114b、側(cè)壁絕緣層118等。然后，將硼(B)、磷(P)、砷(As)等添加到部分雜質(zhì)區(qū)域114a和114b，使得形成一對(duì)高濃度雜質(zhì)區(qū)域120a和120b(參見(jiàn)圖11E)。在這之后，去除絕緣層，并形成金屬層122以覆蓋柵極電極層110a、側(cè)壁絕緣層118、該對(duì)高濃度雜質(zhì)區(qū)域120a和120b等(參見(jiàn)圖11E)。可以通過(guò)諸如真空蒸發(fā)方法、濺射方法或旋涂方法之類的多種膜形成方法來(lái)形成金屬層122。優(yōu)選地，通過(guò)使用與包括在半導(dǎo)體區(qū)域104中的半導(dǎo)體材料反應(yīng)的金屬材料來(lái)形成金屬層122以形成具有低電阻的金屬化合物。這樣的金屬材料的例子包括鈦、鉭、鎢、鎳、鈷、鉑等。

接下來(lái)，執(zhí)行熱處理，使得金屬層122與半導(dǎo)體材料起反應(yīng)。因此，形成一對(duì)金屬化合物區(qū)域124a和124b，它們與所述一對(duì)高濃度雜質(zhì)區(qū)域120a和120b接觸(參見(jiàn)圖11F)。在將多晶硅等用于柵極電極層110a的情況下，與金屬層122接觸的柵極電極層110a的一部分也變成金屬化合物區(qū)域。

作為熱處理，可以采用使用閃光燈的照射。雖然毋庸置疑可以使用其他熱處理方法，但是優(yōu)選地采用可以實(shí)現(xiàn)在極其短的時(shí)間內(nèi)進(jìn)行熱處理的方法，以改善在金屬化合物的形成中化學(xué)反應(yīng)的控制性。注意，每個(gè)金屬化合物區(qū)域通過(guò)金屬材料和半導(dǎo)體材料的反應(yīng)而形成，并且是具有充分增加的導(dǎo)電性的區(qū)域。金屬化合物區(qū)域的形成可以充分地減小電阻并改善元件特性。注意，在形成所述一對(duì)金屬化合物區(qū)域124a和124b之后去除金屬層122。

接下來(lái)，形成層間絕緣層126和層間絕緣層128以覆蓋在上述步驟中形成的部件(參見(jiàn)圖11G)?？梢酝ㄟ^(guò)使用包括諸如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭之類的無(wú)機(jī)絕緣材料的材料來(lái)形成層間絕緣層126和128。也可以使用諸如聚酰亞胺或丙烯酸之類的有機(jī)絕緣材料。注意，這里，利用具有層間絕緣層126和128的兩層結(jié)構(gòu)；然而，層間絕緣層的結(jié)構(gòu)不限于該結(jié)構(gòu)。在形成層間絕緣層128之后，優(yōu)選地使用CMP、刻蝕等來(lái)使其表面平坦化。

接著，在層間絕緣層中形成到達(dá)所述一對(duì)金屬化合物區(qū)域124a和124b的開(kāi)口，并在開(kāi)口中形成源極電極層130a和漏極電極層130b(參見(jiàn)圖11H)?？梢砸匀缦路绞叫纬稍礃O電極層130a和漏極電極層130b，例如，通過(guò)PVD法、CVD法等在包括開(kāi)口的區(qū)域中形成導(dǎo)電層，然后通過(guò)諸如刻蝕或CMP之類的方法去除部分導(dǎo)電層。

優(yōu)選地，源極電極層130a和漏極電極層130b被形成為具有平坦的表面。例如，當(dāng)在包括開(kāi)口的區(qū)域中形成薄的鈦膜或薄的氮化鈦膜、然后形成鎢膜以嵌入到開(kāi)口中時(shí)，去除過(guò)多的鎢、鈦、氮化鈦等，并可以通過(guò)后續(xù)的CMP來(lái)改善表面的平坦性。當(dāng)以這種方式使包括源極電極層130a和漏極電極層130b的表面平坦化時(shí)，可以在之后的步驟中有利地形成電極、布線、絕緣層、半導(dǎo)體層等。

注意，這里僅僅示出與金屬化合物區(qū)域124a和124b接觸的源極電極層130a和漏極電極層130b；然而，在該步驟中也可以形成用作布線的電極層(例如圖10中的電極層130c)等。對(duì)于可以用于源極電極層130a和漏極電極層130b的材料沒(méi)有特別限制，并且可以使用多種導(dǎo)電材料。例如，可以使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之類的導(dǎo)電材料。

通過(guò)上述步驟，形成使用包括半導(dǎo)體材料的襯底100的晶體管160。注意，可以在上述步驟之后進(jìn)一步形成電極、布線、絕緣層等。當(dāng)布線具有包括層間絕緣層和導(dǎo)電層的疊層的多層結(jié)構(gòu)時(shí)，可以提供高度集成的電路。

接下來(lái)，參考圖12A至12G和圖13A至13D描述用于在層間絕緣層128上制造晶體管164的步驟。注意，圖12A至12D和圖13A至13D示出了用于在層間絕緣層128上制造各種電極層、晶體管164等的步驟，設(shè)置在晶體管164之下的晶體管160等的描述被省略。

首先，在層間絕緣層128、源極電極層130a、漏極電極層130b和電極層130c上形成絕緣層132(參見(jiàn)圖12A)?？梢酝ㄟ^(guò)PVD法、CVD法等形成絕緣層132。還可以通過(guò)使用包括諸如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭之類的無(wú)機(jī)絕緣材料的材料來(lái)形成絕緣層132。

接下來(lái)，在絕緣層132中形成到達(dá)源極電極層130a、漏極電極層130b和電極層130c的開(kāi)口。此時(shí)，還在之后將形成柵極電極層136d的區(qū)域中形成開(kāi)口。接著，形成導(dǎo)電層134以嵌入到開(kāi)口中(參見(jiàn)圖12B)。可通過(guò)諸如使用掩模的刻蝕之類的方法來(lái)形成開(kāi)口。可以通過(guò)諸如使用光掩模的曝光之類的方法來(lái)形成掩模。可以使用濕刻蝕或干刻蝕作為刻蝕；在微型制造方面優(yōu)選地使用干刻蝕。可以通過(guò)諸如PVD法或CVD法之類的膜形成方法來(lái)形成導(dǎo)電層134。作為可以用于形成導(dǎo)電層134的材料，例如，可以給出鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧或者任何這些材料的合金或化合物(例如氮化物)。

具體地，可以利用如下方法，例如，通過(guò)PVD法在包括開(kāi)口的區(qū)域中形成薄的鈦膜并通過(guò)CVD法形成薄的氮化鈦膜，接著形成鎢膜以嵌入到開(kāi)口中。這里，通過(guò)PVD法形成的鈦膜具有使界面處的氧化物膜脫氧的功能，從而減小與下面的電極層(這里，源極電極層130a、漏極電極層130b、電極層130c等)的接觸電阻。并且，在形成鈦膜之后形成的氮化鈦膜具有抑制導(dǎo)電材料的擴(kuò)散的阻擋功能。還可以在形成鈦、氮化鈦等的阻擋膜之后通過(guò)鍍法形成銅膜。

在形成導(dǎo)電層134之后，通過(guò)諸如刻蝕或CMP之類的方法去除導(dǎo)電層134的一部分，使得絕緣層132被暴露，并且形成電極層136a、電極層136b、電極層136c和柵極電極層136d(參見(jiàn)圖12C)。注意，當(dāng)通過(guò)去除導(dǎo)電層134的一部分而形成電極層136a、電極層136b、電極層136c和柵極電極層136d時(shí)，優(yōu)選地執(zhí)行處理以使得表面平坦化。當(dāng)以這種方式使絕緣層132、電極層136a、電極層136b、電極層136c和柵極電極層136d的表面平坦化時(shí)，可以在之后的步驟中有利地形成電極、布線、絕緣層、半導(dǎo)體層等。

接下來(lái)，形成柵極絕緣層138以覆蓋絕緣層132、電極層136a、電極層136b、電極層136c和柵極電極層136d(參見(jiàn)圖12D)?？梢酝ㄟ^(guò)CVD法、濺射方法等形成柵極絕緣層138。優(yōu)選地，將柵極絕緣層138形成為包括氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁、氧化鉿、氧化鉭等。注意，柵極電極層138可以具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。例如，可以將硅烷(SiH₄)、氧和氮用作源氣體通過(guò)等離子體CVD法形成由氧氮化硅構(gòu)成的柵極絕緣層138。對(duì)于柵極絕緣層138的厚度沒(méi)有特別限制；例如，可以將厚度設(shè)置為大于或等于10nm且小于或等于50nm。在疊層結(jié)構(gòu)的情況下，例如，優(yōu)選地，利用具有厚度大于或等于50nm且小于或等于200nm的第一柵極絕緣層和具有厚度大于或等于5nm且小于或等于300nm的第二柵極絕緣層的疊層。

注意，通過(guò)去除雜質(zhì)變得本征(intrinsic)或基本上本征的氧化物半導(dǎo)體(高度純化的氧化物半導(dǎo)體)非常容易受到界面電平和界面電荷的影響；因此，當(dāng)這樣的氧化物半導(dǎo)體被用于氧化物半導(dǎo)體層時(shí)，與柵極絕緣層的界面是重要的。換言之，要與高度純化的氧化物半導(dǎo)體層接觸的柵極絕緣層138需要具有高質(zhì)量。

例如，因?yàn)闁艠O絕緣層138可以是致密的(dense)并具有高耐受電壓和高質(zhì)量，所以優(yōu)選地使用微波(2.45GHz)通過(guò)高密度等離子體CVD法形成柵極絕緣層138。當(dāng)高度純化的氧化物半導(dǎo)體層和高質(zhì)量的柵極絕緣層相互緊密接觸時(shí)，可以減小界面電平并可以得到有利的界面特性。

毋庸置疑，即便當(dāng)使用高度純化的氧化物半導(dǎo)體層時(shí)，仍可以利用諸如濺射方法或等離子體CVD法之類的其它方法，只要可以將高質(zhì)量的絕緣層形成為柵極絕緣層即可。而且，可以使用其質(zhì)量和界面特性通過(guò)在形成絕緣層之后執(zhí)行的熱處理改善的絕緣層。在任何情況下，形成作為柵極絕緣層138的具有有利的膜質(zhì)量的絕緣層，其可以減小與氧化物半導(dǎo)體層的界面的界面態(tài)密度以形成有利的界面。

在以85℃通過(guò)2×10⁶(V/cm)進(jìn)行12小時(shí)的柵極偏壓-溫度壓力測(cè)試(BT測(cè)試)中，如果將雜質(zhì)添加到氧化物半導(dǎo)體，那么雜質(zhì)和氧化物半導(dǎo)體的主要成分之間的鍵(bond)由于高電場(chǎng)(B:偏壓)和高溫(T:溫度)而斷開(kāi)，并且所生成的懸鍵引起閾值電壓(Vth)的漂移。

相反，當(dāng)氧化物半導(dǎo)體中的雜質(zhì)(特別是氫和水)被減小到最小而使得與柵極絕緣層的界面可以具有上述的優(yōu)選特性時(shí)，可以得到通過(guò)BT測(cè)試的穩(wěn)定的晶體管。

接下來(lái)，氧化物半導(dǎo)體層被形成在柵極絕緣層138上，并通過(guò)諸如使用掩模的刻蝕之類的方法被處理，從而形成島狀氧化物半導(dǎo)體層140(參見(jiàn)圖12E)。

作為氧化物半導(dǎo)體層，優(yōu)選的是使用基于In-Ga-Zn-O的氧化物半導(dǎo)體層、基于In-Sn-Zn-O的氧化物半導(dǎo)體層、基于In-Al-Zn-O的氧化物半導(dǎo)體層、基于Sn-Ga-Zn-O的氧化物半導(dǎo)體層、基于Al-Ga-Zn-O的氧化物半導(dǎo)體層、基于Sn-Al-Zn-O的氧化物半導(dǎo)體層、基于In-Zn-O的氧化物半導(dǎo)體層、基于Sn-Zn-O的氧化物半導(dǎo)體層、基于Al-Zn-O的氧化物半導(dǎo)體層、基于In-O的氧化物半導(dǎo)體層、基于Sn-O的氧化物半導(dǎo)體層、或者基于Zn-O的氧化物半導(dǎo)體層，特別地，其優(yōu)選是非晶的。在該實(shí)施例中，作為氧化物半導(dǎo)體層，使用基于In-Ga-Zn-O的氧化物半導(dǎo)體靶(target)通過(guò)濺射方法來(lái)形成非晶氧化物半導(dǎo)體層。注意，因?yàn)榭梢酝ㄟ^(guò)將硅添加到非晶氧化物半導(dǎo)體層來(lái)抑制層的結(jié)晶化，所以，例如，可以使用包含大于或等于2wt％且小于或等于10wt％的SiO₂的靶來(lái)形成氧化物半導(dǎo)體層。

作為用于通過(guò)濺射方法形成氧化物半導(dǎo)體層的靶，例如，可以使用包含鋅氧化物等作為其主要成分的金屬氧化物靶。例如，還可以使用包含In、Ga和Zn的氧化物半導(dǎo)體靶(作為構(gòu)成比，In₂O₃與Ga₂O₃和ZnO的比是1:1:1[摩爾比]，或者In與Ga和Zn的比為1:1:0.5[原子比])。作為包含In、Ga和Zn的氧化物半導(dǎo)體靶，還可以使用In與Ga和Zn的構(gòu)成比是1:1:1[原子比]的靶或者In與Ga和Zn的構(gòu)成比是1:1:2[原子比]的靶。氧化物半導(dǎo)體靶的填充率(filling rate)是大于或等于90％且小于或等于100％，優(yōu)選地，大于或等于95％(例如99.9％)。通過(guò)使用具有高填充率的氧化物半導(dǎo)體靶來(lái)形成致密的氧化物半導(dǎo)體層。

形成氧化物半導(dǎo)體層的氣氛優(yōu)選的是稀有氣體(典型地為氬)氣氛、氧氣氛或者包含稀有氣體(典型地為氬)和氧的混合氣氛。具體地，優(yōu)選的是使用高純度氣體，例如，從其中將諸如氫、水、羥基或氫化物之類的雜質(zhì)去除到大約百萬(wàn)分之幾(ppm)(優(yōu)選地，大約十億分之幾(ppb))的濃度。

在形成氧化物半導(dǎo)體層時(shí)，將襯底保持在維持在減小的壓力下的處理室中，并將襯底溫度設(shè)置在大于或等于100℃到小于或等于600℃，優(yōu)選地，大于或等于200℃到小于或等于400℃。在加熱襯底時(shí)形成氧化物半導(dǎo)體層，使得可以減小氧化物半導(dǎo)體層中的雜質(zhì)的濃度。另外，減小由濺射引起的損傷。接著，將從其去除氫和水的濺射氣體引入到處理室中，同時(shí)去除留在處理室中的濕氣，并將金屬氧化物作為靶來(lái)形成氧化物半導(dǎo)體層。優(yōu)選地，使用誘捕(entrapment)真空泵以去除留在處理室中的濕氣。例如，可以使用低溫泵、離子泵或者鈦升華(sublimation)泵。抽空(evacuation)單元可以是設(shè)置有冷槽(cold trap)的渦輪泵。在使用低溫泵抽空的淀積室中，去除氫原子、諸如水(H₂O)等的包含氫原子的化合物(以及優(yōu)選地，還有包含碳原子的化合物)等，因此，可以減小在淀積室中形成的氧化物半導(dǎo)體層中的雜質(zhì)的濃度。

可以在以下條件下形成氧化物半導(dǎo)體層，例如：襯底和靶之間的距離是100mm；壓力是0.6Pa；直流(DC)功率是0.5kW；以及氣氛是氧(氧的流速比是100％)。注意，優(yōu)選的是使用脈沖直流(DC)電源，因?yàn)樵诘矸e中生成的灰塵可以減少并且厚度分布均勻。氧化物半導(dǎo)體層的厚度是大于或等于2nm且小于或等于200nm，優(yōu)選地，大于或等于5nm且小于或等于30nm。注意，取決于氧化物半導(dǎo)體材料，厚度適當(dāng)?shù)赜兴鶇^(qū)別，并且根據(jù)要使用的材料適當(dāng)?shù)卦O(shè)置厚度。

注意，在通過(guò)濺射方法形成氧化物半導(dǎo)體層之前，優(yōu)選地通過(guò)反向?yàn)R射來(lái)去除附著到柵極絕緣層138的表面的灰塵，在反向?yàn)R射中引入氬氣并生成等離子體。這里，反向?yàn)R射是相對(duì)于其中離子與濺射靶碰撞的正常濺射而言，離子與要被處理的表面碰撞使得表面的質(zhì)量改變的方法。用于使離子與要被處理的表面碰撞的方法的例子是在氬氣氛中將高頻電壓施加到表面使得在襯底附近生成等離子體的方法。注意，代替氬氣氛，可以使用氮、氦、氧氣等的氣氛。

作為氧化物半導(dǎo)體層的刻蝕，可以采用干刻蝕或濕刻蝕。毋庸置疑，可以組合使用干刻蝕和濕刻蝕。根據(jù)材料適當(dāng)?shù)卦O(shè)置刻蝕條件(例如，刻蝕氣體或刻蝕溶液、刻蝕時(shí)間以及溫度)，使得可以將氧化物半導(dǎo)體層刻蝕為期望的形狀。

用于干刻蝕的刻蝕氣體的例子是包含氯的氣體(諸如氯氣(Cl₂)、氯化硼(BCl₃)、氯化硅(SiCl₄)或氯化碳(CCl₄)之類的基于氯的氣體)。還可以使用包含氟的氣體(諸如四氟化碳(CF₄)、氟化硫(SF₆)、氟化氮(NF₃)或三氟甲烷(CHF₃)之類的基于氟的氣體)、溴化氫(HBr)、氧氣(O₂)、添加有諸如氦(He)或氬(Ar)之類的稀有氣體的任何這些氣體等。

作為干刻蝕方法，可以使用平行板RIE(反應(yīng)離子刻蝕)方法或ICP(感應(yīng)耦合等離子體)刻蝕方法。為了將氧化物半導(dǎo)體層刻蝕為期望的形狀，可以恰當(dāng)?shù)卦O(shè)置刻蝕條件(例如，施加到盤繞的電極的電功率量、施加到襯底側(cè)的電極的電功率量以及襯底側(cè)的電極溫度)。

作為用于濕刻蝕的刻蝕劑，可以使用磷酸、醋酸和硝酸的混合溶液等。還可以使用諸如ITO07N(由KANTO CHEMICAL有限公司制造)之類的刻蝕劑。

接著，優(yōu)選地對(duì)氧化物半導(dǎo)體層執(zhí)行第一熱處理。通過(guò)第一熱處理，可以使氧化物半導(dǎo)體層脫水或脫氫。第一熱處理的溫度大于或等于300℃且小于或等于750℃，優(yōu)選地，大于或等于400℃且小于襯底的應(yīng)變點(diǎn)。例如，將襯底引入使用電阻加熱元件等的電爐，并使氧化物半導(dǎo)體層140在氮?dú)夥罩性?50℃下經(jīng)受一個(gè)小時(shí)的熱處理。在熱處理中氧化物半導(dǎo)體層140不暴露于空氣，從而可以防止水和氫再次進(jìn)入。

熱處理設(shè)備不限于電爐，可以是通過(guò)來(lái)自諸如加熱氣體之類的媒介的熱輻射或熱傳導(dǎo)來(lái)加熱對(duì)象的設(shè)備。例如，可以使用諸如GRTA(氣體快速熱退火)設(shè)備或LRTA(燈快速熱退火)設(shè)備之類的RTA(快速熱退火)設(shè)備。LRTA設(shè)備是通過(guò)從諸如鹵素?zé)?、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈之類的燈發(fā)射的光(電磁波)的輻射來(lái)加熱要處理的對(duì)象的設(shè)備。GRTA設(shè)備是使用高溫氣體來(lái)執(zhí)行熱處理的設(shè)備。作為氣體，使用不與要通過(guò)熱處理而處理的對(duì)象發(fā)生反應(yīng)的惰性氣體，例如氮或諸如氬之類的稀有氣體。

例如，作為第一熱處理，可以如下執(zhí)行GRTA處理。襯底被放入已被加熱到650℃至700℃的高溫的惰性氣體中，加熱幾分鐘，從惰性氣體取出。通過(guò)使用GRTA處理，可以實(shí)現(xiàn)短時(shí)間的高溫?zé)崽幚怼６?，即便?dāng)溫度超過(guò)襯底的應(yīng)變點(diǎn)時(shí)，仍可以采用GRTA處理，因?yàn)樗嵌虝r(shí)間的熱處理。

注意，優(yōu)選地，在包含作為其主要成分的氮或稀有氣體(例如，氦、氖或氬)并且不包含水、氫等的氣氛中執(zhí)行第一熱處理。例如，引入到熱處理設(shè)備中的氮或諸如氦、氖或氬之類的稀有氣體的純度大于或等于6N(99.9999％)，優(yōu)選地，大于或等于7N(99.99999％)(即，雜質(zhì)濃度是1ppm或更小，優(yōu)選地，0.1ppm或更小)。

取決于第一熱處理的條件或氧化物半導(dǎo)體層的材料，有時(shí)氧化物半導(dǎo)體層結(jié)晶為微晶或多晶。例如，氧化物半導(dǎo)體層有時(shí)變?yōu)榫哂?0％或更多或者80％或等多的結(jié)晶度的微晶氧化物半導(dǎo)體層。并且，取決于第一熱處理的條件或氧化物半導(dǎo)體層的材料，氧化物半導(dǎo)體層可以是不包含結(jié)晶成分的非晶氧化物半導(dǎo)體層。

此外，氧化物半導(dǎo)體層有時(shí)變成在非晶氧化物半導(dǎo)體(例如，氧化物半導(dǎo)體層的表面)中混合有微晶體(具有大于或等于1nm且小于或等于20nm的顆粒尺寸，典型地，大于或等于2nm且小于或等于4nm)的層。

可以通過(guò)在非晶結(jié)構(gòu)中對(duì)準(zhǔn)微晶體來(lái)改變氧化物半導(dǎo)體層的電特性。例如，當(dāng)使用基于In-Ga-Zn-O的氧化物半導(dǎo)體靶來(lái)形成氧化物半導(dǎo)體層時(shí)，可以通過(guò)形成在其中具有電各向異性的In₂Ga₂ZnO₇的晶粒對(duì)準(zhǔn)的微晶部分來(lái)改變氧化物半導(dǎo)體層的電特性。

更具體地，例如，當(dāng)晶粒被布置成使得In₂Ga₂ZnO₇的c軸與氧化物半導(dǎo)體層的表面垂直時(shí)，可以改善與氧化半導(dǎo)體層的表面平行的方向上的導(dǎo)電性，并可以改善與氧化物半導(dǎo)體層的表面垂直的方向上的絕緣性能。此外，這樣的微晶部分具有抑制諸如水或氫之類的雜質(zhì)侵入氧化物半導(dǎo)體層中的功能。

注意，可以通過(guò)在GRTA處理中加熱氧化物半導(dǎo)體層的表面來(lái)形成包括微晶部分的氧化物半導(dǎo)體層。并且，可以以通過(guò)使用Zn的量小于In或Ga的量的濺射靶這種更優(yōu)選的方式來(lái)形成氧化物半導(dǎo)體層。

可以對(duì)還未被處理為島狀氧化物半導(dǎo)體層140的氧化物半導(dǎo)體層執(zhí)行用于氧化物半導(dǎo)體層140的第一熱處理。在該情況下，在第一熱處理之后，從加熱設(shè)備取出襯底，并執(zhí)行光刻步驟。

注意，上述熱處理可以被稱為脫水處理、脫氫處理等，因?yàn)槠湓谑寡趸锇雽?dǎo)體層140退水或脫氫方面是有效的。例如，可以在形成氧化物半導(dǎo)體層之后，在氧化物半導(dǎo)體層140上堆疊源極電極層和漏極電極層之后，或者在源極電極層和漏極電極層上形成保護(hù)絕緣層之后，執(zhí)行這樣的退水處理或脫氫處理?？梢远嘤谝淮蔚貙?shí)施這樣的脫水處理或脫氫處理。

接下來(lái)，形成源極電極層142a和漏極電極層142b以使其與氧化物半導(dǎo)體層140接觸(參見(jiàn)圖12F)?？梢砸詫?dǎo)電層被形成為覆蓋氧化物半導(dǎo)體層140并接著對(duì)其進(jìn)行選擇性刻蝕的方式來(lái)形成源極電極層142a和漏極電極層142b。

可以通過(guò)諸如濺射方法之類的PVD法或者諸如等離子體CVD法之類的CVD法來(lái)形成導(dǎo)電層。作為用于導(dǎo)電層的材料，可以使用從鋁、鉻、銅、鉭、鈦、鉬和鎢中選擇的元素、包含任何這些元素作為成分的合金等?？梢允褂脧腻i、鎂、鋯、鈹和釷中選擇的一種或多種材料。還可以使用與從鈦、鉭、鎢、鉬、鉻、釹和鈧中選擇的一種或多種元素化合的鋁。導(dǎo)電層可以具有單層結(jié)構(gòu)或者包括兩層或更多層的疊層結(jié)構(gòu)。例如，導(dǎo)電層可以具有包含硅的鋁膜的單層結(jié)構(gòu)、在鋁膜上堆疊鈦膜的雙層結(jié)構(gòu)、堆疊鈦膜、鋁膜和鈦膜的三層結(jié)構(gòu)等。

這里，在形成用于刻蝕的掩模中，優(yōu)選地將紫外光、KrF激光或ArF激光用于曝光。

通過(guò)源極電極層142a的下邊緣部分和漏極電極層142b的下邊緣部分之間的距離來(lái)確定晶體管的溝道長(zhǎng)度(L)。注意，在溝道長(zhǎng)度(L)小于25nm的情況下，使用其波長(zhǎng)為幾納米至幾百納米的極其短的極端紫外射線來(lái)執(zhí)行用于形成掩模的曝光。在使用極端紫外光的曝光中，分辨率高并且聚焦深度大。因?yàn)檫@些原因，將在之后形成的晶體管的溝道長(zhǎng)度(L)可以在大于或等于10nm至小于或等于1000nm的范圍內(nèi)，并且電路可以以更高的速度操作。

適當(dāng)?shù)卣{(diào)整導(dǎo)電層和氧化物半導(dǎo)體層140的材料和刻蝕條件，使得在導(dǎo)電層的刻蝕中不去除氧化物半導(dǎo)體層140。注意，在一些情況下，氧化物半導(dǎo)體層140在刻蝕步驟中被部分地刻蝕，從而具有取決于材料和刻蝕條件的溝槽部分(凹陷部分)。

可以在氧化物半導(dǎo)體層140和源極電極層142a之間或者在氧化物半導(dǎo)體層140和漏極電極層142b之間形成氧化物導(dǎo)電層?？梢砸来涡纬?依次淀積)用于形成源極電極層142a和漏極電極層142b的氧化物導(dǎo)電層和金屬層。氧化物導(dǎo)電層可以充當(dāng)源極區(qū)域或漏極區(qū)域。設(shè)置這樣的氧化物導(dǎo)電層可以減小源極區(qū)域或漏極區(qū)域的電阻，使得晶體管可以以高速操作。

為了減小要使用的上述掩模的數(shù)量并減少步驟的數(shù)量，可以使用通過(guò)多色調(diào)(multi-tone)掩模形成的抗蝕劑掩模來(lái)執(zhí)行刻蝕步驟，所述多色調(diào)掩模是透射光以使它具有多種強(qiáng)度的曝光掩模。使用多色調(diào)掩模形成的抗蝕劑掩模具有帶有多種厚度的形狀(具有階梯形狀)，并且該形狀還可以通過(guò)灰化來(lái)改變；因此，抗蝕劑掩模可以被用在多個(gè)刻蝕步驟中進(jìn)行處理以得到不同的圖案。即，可以通過(guò)使用多色調(diào)掩模形成與至少兩種不同的圖案對(duì)應(yīng)的抗蝕劑掩模。從而，可以減少曝光掩模的數(shù)量，也可以減少對(duì)應(yīng)的光刻步驟的數(shù)量，從而可以簡(jiǎn)化處理。

注意，優(yōu)選地，在上述步驟之后使用諸如N₂O、N₂或Ar之類的氣體來(lái)執(zhí)行等離子體處理。等離子體處理去除附著到氧化物半導(dǎo)體層的暴露表面的水等。在等離子體處理中，可以使用氧和氬的混合氣體。

接下來(lái)，與氧化物半導(dǎo)體層140不暴露于空氣的部分相接觸地形成保護(hù)絕緣層144(參見(jiàn)圖12G)。

可以適當(dāng)?shù)赝ㄟ^(guò)諸如濺射方法之類的方法形成保護(hù)絕緣層144，通過(guò)該方法阻止諸如水和氫之類的雜質(zhì)混合到保護(hù)絕緣層144。保護(hù)絕緣層144具有至少1nm或更多的厚度。可以使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等形成保護(hù)絕緣層144。保護(hù)絕緣層144可以具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。優(yōu)選地，在形成保護(hù)絕緣層144時(shí)的襯底溫度大于或等于室溫且小于或等于300℃。優(yōu)選地，用于形成保護(hù)絕緣層144的氣氛是稀有氣體(典型地為氬)氣氛、氧氣氛或者包含稀有氣體(典型地為氬)和氧的混合氣氛。

如果在保護(hù)絕緣層144中包含有氫，那么，例如，氫可以滲入到氧化物半導(dǎo)體層140中或提取出氧化物半導(dǎo)體層140中的氧，從而可能減小背溝道側(cè)的氧化物半導(dǎo)體層140的電阻，并可能形成寄生通道。因此，不在形成保護(hù)絕緣層144使使用氫以使得保護(hù)絕緣層144包含盡可能少的氫是很重要的。

而且，優(yōu)選地，在去除留在處理室中的濕氣的同時(shí)形成保護(hù)絕緣層144，以使得氫、羥基或濕氣不被包含在氧化物半導(dǎo)體層140和保護(hù)絕緣層144中。

優(yōu)選地將誘捕真空泵用來(lái)去除留在處理室中的濕氣。例如，優(yōu)選地使用低溫泵、離子泵或鈦升華泵。抽空單元可以是設(shè)置有冷槽的渦輪泵。在使用低溫泵抽空的淀積室中，例如，去除氫原子和諸如水(H₂O)之類的包含氫原子的化合物，因此，可以減小在淀積室中形成的保護(hù)絕緣層144中的雜質(zhì)的濃度。

作為在形成保護(hù)絕緣層144中使用的濺射氣體，優(yōu)選的是使用從其將諸如氫、水、羥基或氫化物之類的雜質(zhì)去除到大約百萬(wàn)分之幾(ppm)(優(yōu)選地，大約十億分之幾(ppb))的濃度的高純度氣體。

接下來(lái)，優(yōu)選地，在惰性氣體氣氛或氧氣體氣氛中執(zhí)行第二熱處理(例如，大于或等于200℃且小于或等于400℃，大于或等于250℃且小于或等于350℃)。例如，在氮?dú)夥罩幸?50℃執(zhí)行一個(gè)小時(shí)的第二熱處理。第二熱處理可以減小晶體管的電特性的改變。

可以在空氣中以大于或等于100℃且小于或等于200℃執(zhí)行大于或等于1小時(shí)且小于或等于30小時(shí)的熱處理。在該熱處理中，可以在維持固定的加熱溫度的同時(shí)，或者在從室溫增加到在大于或等于100℃至小于或等于200℃的范圍內(nèi)的加熱溫度并從該加熱溫度減小到室溫被重復(fù)大于一次的同時(shí)，執(zhí)行加熱?？梢栽谛纬杀Ｗo(hù)絕緣層之前，在減小的壓力下執(zhí)行該熱處理。熱處理時(shí)間可以在減小的壓力下被縮短。例如，可以執(zhí)行該熱處理代替第二熱處理，或者可以在第二熱處理之前或之后執(zhí)行該熱處理。

接下來(lái)，在保護(hù)絕緣層144上形成層間絕緣層146(參見(jiàn)圖13A)。可以通過(guò)PVD法、CVD法等形成層間絕緣層146?？梢允褂冒ㄖT如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭之類的無(wú)機(jī)絕緣材料的材料來(lái)形成層間絕緣層146。在形成層間絕緣層146之后，優(yōu)選地通過(guò)諸如CMP或刻蝕之類的方法使層間絕緣層146的表面平坦化。

接下來(lái)，在層間絕緣層146、保護(hù)絕緣層144和柵極絕緣層138中形成到達(dá)電極層136a、電極層136b、電極層136c、源極電極層142a和漏極電極層142b的開(kāi)口。接著，形成導(dǎo)電層148以嵌入到開(kāi)口中(參見(jiàn)圖13B)?？梢酝ㄟ^(guò)諸如使用掩模的刻蝕之類的方法來(lái)形成開(kāi)口?？梢酝ㄟ^(guò)諸如使用光掩模的曝光之類的方法來(lái)形成掩模?？梢允褂脻窨涛g或干刻蝕作為刻蝕；在微型制造方面優(yōu)選地使用干刻蝕?？梢酝ㄟ^(guò)諸如PVD法或CVD法之類的膜形成方法來(lái)形成導(dǎo)電層148。作為可以用于形成導(dǎo)電層148的材料，例如，可以給出諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之類的導(dǎo)電材料或者任意這些材料的合金或合成物(例如，氮化物)。

具體地，可以利用如下方法，例如，通過(guò)PVD法在包括開(kāi)口的區(qū)域中形成薄的鈦膜以及通過(guò)CVD法形成薄的氮化鈦膜，接著形成鎢膜以嵌入到開(kāi)口中。這里，通過(guò)PVD法形成的鈦膜具有使界面處的氧化膜脫氧的功能，從而減小與下面的電極(這里，電極層136a、電極層136b、電極層136c、源極電極層142a和漏極電極層142b)的接觸電阻。在形成鈦膜之后形成的氮化鈦膜具有抑制導(dǎo)電材料的擴(kuò)散的阻擋功能。還可以在形成鈦、氮化鈦等的阻擋膜之后通過(guò)鍍法形成銅膜。

在形成導(dǎo)電層148之后，通過(guò)諸如刻蝕或CMP之類的方法去除部分導(dǎo)電層148，使得層間絕緣層146暴露出來(lái)，并形成電極層150a、電極層150b、電極層150c、電極層150d和電極層150e(參見(jiàn)圖13C)。注意，當(dāng)通過(guò)去除部分導(dǎo)電層148形成電極層150a、電極層150b、電極層150c、電極層150d和電極層150e時(shí)，優(yōu)選地執(zhí)行處理來(lái)使得表面被平坦化。當(dāng)以這種方式使層間絕緣層146、電極層150a、電極層150b、電極層150c、電極層150d和電極層150e的表面平坦化時(shí)，可以在之后的步驟中有利地形成電極、布線、絕緣層、半導(dǎo)體層等。

接著，形成絕緣層152，并在絕緣層152中形成到達(dá)電極層150a、電極層150b、電極層150c、電極層150d和電極層150e的開(kāi)口。在形成導(dǎo)電層以嵌入開(kāi)口中之后，通過(guò)諸如刻蝕或CMP之類的方法去除部分導(dǎo)電層。由此，絕緣層152暴露出來(lái)，并且形成電極層154a、電極層154b、電極層154c和電極層154d(參見(jiàn)圖13D)。該步驟與用于形成電極層150a等的步驟相同，因此不詳細(xì)描述。

在通過(guò)上述方法形成晶體管164的情況下，氧化物半導(dǎo)體層140的氫濃度是5×10¹⁹(原子/cm³)或更少，晶體管164的截止電流是1×10^-13[A]或更少。

<修改例子>

圖14、圖15A和15B、圖16A和16B以及圖17A和17B示出了晶體管164的結(jié)構(gòu)的修改例子。即，晶體管160的結(jié)構(gòu)與上述結(jié)構(gòu)相同。

圖14示出了具有如下結(jié)構(gòu)的晶體管164的例子，即，柵極電極層136d被放置在氧化物半導(dǎo)體層140下，以及相互面對(duì)的源極電極層142a的端面和漏極電極層142b的端面與氧化物半導(dǎo)體層140接觸。

圖10和圖14之間的結(jié)構(gòu)的大的差異是氧化物半導(dǎo)體層140與源極電極層142a和漏極電極層142b相連的位置。即，在圖10的結(jié)構(gòu)中，氧化物半導(dǎo)體層140的上表面與源極電極層142a和漏極電極層142b接觸，而在圖14的結(jié)構(gòu)中，氧化物半導(dǎo)體層140的下表面與源極電極層142a和漏極電極層142b接觸。而且，接觸位置的該差異導(dǎo)致其他電極層、絕緣層等的布置的差異。注意，每一部件的細(xì)節(jié)與圖10相同。

具體地，圖14所示的晶體管164包括設(shè)置在層間絕緣層128上的柵極電極層136d、設(shè)置在柵極電極層136d上的柵極絕緣層138、設(shè)置在柵極絕緣層138上的源極電極層142a和漏極電極層142b、以及與源極電極層142a和漏極電極層142b的上表面接觸的氧化物半導(dǎo)體層140。另外，在晶體管164上，設(shè)置保護(hù)絕緣層144以覆蓋氧化物半導(dǎo)體層140。

圖15A和15B均示出了在氧化物半導(dǎo)體層140上設(shè)置柵極電極層136d的晶體管164。圖15A示出了源極電極層142a和漏極電極層142b與氧化物半導(dǎo)體層140的下表面接觸的結(jié)構(gòu)的例子。圖15B示出了源極電極層142a和漏極電極層142b與氧化物半導(dǎo)體層140的上表面接觸的結(jié)構(gòu)的例子。

圖15A和15B與圖10和圖14的結(jié)構(gòu)的大的差異是在氧化物半導(dǎo)體層140上設(shè)置柵極電極層136d。并且，圖15A和圖15B之間的結(jié)構(gòu)的大的差異是源極電極層142a和漏極電極層142b是與氧化物半導(dǎo)體層140的下表面接觸還是與氧化物半導(dǎo)體層140的上表面接觸。而且，這些差異導(dǎo)致其他電極層、絕緣層等的布置的差異。每個(gè)部件的細(xì)節(jié)與圖10等相同。

具體地，圖15A所示的晶體管164包括設(shè)置在層間絕緣層128上的源極電極層142a和漏極電極層142b、與源極電極層142a和漏極電極層142b的上表面接觸的氧化物半導(dǎo)體層140、設(shè)置在氧化物半導(dǎo)體層140上的柵極絕緣層138、以及在與氧化物半導(dǎo)體層140交疊的區(qū)域中的柵極絕緣層138上的柵極電極層136d。

圖15B所示的晶體管164包括設(shè)置在層間絕緣層128上的氧化物半導(dǎo)體層140、設(shè)置為與氧化物半導(dǎo)體層140的上表面接觸的源極電極層142a和漏極電極層142b、設(shè)置在氧化物半導(dǎo)體層140以及源極電極層142a和漏極電極層142b上的柵極絕緣層138、以及設(shè)置在柵極絕緣層138上并在與氧化物半導(dǎo)體層140交疊的區(qū)域中的柵極電極層136d。

注意，在圖15A和15B中的結(jié)構(gòu)中，有時(shí)從圖10等中的結(jié)構(gòu)中省略部件(例如，電極層150a或電極層154a)。在該情況下，可以得到諸如簡(jiǎn)化制造過(guò)程之類的附帶效果。毋庸置疑，同樣在圖10等中的結(jié)構(gòu)中可以省略非必要部件。

圖16A和16B均示出了在元件的尺寸相對(duì)大并且在氧化物半導(dǎo)體層140下設(shè)置柵極電極層136d的情況下的晶體管164。在該情況下，對(duì)于表面的平坦化和覆蓋的要求相對(duì)溫和，使得布線、電極等不需要被嵌入絕緣層中。例如，可以在形成導(dǎo)電層之后通過(guò)構(gòu)圖來(lái)形成柵極電極層136d等。

圖16A和圖16B之間的結(jié)構(gòu)的大的差異是源極電極層142a和漏極電極層142b是與氧化物半導(dǎo)體層140的下表面接觸還是與氧化物半導(dǎo)體層140的上表面接觸。而且，這些差異導(dǎo)致其他電極層、絕緣層等的布置的差異。注意，每個(gè)部件的細(xì)節(jié)與圖7等相同。

具體地，圖16A所示的晶體管164包括設(shè)置在層間絕緣層128上的柵極電極層136d、設(shè)置在柵極電極層136d上的柵極絕緣層138、設(shè)置在柵極絕緣層138上的源極電極層142a和漏極電極層142b、以及與源極電極層142a和漏極電極層142b的上表面接觸的氧化物半導(dǎo)體層140。

此外，圖16B所示的晶體管164包括設(shè)置在層間絕緣層128上的柵極電極層136d、設(shè)置在柵極電極層136d上的柵極絕緣層138、設(shè)置在柵極絕緣層138上以與柵極電極層136d交疊的氧化物半導(dǎo)體層140、以及設(shè)置成與氧化物半導(dǎo)體層140的上表面接觸的源極電極層142a和漏極電極層142b。

注意，同樣在圖16A和16B中的結(jié)構(gòu)中，有時(shí)從圖10等中的結(jié)構(gòu)中省略部件。同樣在該情況下，可以得到諸如簡(jiǎn)化制造過(guò)程之類的附帶效果。

圖17A和17B均示出了在元件的尺寸相對(duì)大并且在氧化物半導(dǎo)體層140上設(shè)置柵極電極層136d的情況下的晶體管164。同樣在該情況下，對(duì)于表面的平坦化和覆蓋的要求相對(duì)溫和，使得布線、電極等不需要被嵌入絕緣層中。例如，可以在形成導(dǎo)電層之后通過(guò)構(gòu)圖來(lái)形成柵極電極層136d等。

圖17A和17B之間的結(jié)構(gòu)的大的差異是源極電極層142a和漏極電極層142b是與氧化物半導(dǎo)體層140的下表面接觸還是與氧化物半導(dǎo)體層140的上表面接觸。而且，這些差異導(dǎo)致其他電極層、絕緣層等的布置的差異。每個(gè)部件的細(xì)節(jié)與圖7等相同。

具體地，圖17A所示的晶體管164包括設(shè)置在層間絕緣層128上的源極電極層142a和漏極電極層142b、與源極電極層142a和漏極電極層142b的上表面接觸的氧化物半導(dǎo)體層140、設(shè)置在源極電極層142a和漏極電極層142b以及氧化物半導(dǎo)體層140上的柵極絕緣層138、以及設(shè)置在柵極絕緣層138上以與氧化物半導(dǎo)體層140交疊的柵極電極層136d。

圖17B所示的晶體管164包括設(shè)置在層間絕緣層128上的氧化物半導(dǎo)體層140、設(shè)置成與氧化物半導(dǎo)體層140的上表面接觸的源極電極層142a和漏極電極層142b、設(shè)置在源極電極層142a和漏極電極層142b以及氧化物半導(dǎo)體層140上的柵極絕緣層138、以及設(shè)置在柵極絕緣層138上的柵極電極層136d。注意，在與氧化物半導(dǎo)體層140交疊的區(qū)域中設(shè)置柵極電極層136d，柵極絕緣層138插入柵極電極層136d和氧化物半導(dǎo)體層140之間。

注意，同樣在圖17A和17B中的結(jié)構(gòu)中，有時(shí)從圖10等中的結(jié)構(gòu)中省略部件。同樣在該情況下，可以得到諸如簡(jiǎn)化制造過(guò)程之類的附帶效果。

在該實(shí)施例中，描述了在晶體管160上堆疊晶體管164的例子；然而，晶體管160和晶體管164的結(jié)構(gòu)不限于上述結(jié)構(gòu)。例如，可以在相同的平面上形成p溝道晶體管和n溝道晶體管。此外，晶體管160和164可以被設(shè)置成相互交疊。

優(yōu)選地，將上述晶體管164應(yīng)用到包括在實(shí)施例1至5中描述的任意半導(dǎo)體裝置中的晶體管17(參見(jiàn)圖1A至1C)和包括在實(shí)施例2和3中描述的任意半導(dǎo)體裝置中的晶體管21(參見(jiàn)圖2)。晶體管164的泄漏電流小于晶體管160的泄漏電流。因此，通過(guò)將晶體管164應(yīng)用到晶體管17和21，可以在延長(zhǎng)的時(shí)段中將信號(hào)精確地保持在存儲(chǔ)器元件15中。

該實(shí)施例的所有或部分可以與另一實(shí)施例的所有或部分適當(dāng)?shù)亟M合。

(實(shí)施例7)

在該實(shí)施例中，將描述作為在上述實(shí)施例中描述的具有存儲(chǔ)器裝置的半導(dǎo)體裝置的應(yīng)用例子的RFID(射頻識(shí)別)標(biāo)簽500(參見(jiàn)圖18)。

RFID標(biāo)簽500包括天線電路501和信號(hào)處理電路502。信號(hào)處理電路502包括整流器電路503、電源電路504、解調(diào)器電路505、振蕩電路506、邏輯電路507、存儲(chǔ)器控制電路508、存儲(chǔ)器電路509、邏輯電路510、放大器511和調(diào)制電路512。存儲(chǔ)器電路509包括在上述實(shí)施例中描述的任何存儲(chǔ)器裝置。

由天線電路501接收的通信信號(hào)被輸入到解調(diào)器電路505。所接收的通信信號(hào)(即，在天線電路501和讀取器/寫入器之間傳遞的信號(hào))的頻率例如是基于ISO標(biāo)準(zhǔn)等確定的在超高頻帶內(nèi)的13.56MHz、915MHz或2.45GHz。毋庸置疑，在天線電路501和讀取器/寫入器之間傳遞的信號(hào)的頻率不限于此，例如，可以使用如下任何頻率：300GHz至3THz的亞毫米波、30GHz至300GHz的毫米波；3GHz至30GHz的微波；300MHz至3GHz的超高頻；以及30MHz至300MHz的極高頻。此外，在天線電路501和讀取器/寫入器之間傳遞的信號(hào)是通過(guò)載波調(diào)制得到的信號(hào)。通過(guò)可以利用幅度調(diào)制、相位調(diào)制、頻率調(diào)制和擴(kuò)展頻譜調(diào)制中的任何一個(gè)的模擬調(diào)制或數(shù)字調(diào)制來(lái)調(diào)制載波。優(yōu)選地，使用幅度調(diào)制或頻率調(diào)制。

從振蕩電路506輸出的振蕩信號(hào)作為時(shí)鐘信號(hào)被提供給邏輯電路507。另外，在解調(diào)電路505中解調(diào)調(diào)制的載波。解調(diào)后的信號(hào)還被發(fā)送給邏輯電路507并被分析。在邏輯電路507中分析的信號(hào)被發(fā)送給存儲(chǔ)器控制電路508。存儲(chǔ)器控制電路508控制存儲(chǔ)器電路509，取出存儲(chǔ)在存儲(chǔ)器電路509中的數(shù)據(jù)，并將數(shù)據(jù)發(fā)送給邏輯電路510。發(fā)送給邏輯電路510的信號(hào)在邏輯電路510中被編碼并在放大器511中被放大。通過(guò)所放大的信號(hào)，調(diào)制電路512調(diào)制載波。根據(jù)調(diào)制的載波，讀取器/寫入器識(shí)別來(lái)自RFID標(biāo)簽500的信號(hào)。

輸入到整流器電路503的載波被整流，然后被輸入到電源電路504。以該方式獲得的電源電壓從電源電路504被提供給解調(diào)電路505、振蕩電路506、邏輯電路507、存儲(chǔ)器控制電路508、存儲(chǔ)器電路509、邏輯電路510、放大器511、調(diào)制電路512等。

對(duì)于信號(hào)處理電路502和天線電路501中的天線之間的連接沒(méi)有特別限制。例如，可以通過(guò)導(dǎo)線接合或突起連接來(lái)連接天線和信號(hào)處理電路502。另選地，信號(hào)處理電路502可被形成為具有芯片形狀，并且其一個(gè)表面被用作電極并附接到天線?？梢允褂肁CF(各向異性的導(dǎo)電膜)使信號(hào)處理電路502和天線彼此附接。

在與信號(hào)處理電路502相同的襯底上堆疊天線，或者將天線形成為外部天線。毋庸置疑，在信號(hào)處理電路上或信號(hào)處理電路下設(shè)置天線。

在整流器電路503中，將由天線電路501接收的載波所引起的AC信號(hào)轉(zhuǎn)換為DC信號(hào)。

RFID標(biāo)簽500可以包括電池561(參見(jiàn)圖19)。當(dāng)從整流器電路503輸出的電源電壓不足夠高而不能操作信號(hào)處理電路502時(shí)，電池561也向包括在信號(hào)處理電路502中的每個(gè)電路(諸如解調(diào)電路505、振蕩電路506、邏輯電路507、存儲(chǔ)器控制電路508、存儲(chǔ)器電路509、邏輯電路510、放大器511和調(diào)制電路512之類的電路)提供電源電壓。

從整流器電路503輸出的電源電壓的過(guò)剩電壓被存儲(chǔ)在電池561中。當(dāng)除天線電路501和整流器電路503之外還在RFID標(biāo)簽中設(shè)置天線電路和整流器電路時(shí)，可以從隨機(jī)生成的電磁波等得到存儲(chǔ)在電池561中的能量。

可以通過(guò)充電來(lái)連續(xù)地使用電池。作為電池，使用形成為薄片形式的電池。例如，通過(guò)使用包括凝膠電解液、鋰離子電池、鋰蓄電池等的鋰聚合物電池，可以減小電池的尺寸。例如，可以給出鎳金屬氫化物電池、鎳鎘電池、具有大電容的電容器等。

(實(shí)施例8)

在該實(shí)施例中，將參考圖20A至20F描述在上述實(shí)施例中描述的半導(dǎo)體裝置的應(yīng)用例子。

如圖20A至20F所示，半導(dǎo)體裝置可以被廣泛使用，并設(shè)置用于例如諸如票據(jù)、硬幣、有價(jià)證券、債券、文檔(例如，駕照或身份證，參加圖20A)、記錄介質(zhì)(例如，DVD軟件或錄像帶，參見(jiàn)圖20B)、包裝容器(例如，包裝紙或瓶，參見(jiàn)圖20C)、交通工具(例如，自行車，參見(jiàn)圖20D)、個(gè)人物品(例如，包或眼睛)、食品、植物、動(dòng)物、人體、衣物、家庭物品和電子電器(例如，液晶顯示裝置、EL顯示裝置、電視接收機(jī)或手機(jī))之類的產(chǎn)品或者產(chǎn)品上的標(biāo)簽(參見(jiàn)圖20E和20F)。

半導(dǎo)體裝置1500通過(guò)被安裝在印刷板上而被固定到產(chǎn)品、被附于產(chǎn)品的表面或者被嵌入到產(chǎn)品中。例如，可以通過(guò)嵌入書的紙張中或嵌入由有機(jī)樹(shù)脂構(gòu)成的包裝的有機(jī)樹(shù)脂中來(lái)將半導(dǎo)體裝置1500固定到每個(gè)產(chǎn)品。因?yàn)榘雽?dǎo)體裝置1500可以在尺寸、厚度和重量方面被減小，所以它可以在不損傷產(chǎn)品的設(shè)計(jì)的情況下被固定到產(chǎn)品。此外，通過(guò)設(shè)置半導(dǎo)體裝置1500，票據(jù)、硬幣、有價(jià)證券、債券、文檔等可以具有識(shí)別功能，并且可以利用該識(shí)別功能來(lái)阻止偽造。而且，通過(guò)將本發(fā)明的半導(dǎo)體裝置附于包裝容器、記錄介質(zhì)、個(gè)人物品、食品、衣物、家庭物品、電子電器等，可以有效率地使用諸如檢查系統(tǒng)之類的系統(tǒng)。通過(guò)將RFID標(biāo)簽1520附于自行車，可以改善防盜竊的安全性等。

從而，通過(guò)針對(duì)在該實(shí)施例中給出的目的而使用在上述實(shí)施例中描述的任意半導(dǎo)體裝置，用于數(shù)據(jù)通信的數(shù)據(jù)可以被保持為是精確的；因此，可以改善產(chǎn)品的認(rèn)證、安全性等。

該申請(qǐng)基于2010年2月5日提交給日本專利局的日本專利序列號(hào)2010-024867，通過(guò)引用將其全部?jī)?nèi)容合并于此。

附圖標(biāo)記說(shuō)明：

10：位線，11：電源電路，12：字線驅(qū)動(dòng)電路，13：位線驅(qū)動(dòng)電路，14：開(kāi)關(guān)，15：存儲(chǔ)器元件，16：電容器，17：晶體管，18：信號(hào)保持部分，19：字線，21：晶體管，22：電源電路，31：開(kāi)關(guān)，32：開(kāi)關(guān)，61：晶體管，62：電容器，63：晶體管，64：電容器，71：字線，72：位線，81：晶體管，82：電容器，91：晶體管，92：電容器，93：讀取字線，100：襯底，102：保護(hù)層，104：半導(dǎo)體區(qū)域，106：元件隔離絕緣層，108a：柵極絕緣層，108b：絕緣層，110a：柵極電極層，110b：電極層，112：絕緣層，114a：雜質(zhì)區(qū)域，114b：雜質(zhì)區(qū)域，116：溝道形成區(qū)，118：側(cè)壁絕緣層，120a：高濃度雜質(zhì)區(qū)域，120b：高濃度雜質(zhì)區(qū)域，122：金屬層，124a：金屬化合物區(qū)域，124b：金屬化合物區(qū)域，126：層間絕緣層，128：層間絕緣層，130a：源極電極層，130b：漏極電極層，130c：電極層，132：絕緣層，134：導(dǎo)電層，136a：電極層，136b：電極層，136c：電極層，136d：柵極電極層，138：柵極絕緣層，140：氧化物半導(dǎo)體層，142a：源極電極層，142b：漏極電極層，144：保護(hù)絕緣層，146：層間絕緣層，148：導(dǎo)電層，150a：電極層，150b：電極層，150c：電極層，150d：電極層，150e：電極層，152：絕緣層，154a：電極層，154b：電極層，154c：電極層，154d：電極層，160：晶體管，164：晶體管，500：RFID標(biāo)簽，501：天線電路，502：信號(hào)處理電路，503：整流器電路，504：電源電路，505：解調(diào)電路，506：振蕩電路，507：邏輯電路，508：存儲(chǔ)器控制電路，509：存儲(chǔ)器電路，510：邏輯電路，511：放大器，512：調(diào)制電路，1500：半導(dǎo)體裝置。