本發(fā)明涉及一種絕緣膜及具有場效應晶體管的半導體裝置的制造方法。
背景技術：
：用于以液晶顯示裝置及發(fā)光顯示裝置為代表的大部分的平板顯示器的晶體管使用設置在玻璃襯底上的如非晶硅、單晶硅和多晶硅等硅半導體形成。此外，使用該硅半導體形成的晶體管用于集成電路（ic）等。近年來，呈現(xiàn)半導體特性的金屬氧化物用于晶體管而代替上述硅半導體的技術受到矚目。注意，在本說明書中，呈現(xiàn)半導體特性的金屬氧化物稱為氧化物半導體。例如，已公開了如下技術，其中使用氧化鋅或in-ga-zn類氧化物作為氧化物半導體來制造晶體管，并該晶體管用作顯示裝置的像素的開關元件等（參照專利文獻1及2）。[參考文獻][專利文獻][專利文獻1]日本專利申請公開2007-123861號公報；[專利文獻2]日本專利申請公開2007-096055號公報。技術實現(xiàn)要素：在使用氧化物半導體的晶體管中，氧化物半導體膜中的氧缺陷導致晶體管的電特性的劣化。例如，使用包含氧缺陷的氧化物半導體的晶體管的閾值電壓容易向負方向變動，并這種晶體管有成為常導通（normally-on）的傾向。這是因為起因于氧化物半導體中的氧缺陷產(chǎn)生電荷，并電阻降低的緣故。另外，使用包含氧缺陷的氧化物半導體膜的晶體管有如下問題，由于隨時間的變化或光照射的柵偏置溫度（bt：bias-temperature)壓力測試，電特性，典型為閾值電壓變動。于是，本發(fā)明的一個方式的課題是降低用于半導體裝置中的氧化物半導體中包含的氧缺陷的含量。另外，本發(fā)明的一個方式的其它課題是提高使用氧化物半導體的半導體裝置的電特性。根據(jù)本發(fā)明的一個方式，通過等離子體cvd法形成包含比滿足化學計量組成的氧多的氧（即，包含超過化學計量組成的氧）的氧化絕緣膜。根據(jù)本發(fā)明的一個方式，在包括具有氧化物半導體膜的晶體管及在該晶體管上的保護膜的半導體裝置中，通過等離子體cvd法形成包含超過化學計量組成的氧的氧化絕緣膜作為上述保護膜。根據(jù)本發(fā)明的一個方式，在包括具有氧化物半導體膜的晶體管及在該晶體管上的保護膜的半導體裝置中，安裝在被排氣為真空狀態(tài)的處理室內(nèi)的襯底的溫度保持為高于或等于180℃且低于或等于260℃，原料氣體導入到處理室來處理室內(nèi)的壓力設定為高于或等于100pa且低于或等于250pa，并且高于或等于0.17w/cm2且低于或等于0.5w/cm2的高頻功率供應到設置在處理室內(nèi)的電極的條件下，形成包含超過化學計量組成的氧的氧化絕緣膜作為上述保護膜。根據(jù)本發(fā)明的一個方式，在包括具有氧化物半導體膜的晶體管及在該晶體管上的保護膜的半導體裝置中，安裝在被排氣為真空狀態(tài)的處理室內(nèi)的襯底的溫度保持為高于或等于180℃且低于或等于260℃，原料氣體導入到處理室來處理室內(nèi)的壓力設定為高于或等于100pa且低于或等于250pa，并且高于或等于0.17w/cm2且低于或等于0.5w/cm2的高頻功率供應到設置在處理室內(nèi)的電極的條件下，形成包含超過化學計量組成的氧的氧化絕緣膜作為上述保護膜；然后，進行加熱處理使得包含在保護膜中的氧擴散到氧化物半導體膜。另外，在本發(fā)明的一個方式中，包括具有柵電極、夾著柵極絕緣膜與柵電極的一部分重疊的氧化物半導體膜、以及與氧化物半導體膜接觸的一對電極的晶體管，并且保護膜設置在氧化物半導體膜上。該保護膜是通過電子自旋共振法（electronspinresonance）測定的在g=2.001處的信號的自旋密度低于1.5×1018spins/cm3的氧化絕緣膜。另外，一對電極設置在柵極絕緣膜和氧化物半導體膜之間?；蛘?，一對電極設置在氧化物半導體膜和保護膜之間。另外，本發(fā)明的一個方式是一種半導體裝置，該半導體裝置包括具有氧化物半導體膜、與氧化物半導體膜接觸的一對電極、在氧化物半導體膜上的柵極絕緣膜、夾著柵極絕緣膜與氧化物半導體膜的一部分重疊的柵電極的晶體管、以及覆蓋柵極絕緣膜及柵電極的保護膜。該保護膜是通過電子自旋共振法測定的在g=2.001處的信號的自旋密度低于1.5×1018spins/cm3的氧化絕緣膜。在具有氧化物半導體的晶體管中，形成包含超過化學計量組成的氧的氧化絕緣膜作為形成在晶體管上的保護膜，并該保護膜中的氧擴散到氧化物半導體膜，來可以降低包含在氧化物半導體膜中的氧缺陷量。由此，根據(jù)本發(fā)明的一個方式，可以提供具有優(yōu)異的電特性的半導體裝置。附圖說明圖1a至1c是說明晶體管的一個方式的俯視圖及截面圖。圖2a至2d是說明晶體管的制造方法的一個方式的截面圖。圖3是說明晶體管的一個方式的截面圖。圖4a至4e是說明晶體管的制造方法的一個方式的截面圖。圖5a至5c是說明晶體管的一個方式的俯視圖及截面圖。圖6a至6d是說明晶體管的制造方法的一個方式的截面圖。圖7a和7b是說明晶體管的一個方式的俯視圖及截面圖。圖8a和8b是說明晶體管的一個方式的俯視圖及截面圖。圖9a至9c是說明晶體管的一個方式的截面圖。圖10是說明晶體管的一個方式的截面圖。圖11a和11b是說明晶體管的一個方式的截面圖。圖12是說明晶體管的一個方式的截面圖。圖13是說明半導體裝置的一個方式的截面圖。圖14a和14b是說明半導體裝置的一個方式的電路圖。圖15是說明半導體裝置的一個方式的方框圖。圖16是說明半導體裝置的一個方式的方框圖。圖17是說明半導體裝置的一個方式的方框圖。圖18是示出所制造的樣品的tds分析結果的圖。圖19a和19b是示出所制造的樣品的氧分子釋放量的圖。圖20a和20b是示出所制造的樣品的tds分析結果的圖。圖21是示出所制造的樣品的功率與每單位面積的自旋數(shù)的關系的圖。圖22是示出所制造的樣品的硅烷流量與每單位面積的自旋數(shù)的關系的圖。圖23是示出所制造的樣品的cpm測定結果的圖。圖24a和24b示出所制造的樣品的電流-電壓特性的初期特性。圖25a至25d示出所制造的樣品的電流-電壓特性的初期特性。圖26說明用于c-v測定的mos元件。圖27a至27d示出所制造的樣品的c-v測定結果。圖28a至28d示出所制造的樣品的esr測定結果。圖29示出所制造的樣品的缺陷密度與遲滯量的關系。具體實施方式下面，將參照附圖詳細說明本發(fā)明的實施方式。但是，本發(fā)明不局限于在下文中所說明的內(nèi)容，所屬
技術領域：
的普通技術人員可以很容易地理解一個事實就是其方式和詳細內(nèi)容在不脫離本發(fā)明的范圍及其宗旨下可以被變換為各種形式。因此，本發(fā)明不應該被解釋為僅限定在下面的實施方式所記載的內(nèi)容中。另外，在下面所說明的實施方式及實施例中，在不同的附圖中用相同的附圖標記或相同的陰影線表示相同部分或具有相同功能的部分，并省略反復說明。注意，在本說明書所說明的每一個附圖中，有時為了明確起見，夸大表示各構成要素的大小、膜的厚度、區(qū)域。因此，本發(fā)明的實施方式不限定于該尺度。另外，在本說明書中的如“第一”、“第二”及“第三”等的詞語是為了避免構成要素的混淆而使用的，而這些詞語在數(shù)目方面上的不限制構成要素。因此，例如，詞語“第一”可以適當?shù)靥鎿Q為詞語“第二”或“第三”等。例如，當電路工作的電流方向變化時，“源極”及“漏極”的功能有時被互相調(diào)換。在本說明書中，在光刻工序之后進行蝕刻工序的情況下，去除通過光刻工序形成的掩模。實施方式1在本實施方式中，參照附圖說明本發(fā)明的一個方式的半導體裝置、以及該半導體裝置的制造方法。圖1a至1c是半導體裝置所具有的晶體管10的俯視圖及截面圖。圖1a是晶體管10的俯視圖，圖1b是沿圖1a的點劃線a-b的截面圖，并且圖1c是沿圖1a的點劃線c-d的截面圖。另外，在圖1a中，為了簡潔起見，沒有示出晶體管10的構成要素的一部分（例如，襯底11、基底絕緣膜13、柵極絕緣膜17）、保護膜23等。圖1b及1c所示的晶體管10包括在基底絕緣膜13上的柵電極15、在基底絕緣膜13及柵電極15上的柵極絕緣膜17、夾著柵極絕緣膜17重疊于柵電極15的氧化物半導體膜19、以及與氧化物半導體膜19接觸的一對電極21。另外，設置有覆蓋柵極絕緣膜17、氧化物半導體膜19及一對電極21的保護膜23。本實施方式所示的設置在晶體管10上的保護膜23是包含超過化學計量組成的氧的氧化絕緣膜。更優(yōu)選地，保護膜23包含比氧化物半導體膜19中的氧缺陷多的氧。包含超過化學計量組成的氧的氧化絕緣膜是通過加熱使氧的一部分脫離的氧化絕緣膜。因此，當設置通過加熱使氧的一部分脫離的氧化絕緣膜作為保護膜23時，通過進行加熱處理氧擴散到氧化物半導體膜19中，來可以填補氧化物半導體膜19中的氧缺陷。其結果，氧化物半導體膜19中的氧缺陷量減小，而防止晶體管的閾值電壓向負值漂移。另外，隨時間的閾值電壓的漂移或由光柵極bt壓力測試所導致的閾值電壓的漂移少；由此，晶體管能夠具有優(yōu)異的電特性。在晶體管10中，保護膜23所包含的氧的一部分直接移動到氧化物半導體膜19，并在柵極絕緣膜17與保護膜23接觸的區(qū)域中的另一部分的氧通過柵極絕緣膜17移動到氧化物半導體膜19。另外，作為保護膜23，通過電子自旋共振法測定的在g=2.001處的信號的自旋密度優(yōu)選低于1.5×1018spins/cm3，更優(yōu)選為低于或等于1.0×1018spins/cm3。當保護膜23的自旋密度在上述范圍內(nèi)時，可以降低氧化物半導體膜19與保護膜23之間的界面處的缺陷以及保護膜23中的缺陷；可以降低該區(qū)域中的電子捕捉。其結果，即使漏極電壓變動，作為晶體管的電特性，導通態(tài)電流（on-statecurrent）的上升電壓基本上相同。換言之，可以提供具有優(yōu)異的電特性的晶體管。另外，保護膜23的上述自旋密度為進行加熱處理之后獲得的值。作為保護膜23，可以形成具有大于或等于30nm且小于或等于500nm，優(yōu)選為大于或等于100nm且小于或等于400nm以下的厚度的氧化硅膜或氧氮化硅膜等。以下說明晶體管10的其他詳細內(nèi)容。只要其材料具有充分承受后面進行的加熱處理的耐熱性，對襯底11的材料等的性質沒有特別的限制。例如，玻璃襯底、陶瓷襯底、石英襯底、藍寶石襯底等也可以用作襯底11。此外，由硅或碳化硅等形成的單晶半導體襯底或多晶半導體襯底、由硅鍺等形成的化合物半導體襯底、soi（絕緣體上硅）襯底等也可以用作襯底11。并且，還設置有半導體元件的上述任何襯底也可以用作襯底11。另外，柔性襯底也可以用作襯底11，并且基底絕緣膜13及晶體管10直接設置在柔性襯底上。或者，剝離層也可以設置在襯底11和基底絕緣膜13之間。當形成在剝離層上的半導體裝置的一部分或全部從襯底11分離并轉置到其他襯底上時，可以使用剝離層。此時，晶體管10可以轉置到耐熱性低的襯底及柔性襯底上?；捉^緣膜13的典型例子是氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等的膜。當?shù)?、氧化鎵、氧化鉿、氧化釔、氧化鋁等用作基底絕緣膜13時，可以抑制如堿金屬、水、氫等雜質從襯底11擴散到氧化物半導體膜19。柵電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素；包含任何這些金屬元素作為成分的合金；組合包含這些金屬元素的合金膜；等而形成。另外，也可以使用選自錳、鋯中的一個或多個的金屬元素。此外，柵電極15可以具有單層結構或兩層或更多層的疊層結構。例如，可以舉出包含硅的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。此外，也可以使用包含鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的膜、合金膜或氮化膜。柵電極15也可以使用如銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化硅的銦錫氧化物等透光導電材料。也可以具有使用上述透光導電材料和上述金屬元素形成的疊層結構。另外，在柵電極15和柵極絕緣膜17之間，優(yōu)選設置in-ga-zn類氧氮化物半導體膜、in-sn類氧氮化物半導體膜、in-ga類氧氮化物半導體膜、in-zn類氧氮化物半導體膜、sn類氧氮化物半導體膜、in類氧氮化物半導體膜、金屬氮化膜(如inn或znn)等。上述膜都具有高于或等于5ev，優(yōu)選為高于或等于5.5ev的功函數(shù)，該功函數(shù)比氧化物半導體的電子親和力大。因此，包含氧化物半導體的晶體管的閾值電壓可以為正值，并且可以實現(xiàn)所謂的常截止(normally-off)開關元件。例如，在使用in-ga-zn類氧氮化物半導體膜的情況下，in-ga-zn類氧氮化物半導體膜優(yōu)選具有至少高于氧化物半導體膜19的氮濃度；具體來說，in-ga-zn類氧氮化物半導體膜優(yōu)選具有高于或等于7atoms％的氮濃度。作為柵極絕緣膜17，可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鎵或ga-zn類金屬氧化物等中的一種或多種的單層或疊層。在柵極絕緣膜17中，也可以使用通過加熱使氧脫離的氧化絕緣膜，并將其與氧化物半導體膜19接觸。通過使用通過加熱使氧脫離的膜作為柵極絕緣膜17，可以降低氧化物半導體膜19與柵極絕緣膜17之間的界面處的界面態(tài)。因此，可以獲得電特性劣化少的晶體管。另外，當能夠阻擋氧、氫、水等的絕緣膜設置在柵極絕緣膜17的柵電極一側時，可以防止氧從氧化物半導體膜19擴散到外部，并可以防止氫、水從外部侵入到氧化物半導體膜19。作為能夠阻擋氧、氫、水等的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。柵極絕緣膜17也可以使用如硅酸鉿（hfsiox）、添加有氮的硅酸鉿（hfsixoynz）、添加有氮的鋁酸鉿（hfalxoynz）、氧化鉿、氧化釔等high-k材料而形成，使得可以降低晶體管的柵極泄漏電流。柵極絕緣膜17的厚度大于或等于5nm且小于或等于400nm，優(yōu)選為大于或等于10nm且小于或等于300nm，更優(yōu)選為大于或等于50nm且小于或等于250nm。氧化物半導體膜19優(yōu)選至少包含銦（in）或鋅（zn）?；蛘撸趸锇雽w膜19優(yōu)選包含in和zn的雙方。為了減少包含該氧化物半導體的晶體管的電特性偏差，氧化物半導體膜19除了in或zn以外優(yōu)選具有一種或多種穩(wěn)定劑（stabilizer）。作為穩(wěn)定劑，可以舉出鎵（ga）、錫（sn）、鉿（hf）、鋁（al）或鋯（zr）等。作為其他穩(wěn)定劑，可以舉出鑭系元素諸如鑭（la）、鈰（ce）、鐠（pr）、釹（nd）、釤（sm）、銪（eu）、釓（gd）、鋱（tb）、鏑（dy）、鈥（ho）、鉺（er）、銩（tm）、鐿（yb）、镥（lu）等。作為氧化物半導體，例如，可以使用單元金屬氧化物諸如氧化銦、氧化錫、氧化鋅；二元金屬氧化物諸如in-zn類金屬氧化物、sn-zn類金屬氧化物、al-zn類金屬氧化物、zn-mg類金屬氧化物、sn-mg類金屬氧化物、in-mg類金屬氧化物、in-ga類金屬氧化物；三元金屬氧化物諸如in-ga-zn類金屬氧化物（也稱為igzo）、in-al-zn類金屬氧化物、in-sn-zn類金屬氧化物、sn-ga-zn類金屬氧化物、al-ga-zn類金屬氧化物、sn-al-zn類金屬氧化物、in-hf-zn類金屬氧化物、in-la-zn類金屬氧化物、in-ce-zn類金屬氧化物、in-pr-zn類金屬氧化物、in-nd-zn類金屬氧化物、in-sm-zn類金屬氧化物、in-eu-zn類金屬氧化物、in-gd-zn類金屬氧化物、in-tb-zn類金屬氧化物、in-dy-zn類金屬氧化物、in-ho-zn類金屬氧化物、in-er-zn類金屬氧化物、in-tm-zn類金屬氧化物、in-yb-zn類金屬氧化物、in-lu-zn類金屬氧化物；或四元金屬氧化物諸如in-sn-ga-zn類金屬氧化物、in-hf-ga-zn類金屬氧化物、in-al-ga-zn類金屬氧化物、in-sn-al-zn類金屬氧化物、in-sn-hf-zn類金屬氧化物、in-hf-al-zn類金屬氧化物。作為如上列出的金屬氧化物，例如，in-ga-zn類金屬氧化物是其主要成分為in、ga和zn的氧化物，對in：ga：zn的比率沒有限制。in-ga-zn類金屬氧化物也可以包含in、ga、zn以外的金屬元素。另外，以inmo3（zno）m（滿足m>0，且m不是整數(shù)）表示的材料可以用作氧化物半導體。注意，m表示選自ga、fe、mn和co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用以化學式in2sno5（zno）n（n>0，且n是整數(shù)）表示的材料。例如，可以使用in:ga:zn=1:1:1（=1/3:1/3:1/3）、in:ga:zn=2：2:1（=2/5:2/5:1/5）或in:ga:zn=3:1:2（=1/2:1/6:1/3）的原子數(shù)比的in-ga-zn類金屬氧化物或具有與該原子數(shù)比相似的原子數(shù)比的氧化物。或者，也可以使用in:sn:zn=1:1:1（=1/3:1/3:1/3）、in:sn:zn=2:1:3（=1/3:1/6:1/2）或in:sn:zn=2:1:5（=1/4:1/8:5/8）的原子數(shù)比的in-sn-zn類金屬氧化物或具有與該原子數(shù)比相似的原子數(shù)比的氧化物。另外，金屬氧化物的原子數(shù)比中的各原子的比率在±20％的范圍內(nèi)變動作為誤差。但是，不局限于上述材料，根據(jù)所需要的半導體特性及電特性（例如，場效應遷移率、閾值電壓等）也可以使用具有適當?shù)慕M成的材料。為了得到所需要的半導體特性及電特性，優(yōu)選的是，適當?shù)卦O定載流子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數(shù)比、原子間距離以及密度等。例如，當使用in-sn-zn類金屬氧化物時可以較容易獲得高遷移率。但是，當使用in-ga-zn類金屬氧化物時也通過降低塊體（bulk）內(nèi)缺陷密度來可以提高遷移率。此外，可以形成氧化物半導體膜19的金屬氧化物的能隙為大于或等于2ev，優(yōu)選為大于或等于2.5ev，更優(yōu)選為大于或等于3ev。通過這樣的方式，使用能隙寬的氧化物半導體來可以降低晶體管的截止態(tài)電流（off-statecurrent）。另外，氧化物半導體膜19也可以具有非晶結構、單晶結構或多晶結構。氧化物半導體膜19例如也可以為非單晶狀態(tài)。非單晶狀態(tài)例如由c軸取向結晶（caxisalignedcrystal：caac）、多晶、微晶和非晶部中的至少一種構成。非晶部的缺陷態(tài)密度高于微晶和caac的缺陷態(tài)密度。微晶的缺陷態(tài)密度高于caac的缺陷態(tài)密度。注意，包括caac的氧化物半導體稱為c軸取向結晶氧化物半導體（caxisalignedcrystaloxidesemiconductor：caac-os）。在caac-os中，例如，c軸取向，且a軸及/或b軸在宏觀上不一致。例如，氧化物半導體膜19也可以包括微晶。注意，包括微晶的氧化物半導體稱為微晶氧化物半導體。微晶氧化物半導體膜例如包括大于或等于1nm且小于10nm的尺寸的微晶（也稱為納米晶）。例如，氧化物半導體膜19也可以包括非晶部。注意，包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶氧化物半導體膜例如具有無秩序的原子排列且沒有結晶成分?；蛘?，非晶氧化物半導體膜例如是完全的非晶，并且沒有結晶部。另外，氧化物半導體膜19也可以是包含caac-os、微晶氧化物半導體和非晶氧化物半導體的混合膜。該混合膜例如包括非晶氧化物半導體的區(qū)域、微晶氧化物半導體的區(qū)域和caac-os的區(qū)域。并且，該混合膜例如也可以具有包括非晶氧化物半導體的區(qū)域、微晶氧化物半導體的區(qū)域和caac-os的區(qū)域的疊層結構。另外，氧化物半導體膜19例如也可以為單晶狀態(tài)。氧化物半導體膜優(yōu)選具有多個結晶部。在該結晶部的每一個中，c軸優(yōu)選在平行于形成氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上取向。注意，在結晶部之間，一個結晶部的a軸和b軸的方向也可以與另一個結晶部的a軸和b軸的方向不同。這種氧化物半導體膜的例子是caac-os膜。說明caac-os膜的詳細內(nèi)容。注意，在很多情況下，caac-os膜中的結晶部可收容在一個邊長小于100nm的立方體內(nèi)。在利用透射電子顯微鏡（tem：transmissionelectronmicroscope）獲得的圖像中，不能明確地觀察到caac-os膜中的結晶部之間的邊界。另外，使用tem時，不能明確地觀察到caac-os膜中的晶界（grainboundary）。因此，在caac-os膜中，起因于晶界的電子遷移率的降低得到抑制。在包括在caac-os膜中的結晶部的每一個中，例如，c軸在平行于形成caac-os膜的表面的法線向量或caac-os膜的表面的法線向量的方向上取向。并且，在結晶部的每一個中，當從垂直于a-b面的方向看時金屬原子排列為三角形或六角形狀，當從垂直于c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。注意，在結晶部之間，一個結晶部的a軸和b軸的方向也可以與另一個結晶部的a軸和b軸的方向不同。在本說明書中，“垂直”的用語包括80°至100°的范圍，優(yōu)選包括85°至95°的范圍。并且，“平行”的用語包括-10°至10°的范圍，優(yōu)選包括-5°至5°的范圍。在caac-os膜中，結晶部的分布不一定是均勻的。例如，在caac-os膜的形成過程中，在從氧化物半導體膜的表面一側產(chǎn)生結晶生長的情況下，有時氧化物半導體膜的表面附近的結晶部的比例高于形成氧化物半導體膜的表面附近的結晶部的比例。另外，當雜質添加到caac-os膜時，有時在添加有該雜質的區(qū)域中結晶部的結晶性降低。因為包括在caac-os膜中的結晶部的c軸在平行于形成caac-os膜的表面的法線向量或caac-os膜的表面的法線向量的方向上取向，所以根據(jù)caac-os膜的形狀（形成caac-os膜的表面的截面形狀或caac-os膜的表面的截面形狀）c軸的方向也可以彼此不同。另外，在形成結晶部的同時或者通過諸如加熱處理等晶化處理形成結晶部之后完成成膜。因此，結晶部的c軸在平行于形成caac-os膜的表面的法線向量或caac-os膜的表面的法線向量的方向上取向。通過在晶體管中使用caac-os膜，起因于可見光或紫外光的照射導致的電特性變動小。因此，該晶體管具有高可靠性。另外，氧化物半導體膜19也可以具有多個氧化物半導體膜的疊層結構。例如，氧化物半導體膜19也可以為第一氧化物半導體膜和第二氧化物半導體膜的疊層，該第一氧化物半導體膜和第二氧化物半導體膜使用不同組成的金屬氧化物形成。例如，第一氧化物半導體膜也可以使用二元金屬氧化物、三元金屬氧化物和四元金屬氧化物中的任何金屬氧化物而形成，并且第二氧化物半導體膜也可以使用與用于第一氧化物半導體膜不同的氧化物而形成。此外，也可以使第一氧化物半導體膜與第二氧化物半導體膜的構成元素相同，并也可以使第一氧化物半導體膜與第二氧化物半導體膜的構成元素的組成不同。例如，第一氧化物半導體膜也可以具有in:ga:zn=1:1:1的原子數(shù)比，第二氧化物半導體膜也可以具有in:ga:zn=3:1:2的原子數(shù)比。另外，第一氧化物半導體膜也可以具有in:ga:zn=1:3:2的原子數(shù)比，第二氧化物半導體膜也可以具有in:ga:zn=2:1:3的原子數(shù)比。另外，氧化物半導體膜的原子數(shù)比中的各原子的比率在±20％的范圍內(nèi)變動作為誤差。此時，第一氧化物半導體膜和第二氧化物半導體膜中的離柵電極近的一個（即，在溝道一側的一個）優(yōu)選以in＞ga的比率包含in和ga。離柵電極遠的另一個（即，在背溝道一側的一個）優(yōu)選以in≤ga的比率包含in和ga。在氧化物半導體中，重金屬的s軌道主要有助于載流子傳導，并且當in的含率增加時，s軌道的重疊容易增加。由此，具有in＞ga的組成的氧化物具有比具有in≤ga的組成的氧化物高的遷移率。另外，在ga中，氧缺陷的形成能量比在in中大而較不容易產(chǎn)生氧缺陷；由此，具有in≤ga的組成的氧化物具有比具有in＞ga的組成的氧化物更穩(wěn)定的特性。在溝道一側使用包含in＞ga的比率的in和ga的氧化物半導體，并在背溝道一側使用包含in≤ga的比率的in和ga的氧化物半導體；由此，晶體管的場效應遷移率及可靠性可以進一步提高。另外，具有不同的結晶性的氧化物半導體也可以用于第一氧化物半導體膜和第二氧化物半導體膜。就是說，氧化物半導體膜也可以適當?shù)厥褂脝尉а趸锇雽w膜、多晶氧化物半導體膜、微晶氧化物半導體膜、非晶氧化物半導體膜或caac-os膜中的任何半導體膜而形成。當非晶氧化物半導體用于第一氧化物半導體膜和第二氧化物半導體膜中的至少一個時，氧化物半導體膜19的內(nèi)部應力或外部應力被緩和，晶體管的特性不均勻被降低，并且，晶體管的可靠性能夠進一步提高。氧化物半導體膜19的厚度大于或等于1nm且小于或等于100nm，優(yōu)選為大于或等于1nm且小于或等于50nm，更優(yōu)選為大于或等于1nm且小于或等于30nm，進一步優(yōu)選為大于或等于3nm且小于或等于20nm。在氧化物半導體膜19中的堿金屬或堿土金屬的濃度優(yōu)選為低于或等于1′1018atoms/cm3，更優(yōu)選為低于或等于2′1016atoms/cm3以下。這是因為，堿金屬及堿土金屬有時與氧化物半導體鍵合而生成載流子，這導致晶體管的截止態(tài)電流的上升。氧化物半導體膜19也可以含有低于或等于5′1018atoms/cm3的濃度的氮。一對電極21形成為單層結構或疊層結構，這些結構作為導電材料包括任何金屬諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢或包含這些任何元素作為主要成分的合金。例如，可以舉出包含硅的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、按順序層疊有鈦膜或氮化鈦膜與鋁膜或銅膜與鈦膜或氮化鈦膜的三層結構、以及按順序層疊有鉬膜或氮化鉬膜與鋁膜或銅膜與鉬膜或氮化鉬膜的三層結構等。另外，還可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。雖然在本實施方式中在氧化物半導體膜19和保護膜23之間設置一對電極21，但是也可以在柵極絕緣膜17和氧化物半導體膜19之間設置一對電極21。接著，參照圖2a至2d說明圖1a至1c所示的晶體管的制造方法。如圖2a所示，在襯底11上形成基底絕緣膜13及柵電極15，并且在柵電極15上形成柵極絕緣膜17。接著，在柵極絕緣膜17上形成氧化物半導體膜18?；捉^緣膜13通過濺射法、cvd法等形成。在此，通過cvd法形成100nm厚的氧氮化硅膜。以下說明柵電極15的形成方法。首先，通過濺射法、cvd法、蒸鍍法等形成導電膜。通過光刻工序在導電膜上形成掩模。接著，用該掩模蝕刻導電膜的一部分來形成柵電極15。然后，去除掩模。另外，也可以通過電鍍法、印刷法、噴墨法等形成柵電極15，而代替上述形成方法。在此，通過濺射法形成100nm厚的鎢膜。接著，通過光刻工序形成掩模，用該掩模對鎢膜進行干蝕刻，來形成柵電極15。柵極絕緣膜17通過濺射法、cvd法、蒸鍍法等形成。在此，通過cvd法形成50nm厚的氮化硅膜，然后，通過cvd法形成200nm厚的氧氮化硅膜，從而形成柵極絕緣膜17。氧化物半導體膜18通過濺射法、涂敷法、脈沖激光蒸鍍法、激光燒蝕法等形成。在通過濺射法形成氧化物半導體膜18的情況下，作為用來產(chǎn)生等離子體的電源裝置，可以適當?shù)厥褂胷f電源裝置、ac電源裝置、dc電源裝置等。作為濺射氣體，適當?shù)厥褂孟∮袣怏w（典型為氬）、氧氣體、稀有氣體和氧的混合氣體氣氛。在使用稀有氣體和氧的混合氣體的情況下，氧氣體的比率優(yōu)選高于稀有氣體的比率。另外，根據(jù)所形成的氧化物半導體膜18的組成可以適當?shù)剡x擇靶材。例如，在通過濺射法形成氧化物半導體膜18的情況下，以高于或等于150℃且低于或等于750℃，優(yōu)選為高于或等于150℃且低于或等于450℃，更優(yōu)選為高于或等于200℃且低于或等于350℃的襯底溫度進行成膜，來形成氧化物半導體膜18，由此，可以形成caac-os膜。caac-os膜例如通過使用多晶的氧化物半導體濺射靶材的濺射法形成。當離子碰撞到該濺射靶材時，包含在濺射靶材中的結晶區(qū)可以沿著a-b面從濺射靶材剝離；換言之，具有平行于a-b面的面的濺射粒子（平板狀濺射粒子或顆粒狀濺射粒子）可以從濺射靶材劈開。此時，該平板狀的濺射粒子保持結晶狀態(tài)到達襯底，由此可以形成caac-os膜。為了形成caac-os膜，優(yōu)選使用如下條件。通過減小成膜時混入到caac-os的雜質量，可以防止雜質所導致的結晶態(tài)的損壞。例如，可以降低存在于成膜室內(nèi)的雜質（例如，氫、水、二氧化碳或氮）的濃度。另外，也可以降低成膜氣體中的雜質濃度。具體而言，使用露點為-80℃或更低，優(yōu)選為-100℃或更低的成膜氣體。通過增高成膜時的襯底加熱溫度，在濺射粒子到達襯底表面之后容易發(fā)生濺射粒子的遷移（migration）。具體而言，成膜時的襯底加熱溫度高于或等于100℃且低于襯底的應變點，優(yōu)選為高于或等于200℃且低于或等于500℃。通過增高成膜時的襯底加熱溫度，當平板狀的濺射粒子到達襯底時，在襯底表面上發(fā)生遷移，由此，平板狀的濺射粒子的平坦面附著到襯底。另外，優(yōu)選的是，增高成膜氣體中的氧比率并對功率進行最優(yōu)化，以減輕成膜時的等離子體損傷。成膜氣體中的氧比率為30vol.%或更高，優(yōu)選為100vol.%。作為濺射靶材的例子，以下說明in-ga-zn類金屬氧化物靶材。通過以規(guī)定的摩爾數(shù)混合inox粉末、gaoy粉末及znoz粉末，施加壓力，在高于或等于1000℃且低于或等于1500℃的溫度下進行加熱處理來得到多晶的in-ga-zn類金屬氧化物靶材。注意，x、y及z都是任意正數(shù)。在此，inox粉末、gaoy粉末及znoz粉末的規(guī)定的摩爾數(shù)比例如為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。根據(jù)所制造的濺射靶材也可以適當?shù)貨Q定粉末的種類及混合粉末時的摩爾數(shù)比。接著，如圖2b所示，以在柵極絕緣膜17上且與柵電極15的一部分重疊的方式形成經(jīng)過元件分離的氧化物半導體膜19。通過光刻工序在氧化物半導體膜18上形成掩模，使用該掩模蝕刻氧化物半導體膜18的一部分，來可以形成經(jīng)過元件分離的氧化物半導體膜19。通過使用印刷法形成氧化物半導體膜19，可以直接形成經(jīng)過元件分離的氧化物半導體膜19。在此，通過濺射法形成厚度為35nm的氧化物半導體膜18，在該氧化物半導體膜18上形成掩模，選擇性地進行蝕刻該氧化物半導體膜18的一部分，由此形成氧化物半導體膜19。然后，去除掩模。接著，如圖2c所示，形成一對電極21。以下說明一對電極21的形成方法。首先，通過濺射法、cvd法、蒸鍍法等形成導電膜。然后，通過光刻工序在該導電膜上形成掩模。接著，用該掩模蝕刻導電膜來形成一對電極21。然后，去除掩模。在此，通過濺射法依次形成50nm厚的鎢膜、400nm厚的鋁膜及100nm厚的鈦膜以形成疊層。接著，通過光刻工序在鈦膜上形成掩模，用該掩模對鎢膜、鋁膜及鈦膜進行干蝕刻，從而形成一對電極21。在形成一對電極21之后，優(yōu)選進行洗滌處理以去除蝕刻殘渣。通過該洗滌處理，可以抑制一對電極21的短路。該洗滌處理可以使用如四甲基氫氧化銨（tetramethylammoniumhydroxide：tmah）溶液等堿性溶液、如稀氫氟酸、草酸或磷酸等酸性溶液或者水進行。接著，如圖2d所示，形成保護膜23。在形成一對電極21之后，作為保護膜23，以如下條件下在襯底11上形成氧化硅膜或氧氮化硅膜：安裝在等離子體cvd裝置的被排氣為真空狀態(tài)的處理室內(nèi)的襯底11的溫度保持為高于或等于180℃且低于或等于260℃，優(yōu)選為高于或等于180℃且低于或等于250℃，更優(yōu)選為高于或等于180℃且低于或等于230℃以下；原料氣體導入到處理室，使得處理室內(nèi)的壓力設定為高于或等于100pa且低于或等于250pa，優(yōu)選為高于或等于100pa且低于或等于200pa；供應給設置在處理室內(nèi)的電極的高頻功率為大于或等于0.17w/cm2且小于或等于0.5w/cm2，優(yōu)選為大于或等于0.25w/cm2且小于或等于0.40w/cm2，更優(yōu)選為大于或等于0.26w/cm2且小于或等于0.35w/cm2。作為保護膜23的原料氣體，優(yōu)選使用包含硅的成膜氣體及氧化氣體。包含硅的成膜氣體的典型例子包括硅烷、乙硅烷、丙硅烷及氟化硅烷。氧化氣體的例子包括氧、臭氧、一氧化二氮、二氧化氮。作為保護膜23的成膜條件，在上述壓力的處理室中供應上述功率密度的高頻功率，由此，在等離子體中原料氣體的分解效率得到提高，氧自由基增加，包含硅的成膜氣體的氧化進展；因此，包含在保護膜23中的氧量超過化學計量組成。然而，當襯底溫度在上述溫度的范圍內(nèi)時，硅與氧之間的鍵合弱，因此通過加熱而氧的一部分脫離。其結果，可以形成包含超過化學計量組成的氧的氧化絕緣膜。換言之，可以形成通過加熱使所包含的氧的一部分脫離的氧化絕緣膜。在保護膜23的原料氣體中，包含硅的成膜氣體的對氧化氣體的比率提高，并且高頻功率設定為具有上述功率密度。因此，可以提高成膜速度，并可以增加包含在保護膜中的氧量。在此，在如下條件下通過等離子體cvd法形成400nm厚的氧氮化硅膜作為保護膜23：作為原料氣體使用流量為160sccm的硅烷及流量為4000sccm的一氧化二氮；處理室中的壓力為200pa；襯底溫度為220℃；1500w的高頻功率使用27.12mhz的高頻電源供應給平行平板電極。另外，在此使用的等離子體cvd裝置是電極面積為6000cm2的平行平板型等離子體cvd裝置，所供應的功率的對每單位面積的功率（功率密度）換算為0.25w/cm2。接著，進行加熱處理，由此保護膜23所包含的氧擴散到氧化物半導體膜19來填補氧化物半導體膜19中的氧缺陷。因此，可以降低氧化物半導體膜19所包含的氧缺陷量。另外，通過在形成保護膜23之后進行該加熱處理，通過電子自旋共振法測定的在保護膜23中的g=2.001處的信號的自旋密度低于1.5×1018spins/cm3，優(yōu)選為低于或等于1.0×1018spins/cm3。該加熱處理典型地在高于或等于150℃且低于襯底的應變點，優(yōu)選為高于或等于250℃且低于或等于450℃，更優(yōu)選為高于或等于300℃且低于或等于450℃的溫度下進行。另外，當該加熱處理的溫度高于保護膜23的成膜溫度時，更多的保護膜23所包含的氧可以擴散到氧化物半導體膜19，由此，可以進一步填補氧化物半導體膜19中的氧缺陷。該加熱處理的溫度高于或等于250℃且低于襯底的應變點，優(yōu)選為高于或等于250℃且低于或等于450℃，更優(yōu)選為高于或等于300℃且低于或等于450℃。電爐、快速熱退火（rapidthermalanneal：rta）裝置等可以用于該加熱處理。使用rta裝置，如果加熱處理的時間短可以在高于或等于襯底的應變點的溫度進行熱處理。因此，可以縮短氧從保護膜23擴散到氧化物半導體膜19的時間。加熱處理也可以在氮、氧、超干燥空氣（水的含量為20ppm或更小，優(yōu)選為1ppm或更小，更優(yōu)選為10ppb或更小的空氣）、或稀有氣體（氬、氦等）的氣氛下進行。在此，在氮及氧氣氛下以350℃進行加熱處理1小時，使得保護膜23所包含的氧擴散到氧化物半導體膜19。在本實施方式中，從保護膜23到氧化物半導體膜19的氧擴散是固相擴散；因此，氧可以供應給氧化物半導體膜19而損傷很少。通過上述工序，可以制造閾值電壓的負向漂移得到了抑制的具有優(yōu)異電特性的晶體管。另外，可以制造隨時間的變化或光柵極bt壓力測試所導致的電特性變動少的可靠性高的晶體管。接著，參照圖3和圖4a至4e說明與圖1a至1c不同的結構的晶體管。在此所說明的晶體管中，設置為接觸于氧化物半導體膜的膜是致密的膜，與晶體管10的該膜相比具有更高膜致密性。參照圖3說明這樣的晶體管的結構。圖3所示的晶體管30包括在襯底11上的基底絕緣膜13及在基底絕緣膜13上的柵電極15。另外，包括絕緣膜31及絕緣膜32的柵極絕緣膜33設置在基底絕緣膜13及柵電極15上。氧化物半導體膜20被設置為夾著柵極絕緣膜33重疊于柵電極15，一對電極21被設置為接觸于氧化物半導體膜20。另外，包括絕緣膜34及絕緣膜36的保護膜37形成在柵極絕緣膜33、氧化物半導體膜20及一對電極21上。在本實施方式所示的晶體管30中，氧化物半導體膜20暴露于產(chǎn)生在氧化氣氛中的等離子體。作為氧化氣氛，可以舉出氧、臭氧、一氧化二氮等的氣氛。作為優(yōu)選的等離子體處理方法，使用平行平板型等離子體cvd裝置，在對上部電極施加偏壓但對安裝有襯底11的下部電極不施加偏壓的狀態(tài)下產(chǎn)生等離子體，并且氧化物半導體膜暴露于該等離子體。其結果，氧可以供應給氧化物半導體膜20而損傷較少，并且可以降低氧化物半導體膜20中的氧缺陷量。在晶體管30中，絕緣膜32及絕緣膜34被形成為接觸于氧化物半導體膜20。絕緣膜32及絕緣膜34都是致密的膜且具有高膜密度。因此，在之后的形成絕緣膜36的工序中，可以降低對氧化物半導體膜20的損傷。作為絕緣膜32及絕緣膜34的每一個，可以形成厚度為大于或等于5nm且小于或等于400nm，優(yōu)選為大于或等于5nm且小于或等于50nm，更優(yōu)選為大于或等于10nm且小于或等于30nm的氧化硅膜或氧氮化硅膜等。另外，設置在晶體管30上的保護膜37所包含的絕緣膜36是包含超過化學計量組成的氧的氧化絕緣膜。優(yōu)選地是，絕緣膜36包含比氧化物半導體膜20中的氧缺陷量多的氧。包含超過化學計量組成的氧的氧化絕緣膜是通過加熱使氧的一部分脫離的氧化絕緣膜。因此，當設置通過加熱使氧的一部分脫離的氧化絕緣膜作為保護膜37時，通過加熱處理氧可以擴散到氧化物半導體膜20。通過該加熱處理，絕緣膜36所包含的氧擴散到氧化物半導體膜20，從而可以填補氧化物半導體膜20中的氧缺陷。其結果，氧化物半導體膜20中的氧缺陷量減小，因此，在晶體管中，可以抑制閾值電壓的負向漂移。另外，該晶體管可以具有優(yōu)異的電特性,其中隨時間的閾值電壓變動或光柵極bt壓力測試所導致的閾值電壓變動少。另外，在晶體管30中，包含在絕緣膜36中的氧通過絕緣膜31、絕緣膜32和絕緣膜34中的至少一個移動到氧化物半導體膜20。接著，參照圖4a至4e說明圖3中的晶體管的制造方法。如圖4a所示，與實施方式1同樣地，在襯底11上形成基底絕緣膜13及柵電極15。接著，形成用作柵極絕緣膜33的絕緣膜31及32。作為絕緣膜31，通過cvd法形成厚度為大于或等于5nm且小于或等于400nm的氮化硅膜或氮氧化硅膜。接著，作為絕緣膜32，通過cvd法形成厚度為大于或等于5nm且小于或等于400nm的氧化硅膜或氧氮化硅膜。另外，以使該兩個絕緣膜的總厚度在圖1a至1c中的晶體管10的柵極絕緣膜17的厚度的范圍內(nèi)的方式可以適當?shù)貨Q定絕緣膜31及絕緣膜32的厚度。在此，在如下條件下通過等離子體cvd法形成50nm厚的氮化硅膜作為絕緣膜31：流量為50sccm的硅烷及流量為5000sccm的一氧化二氮用作原料氣體；處理室中的壓力為60pa；襯底溫度為350℃；用27.12mhz的高頻電源向平行平板電極供應1500w的高頻功率。作為絕緣膜32，在如下條件下通過等離子體cvd法形成200nm厚的氧氮化硅膜：流量為20sccm的硅烷及流量為3000sccm的一氧化二氮用作原料氣體；處理室中的壓力為40pa；襯底溫度為350℃；用27.12mhz的高頻電源向平行平板電極供應100w的高頻功率。通過采用上述條件，可以形成具有比絕緣膜31高的膜密度的致密氧氮化硅膜。柵極絕緣膜33的厚度厚，更優(yōu)選地具有電阻率為高于或等于5×1013ω?cm且低于或等于1×1015ω?cm的氮化硅膜和氧氮化硅膜的疊層結構，由此，可以抑制產(chǎn)生在后面形成的柵電極15與氧化物半導體膜20之間或柵電極15與一對電極21之間的靜電破壞。接著，如圖4b所示，與實施方式1同樣地，在柵極絕緣膜33上形成氧化物半導體膜19。接著，如圖4c所示，形成一對電極21。然后，氧化物半導體膜19暴露于在氧化氣氛下產(chǎn)生的等離子體，氧22供應給氧化物半導體膜19，使得形成圖4d所示的氧化物半導體膜20。作為氧化氣氛，可以舉出氧、臭氧、一氧化二氮等的氣氛。作為優(yōu)選的等離子體處理的方法，在對安裝有襯底11的下部電極不施加偏壓的狀態(tài)下產(chǎn)生等離子體，并且氧化物半導體膜19暴露于該等離子體。其結果，氧可以供應給氧化物半導體膜19而損傷較少。在此，氧化物半導體膜19暴露于在如下條件下產(chǎn)生的氧等離子體：一氧化二氮導入等離子體cvd裝置的處理室中；使用27.12mhz的高頻電源向設置在處理室中的上部電極供應150w的高頻功率。接著，在氧化物半導體膜20及一對電極21上形成絕緣膜34。在此，在如下條件下通過等離子體cvd法形成10nm厚的氧氮化硅膜：流量為20sccm的硅烷及流量為3000sccm的一氧化二氮用作原料氣體；處理室中的壓力為200pa；襯底溫度為350℃；使用27.12mhz的高頻電源向平行平板電極供應100w的高頻功率。通過該條件，可以形成具有比后面形成的絕緣膜36高的膜密度的致密氧氮化硅膜。接著，也可以對絕緣膜34添加氧35。作為對絕緣膜34添加氧35的方法，可以舉出離子注入法、離子摻雜法、等離子體處理等。其結果，絕緣膜34可以是包含超過化學計量組成的氧的氧化絕緣膜。接著，如圖4e所示，在絕緣膜34上形成絕緣膜36。作為絕緣膜34，以與形成在晶體管10上的保護膜23同樣的方法形成氧化硅膜或氧氮化硅膜。其形成條件如下：襯底11安裝在等離子體cvd裝置的被排氣為真空狀態(tài)的處理室內(nèi)；該襯底保持高于或等于180℃且低于或等于260℃，優(yōu)選為高于或等于180℃且低于或等于250℃，更優(yōu)選為高于或等于180℃且低于或等于230℃的溫度；原料氣體導入處理室中使得處理室內(nèi)的壓力設定為高于或等于100pa且低于或等于250pa，優(yōu)選為高于或等于100pa且低于或等于200pa；大于或等于0.17w/cm2且小于或等于0.5w/cm2，優(yōu)選為大于或等于0.25w/cm2且小于或等于0.40w/cm2，更優(yōu)選為大于或等于0.26w/cm2且小于或等于0.35w/cm2的高頻功率供應給設置在處理室內(nèi)的電極。然后，與晶體管10的情況同樣地，進行加熱處理，由此，絕緣膜36所包含的氧可以擴散到氧化物半導體膜20來填補氧化物半導體膜20中的氧缺陷。因此，可以降低氧化物半導體膜20中的氧缺陷量。通過上述工序，可以制造閾值電壓的負向漂移得到了抑制的具有優(yōu)異的電特性的晶體管。另外，可以制造隨時間的變化所導致的電特性變動或光柵極bt壓力測試所導致的電特性變動少的可靠性高的晶體管。注意，本實施方式中的結構、方法等可以適當?shù)嘏c其他實施方式及實施例所示的任何結構、方法等組合而采用。實施方式2在本實施方式中，參照圖5a至5c說明具有與實施方式1不同的結構的晶體管。本實施方式所示的晶體管100是頂柵型晶體管，這與實施方式1所示的晶體管不同。圖5a至5c是晶體管100的俯視圖及截面圖。圖5a是晶體管100的俯視圖，圖5b是沿圖5a中的點劃線a-b的截面圖，并且圖5c是沿圖5a中的點劃線c-d的截面圖。另外，在圖5a中，為了明確起見，沒有示出晶體管100的構成要素的一部分（例如，襯底101、基底絕緣膜103及柵極絕緣膜109）以及保護膜113等。圖5b及5c所示的晶體管100包括在基底絕緣膜103上的氧化物半導體膜105、與氧化物半導體膜105接觸的一對電極107、與基底絕緣膜103、氧化物半導體膜105及一對電極107接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109與氧化物半導體膜105重疊的柵電極111。另外，也可以設置覆蓋柵極絕緣膜109及柵電極111的保護膜113以及在形成在柵極絕緣膜109及保護膜113中的開口部110中接觸于一對電極107的布線115（參照圖5a）。設置在本實施方式所示的晶體管100上的保護膜113是包含超過化學計量組成的氧的氧化絕緣膜。優(yōu)選的是，保護膜113包含比氧化物半導體膜105中的氧缺陷量多的氧量。包含超過化學計量組成的氧的氧化絕緣膜是通過加熱使氧的一部分脫離的氧化絕緣膜。因此，當設置通過加熱使氧的一部分脫離的氧化絕緣膜作為保護膜113時，通過加熱處理氧可以擴散到氧化物半導體膜105。通過該氧，可以填補氧化物半導體膜105中的氧缺陷。其結果，氧化物半導體膜105中的氧缺陷量減小，由此，可以提供閾值電壓的負向漂移得到了抑制的晶體管。另外，隨時間的變化所導致的閾值電壓變動或光柵極bt壓力測試所導致的閾值電壓變動少；因此，可以制造具有優(yōu)異的電特性的晶體管。另外，在晶體管100中，保護膜113所包含的氧通過基底絕緣膜103及柵極絕緣膜109中的至少一個移動到氧化物半導體膜105。另外，在保護膜113中，通過電子自旋共振法測定的在g=2.001處的信號的自旋密度優(yōu)選低于1.5×1018spins/cm3，更優(yōu)選為低于或等于1.0×1018spins/cm3。此時，晶體管具有優(yōu)異的電特性。作為保護膜113，可以形成厚度為大于或等于30nm且小于或等于500nm，優(yōu)選為大于或等于100nm且小于或等于400nm的氧化硅膜或氧氮化硅膜等。說明晶體管100的其他詳細內(nèi)容。作為襯底101，可以適當?shù)厥褂脤嵤┓绞?中作為襯底11的例子而舉出的襯底。基底絕緣膜103優(yōu)選使用通過加熱使氧的一部分脫離的氧化絕緣膜形成。作為通過加熱使氧的一部分脫離的氧化絕緣膜，優(yōu)選使用包含超過化學計量組成的氧的氧化絕緣膜。通過加熱使氧的一部分脫離的氧化絕緣膜可以通過加熱處理將氧擴散到氧化物半導體膜中?；捉^緣膜103的典型例子是氧化硅、氧氮化硅、氮氧化硅、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等的膜?；捉^緣膜103的厚度大于或等于50nm，優(yōu)選為大于或等于200nm且小于或等于3000nm，更優(yōu)選為大于或等于300nm且小于或等于1000nm。通過使用厚度厚的基底絕緣膜103，可以增加從基底絕緣膜103放出的氧脫離量，并可以減少基底絕緣膜103與在后面形成的氧化物半導體膜之間的界面處的界面態(tài)。在此，“通過加熱使氧的一部分脫離”是指當進行熱脫附譜（thermaldesorptionspectroscopy：tds）分析法時，換算為氧原子的氧的脫離量大于或等于1.0×1018atoms/cm3，優(yōu)選為大于或等于3.0×1020atoms/cm3。在上述結構中，通過加熱使氧的一部分脫離的絕緣膜也可以是氧過剩的氧化硅（siox（x＞2））。在氧過剩的氧化硅（siox（x＞2））中，每單位體積的氧原子的數(shù)量多于每單位體積的硅原子的數(shù)量的兩倍。每單位體積的硅原子的數(shù)量及氧原子的數(shù)量通過盧瑟福背散射光譜學法而測定。在此說明進行tds分析時換算為氧原子的氧的脫離量的測量方法。tds分析中的氣體的脫離量與光譜的積分值成正比。因此，從絕緣膜的光譜的積分值與標準樣品的基準值之間的比例，可以計算出氣體的脫離量。標準樣品的基準值是指包含在樣品中的所定原子的密度對光譜的積分值的比例。例如，根據(jù)算式1使用標準樣品的包含所定密度的氫的硅片的tds分析結果以及絕緣膜的tds分析結果，可以算出從絕緣膜的氧分子的脫離量（no2）。在此，通過tds分析來得到的具有質量數(shù)32的所有光譜假設為源自氧分子。在ch3oh不容易存在的前提下，不加考慮作為質量數(shù)32的物質可舉出的ch3oh。另外，也不加考慮包含質量數(shù)17及質量數(shù)18的氧原子的氧原子同位素的氧分子，因為在自然界中的這些分子的比例極微量。no2=nh2/sh2×so2×α?。ㄋ闶?）nh2是通過從標準樣品脫離的氫分子的數(shù)量換算為密度而獲得的值。sh2是當對標準樣品進行tds分析時的光譜的積分值。在此，標準樣品的基準值設定為nh2/sh2。so2是當對絕緣膜進行tds分析時的光譜的積分值。α是影響到tds分析中的光譜強度的系數(shù)。關于算式1的詳細內(nèi)容，參照日本專利申請公開平6-275697號公報。另外，從上述絕緣膜的氧脫離量通過由電子科學株式會社（escoltd.,）制造的熱脫附分析裝置emd-wa1000s/w使用包含1×1016atoms/cm2的氫原子的硅片作為標準樣品來測量。此外，在tds分析中，氧的一部分作為氧原子而被檢出。氧分子和氧原子之間的比率可以從氧分子的離子化比率算出。另外，因為上述α包括氧分子的離子化比率，所以通過檢測氧分子的脫離量，可以估算出氧原子的脫離量。注意，no2是氧分子的脫離量。在絕緣膜中，當換算為氧原子時的氧脫離量是氧分子的脫離量的2倍。通過從基底絕緣膜103將氧供應給氧化物半導體膜105，可以降低基底絕緣膜103與氧化物半導體膜105之間的界面態(tài)。其結果，可以防止由于晶體管的工作等而有可能產(chǎn)生的電荷等在上述基底絕緣膜103與氧化物半導體膜105之間的界面被俘獲，由此，可以電特性變動少的晶體管。換言之，當在氧化物半導體膜105中產(chǎn)生氧缺陷時，電荷在基底絕緣膜103與氧化物半導體膜105之間的界面處被俘獲，由此，該電荷影響到晶體管的電特性。但是，通過設置通過加熱使氧脫離的絕緣膜作為基底絕緣膜103，可以減少氧化物半導體膜105與基底絕緣膜103的界面態(tài)，并減小氧化物半導體膜105與基底絕緣膜103之間的界面的電荷俘獲的影響。氧化物半導體膜105可以以與實施方式1的氧化物半導體膜19同樣的方式形成。一對電極107可以以與實施方式1所示的一對電極21同樣的方式形成。另外，一對電極107的溝道寬度方向上的長度大于氧化物半導體膜105的溝道寬度方向上的長度，再者當從溝道長度方向上的交叉部看時，一對電極107覆蓋氧化物半導體膜105的端部。通過上述結構，一對電極107與氧化物半導體膜105之間的接觸面積增加。因此，可以降低氧化物半導體膜105與一對電極107之間的接觸電阻，并且可以提高晶體管的導通態(tài)電流。另外，雖然在本實施方式中一對電極107設置在氧化物半導體膜105與柵極絕緣膜109之間，但是該一對電極107也可以設置在基底絕緣膜103與氧化物半導體膜105之間。柵極絕緣膜109可以以與實施方式1中的柵極絕緣膜17同樣的方式形成。柵電極111可以以與實施方式1中的柵電極15同樣的方式形成。布線115可以適當?shù)厥褂每捎糜谝粚﹄姌O107的材料形成。接著，參照圖6a至6d說明圖5a至5c所示的晶體管的制造方法。如圖6a所示，在襯底101上形成基底絕緣膜103。接著，在基底絕緣膜103上形成氧化物半導體膜105。基底絕緣膜103通過濺射法、cvd法等形成。當利用濺射法形成通過加熱使氧的一部分脫離的氧化絕緣膜作為基底絕緣膜103時，成膜氣體中的氧量優(yōu)選大，能夠使用氧或氧和稀有氣體的混合氣體等。典型地，成膜氣體的氧濃度優(yōu)選為6%至100%。在通過cvd法形成氧化絕緣膜作為基底絕緣膜103的情況下，源于原料氣體的氫或水有時混入到氧化絕緣膜中。因此，在通過cvd法形成氧化絕緣膜之后，優(yōu)選進行加熱處理作為脫氫化或脫水化。在對通過cvd法形成的氧化絕緣膜導入氧的情況下，可以增加通過加熱而脫離的氧量。作為對氧化絕緣膜導入氧的方法，可以使用離子注入法、離子摻雜法、等離子體浸沒離子注入法、等離子體處理等。氧化物半導體膜105可以適當?shù)赝ㄟ^實施方式1所示的氧化物半導體膜19相同的形成方法來形成。為了提高caac-os膜中的結晶部的取向，優(yōu)選提高用作氧化物半導體膜的基底絕緣膜的基底絕緣膜103的表面的平坦性。典型地，基底絕緣膜103的平均面粗糙度（ra）優(yōu)選為1nm或更小，更優(yōu)選為0.3nm或更小，進一步優(yōu)選為0.1nm或更小。在本說明書等中，平均面粗糙度（ra）由jisb0601：2001（iso4287：1997）定義的算術平均粗糙度的三維擴大而得到以便應用于曲面，且是從基準面到指定面的偏差的絕對值的平均值。作為平坦化處理，可以選擇化學機械拋光（chemicalmechanicalpolishing：cmp）處理、干蝕刻處理、以及等離子體處理（反濺射）等重的一種或多種。等離子體處理是對真空處理室中引入例如氬氣體等惰性氣體并以被處理面為陰極的方式施加電場，來減小表面的微細凹凸的處理。接著，優(yōu)選進行加熱處理。通過該加熱處理，基底絕緣膜103所包含的氧的一部分可以擴散到基底絕緣膜103與氧化物半導體膜105之間的界面近旁。其結果，可以降低基底絕緣膜103與氧化物半導體膜105之間的界面近旁的界面態(tài)。加熱處理的溫度典型地高于或等于150℃且低于襯底的應變點，優(yōu)選為高于或等于250℃且低于或等于450℃，更優(yōu)選為高于或等于300℃且低于或等于450℃。在包含氮或如氦、氖、氬、氙、氪等稀有氣體的惰性氣體氣氛中進行加熱處理?；蛘?，也可以首先在惰性氣體氣氛中進行加熱，然后在氧氣氛中進行加熱。優(yōu)選的是，上述惰性氣體氣氛及上述氧氣氛不包含氫、水等。處理時間是3分鐘至24小時。另外，氧化物半導體膜105也可以通過如下方式形成：在基底絕緣膜103上形成在后面工序中成為氧化物半導體膜105的氧化物半導體膜；對其進行加熱處理；蝕刻該氧化物半導體膜的一部分。通過進行上述工序，基底絕緣膜103所包含的氧可以更多地擴散到基底絕緣膜103與氧化物半導體膜105之間的界面近旁。接著，如圖6b所示，形成一對電極107。該一對電極107可以適當?shù)赝ㄟ^與實施方式1所示的一對電極21相同的形成方法來形成?；蛘撸撘粚﹄姌O107可以通過印刷法或噴墨法形成。如圖6c所示，形成柵極絕緣膜109，然后在柵極絕緣膜109上形成柵電極111。柵極絕緣膜109可以適當?shù)赝ㄟ^與實施方式1所示的柵極絕緣膜17相同的形成方法來形成。在caac-os膜中，氧容易沿形成caac-os膜的表面或caac-os膜的表面移動。因此，氧容易從經(jīng)過元件分離的氧化物半導體膜105的側面脫離，并且在該側面中容易形成氧缺陷。然而，當作為柵極絕緣膜109，通過加熱使氧的一部分脫離的氧化絕緣膜和（在該氧化絕緣膜上的）金屬氧化膜形成在氧化物半導體膜105上時，可以抑制氧從氧化物半導體膜105的側面脫離。其結果，可以抑制氧化物半導體膜105的側面的導電性的上升。柵電極111可以適當?shù)赝ㄟ^實施方式1中的柵電極15的形成方法而形成。在此，說明被縮小到小于或等于曝光裝置的分辨率極限的寬度的柵電極的形成方法的例子。優(yōu)選對用于形成柵電極111的掩模進行縮小處理（slimmingprocess）來構成具有更微細的結構的掩模。作為縮小處理，例如可以采用使用氧自由基等的灰化處理。但是，只要是能夠將通過光刻法等形成的掩模加工為更微細的處理，就可以使用灰化處理以外的縮小處理。由于晶體管的溝道長度根據(jù)通過縮小處理形成的掩模而決定，所以優(yōu)選采用控制性高的處理。該縮小處理的結果，通過光刻法等形成的掩?？梢钥s小到小于或等于曝光裝置的分辨率極限的寬度，優(yōu)選為小于或等于曝光裝置的分辨率極限的1/2的寬度，更優(yōu)選為小于或等于曝光裝置的分辨率極限的1/3以下的寬度。例如，所形成的掩模的寬度可以大于或等于20nm且小于或等于2000nm，優(yōu)選為大于或等于50nm且小于或等于350nm。另外，當在使縮小了的掩模縮退的同時蝕刻導電膜時，可以形成縮小到小于或等于曝光裝置的分辨率極限的寬度的柵電極111。接著，如圖6d所示，在柵極絕緣膜109及柵電極111上形成保護膜113，然后形成與一對電極107連接的布線115。作為保護膜113，以與實施方式1所示的保護膜23同樣的方式形成。具體而言，形成條件如下：將襯底101安裝在等離子體cvd裝置的被排氣為真空狀態(tài)的處理室內(nèi)；該襯底的溫度保持為高于或等于180℃且低于或等于260℃，優(yōu)選為高于或等于180℃且低于或等于250℃，更優(yōu)選為高于或等于180℃且低于或等于230℃；原料氣體導入到處理室使得處理室內(nèi)的壓力為高于或等于100pa且低于或等于250pa，優(yōu)選為高于或等于100pa且低于或等于200pa；大于或等于0.17w/cm2且小于或等于0.5w/cm2，優(yōu)選為大于或等于0.25w/cm2且小于或等于0.40w/cm2，更優(yōu)選為大于或等于0.26w/cm2且小于或等于0.35w/cm2的高頻功率供應給設置在處理室內(nèi)的電極。作為保護膜113的成膜條件，在上述壓力下供應上述功率密度的高頻功率，由此，可以形成包含超過化學計量組成的氧的氧化絕緣膜。接著，與實施方式1同樣地進行加熱處理，由此，保護膜113所包含的氧可以擴散到氧化物半導體膜105，來填補氧化物半導體膜105中的氧缺陷。因此，可以降低氧化物半導體膜105中的氧缺陷量。另外，通過進行形成保護膜113后的加熱處理，在保護膜113中通過電子自旋共振法測定的在g=2.001處的信號的自旋密度優(yōu)選低于1.5×1018spins/cm3，更優(yōu)選為低于或等于1.0×1018spins/cm3。該加熱處理典型地在高于或等于150℃且低于襯底的應變點，優(yōu)選為高于或等于250℃且低于或等于450℃，更優(yōu)選為高于或等于300℃且低于或等于450℃的溫度下進行。在通過濺射法、cvd法、蒸鍍法等形成導電膜之后，在該導電膜上形成掩模并蝕刻該導電膜，來形成布線115。在導電膜上形成的掩?？梢赃m當?shù)赝ㄟ^印刷法、噴墨法、光刻法形成。然后去除掩模。另外，布線115也可以通過雙鑲嵌法形成。通過上述工序，可以制造閾值電壓的負向漂移得到了抑制的具有優(yōu)異的電特性的晶體管。另外，可以制造隨時間的變化或光柵極bt壓力測試所導致的電特性變動少的可靠性高的晶體管。注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的任何結構、方法等適當?shù)亟M合。實施方式3在本實施方式中，參照圖7a和7b說明具有與實施方式1及實施方式2不同的結構的晶體管。本實施方式所示的晶體管120與實施方式2所示的晶體管100的不同之處是摻雜劑添加于氧化物半導體膜。圖7a和7b是晶體管120的俯視圖及截面圖。圖7a是晶體管120的俯視圖，圖7b是沿圖7a的點劃線a-b的截面圖。另外，在圖7a中，為了簡便起見，沒有顯示晶體管120的構成要素的一部分（例如，襯底101、基底絕緣膜103、柵極絕緣膜109）、保護膜113等。圖7b所示的晶體管120包括在基底絕緣膜103上的氧化物半導體膜121、與氧化物半導體膜121接觸的一對電極107、與基底絕緣膜103、氧化物半導體膜121及一對電極107接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109與氧化物半導體膜121重疊的柵電極111。另外，設置有覆蓋柵極絕緣膜109及柵電極111的保護膜113。另外，布線115也可以設置為通過形成在柵極絕緣膜109及保護膜113中的開口部110與一對電極107接觸（參照圖7a）。在本實施方式的晶體管120中，氧化物半導體膜121包括夾著柵極絕緣膜109重疊于柵電極111的第一區(qū)域123、添加有摻雜劑的一對第二區(qū)域125、以及與一對電極107接觸的第三區(qū)域127。注意，第一區(qū)域123或第三區(qū)域127沒有添加摻雜劑。以夾著第一區(qū)域123的方式設置一對第二區(qū)域125。以夾著第一區(qū)域123及第二區(qū)域125的方式設置一對第三區(qū)域127。第一區(qū)域123在晶體管120中用作溝道區(qū)域。從第三區(qū)域127的與一對電極107接觸的區(qū)域，所包含的氧的一部分擴散到一對電極107，產(chǎn)生氧缺陷，由此該區(qū)域成為n型區(qū)域。因此，第三區(qū)域127的一部分用作源區(qū)及漏區(qū)。由于第二區(qū)域添加有摻雜劑，所以具有高導電率，因此用作低電阻區(qū)域，該低電阻區(qū)域具有降低溝道區(qū)域與源區(qū)及漏區(qū)之間的電阻的功能。因此，與實施方式1的晶體管100相比，可以提高晶體管120的導通態(tài)電流及場效應遷移率。作為對第二區(qū)域125添加的摻雜劑，可以舉出硼、氮、磷及砷中的至少一種。或者，可以舉出氦、氖、氬、氪和氙中的至少一種。另外，摻雜劑也可以適當?shù)亟M合包含有硼、氮、磷及砷中的至少一種與氦、氖、氬、氪及氙中的至少一種。一對第二區(qū)域125的摻雜劑濃度高于或等于5′1018atoms/cm3且低于或等于1′1022atoms/cm3，優(yōu)選為高于或等于5′1018atoms/cm3且低于5′1019atoms/cm3。由于包含摻雜劑，可以增加第二區(qū)域125中的載流子密度或缺陷。因此，與不包含摻雜劑的第一區(qū)域123及第三區(qū)域127相比，第二區(qū)域125可以提高導電性。注意，當摻雜劑濃度太高時，摻雜劑阻礙載流子的遷移，導致第二區(qū)域125的導電性的降低。第二區(qū)域125的導電率優(yōu)選為高于或等于0.1s/cm且低于或等于1000s/cm，優(yōu)選為高于或等于10s/cm且低于或等于1000s/cm。接著，參照圖6a至6d及圖7a和7b說明本實施方式所示的晶體管120的制造方法。與實施方式1同樣地，通過圖6a至6c的工序在襯底101上形成基底絕緣膜103，在基底絕緣膜103上形成氧化物半導體膜121，在氧化物半導體膜121上形成一對電極107。接著，在氧化物半導體膜121及一對電極107上形成柵極絕緣膜109。然后，形成柵電極111以夾著柵極絕緣膜109重疊于氧化物半導體膜121的一部分。接著，使用一對電極107及柵電極111作為掩模對氧化物半導體膜121添加摻雜劑。作為對氧化物半導體膜121添加摻雜劑的方法，可以使用離子摻雜法或離子注入法。在此所示的本實施方式中，在氧化物半導體膜121被柵極絕緣膜109等覆蓋的狀態(tài)下進行對氧化物半導體膜121的摻雜劑的添加；或者，在氧化物半導體膜121露出的狀態(tài)下也可以進行摻雜劑的添加。再者，也可以使用如離子摻雜法或離子注入法等注入方法之外的方法進行上述摻雜劑的添加。例如，通過如下方法可以添加摻雜劑：在包含所添加的元素的氣體氣氛中產(chǎn)生等離子體；對氧化物半導體膜121進行等離子體處理。干蝕刻裝置或等離子體cvd裝置等可以用來產(chǎn)生等離子體。另外，也可以在加熱襯底101的同時添加摻雜劑。在此，通過離子注入法對氧化物半導體膜121添加磷。然后，進行加熱處理。該加熱處理典型地在高于或等于150℃且低于或等于450℃，優(yōu)選為高于或等于250℃且低于或等于325℃的溫度下進行。在該加熱處理中，其溫度也可以從250℃逐漸上升到325℃。通過該加熱處理，可以提高第二區(qū)域125的導電率。另外，通過該加熱處理，第一區(qū)域123、第二區(qū)域125及第三區(qū)域127成為多晶結構、非晶結構或caac-os。然后，與實施方式1同樣地，形成保護膜113，進行加熱處理，使得包含在保護膜113中的氧擴散到氧化物半導體膜121并降低氧化物半導體膜121的氧缺陷。然后，形成布線115。由此，可以完成圖7a和7b所示的晶體管120。在本實施方式的晶體管120中，氧化物半導體膜121包括用作溝道區(qū)域的第一區(qū)域123以及在用作源區(qū)及漏區(qū)的第三區(qū)域127之間的低電阻區(qū)域的第二區(qū)域125。因此，與實施方式2所示的晶體管100相比，可以降低溝道區(qū)域與源區(qū)及漏區(qū)之間的電阻，從而可以提高導通態(tài)電流。另外，當保護膜113設置在晶體管120上時，晶體管可以具有閾值電壓的負向漂移得到抑制的優(yōu)異的電特性。另外，可以制造隨時間的變化或光柵極bt壓力測試所導致的電特性變動少的可靠性高的晶體管。另外，在晶體管120中，保護膜113所包含的氧通過基底絕緣膜103及柵極絕緣膜109中的至少一個移動到氧化物半導體膜121。注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的任何結構、方法等適當?shù)亟M合。實施方式4在本實施方式中，參照圖8a和8b說明具有與實施方式1至3不同的結構的晶體管。在本實施方式所示的晶體管130中，其氧化物半導體膜的結構與其他實施方式所示的晶體管不同。在晶體管130的氧化物半導體膜中，電場緩和區(qū)域設置在溝道區(qū)域與源區(qū)及漏區(qū)之間。圖8a和8b是晶體管130的俯視圖及截面圖。圖8a是晶體管130的俯視圖，圖8b是沿圖8a的點劃線a-b的截面圖。另外，在圖8a中，為了簡便起見，沒有顯示晶體管130的構成要素的一部分（例如，襯底101、基底絕緣膜103、柵極絕緣膜109）、保護膜113等。圖8b所示的晶體管130包括在襯底101上的基底絕緣膜103、形成在基底絕緣膜103上的氧化物半導體膜131、與氧化物半導體膜131接觸的一對電極139、與基底絕緣膜103、氧化物半導體膜131及一對電極139接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109與氧化物半導體膜131重疊的柵電極111。另外，設置有覆蓋柵極絕緣膜109及柵電極111的保護膜113。另外，布線115也可以設置為通過形成在柵極絕緣膜109及保護膜113中的開口部110與一對電極139接觸。在本實施方式的晶體管130中，氧化物半導體膜131包括夾著柵極絕緣膜109重疊于柵電極111的第一區(qū)域133、添加有摻雜劑的一對第二區(qū)域135、以及與一對電極139接觸的添加有摻雜劑的第三區(qū)域137。注意，第一區(qū)域133沒有添加摻雜劑。以夾著第一區(qū)域133的方式設置一對第二區(qū)域135。以夾著第一區(qū)域133及第二區(qū)域135的方式設置一對第三區(qū)域137。作為對第二區(qū)域135及第三區(qū)域137添加的摻雜劑，可以適當?shù)厥褂门c在實施方式3中添加于第二區(qū)域125的摻雜劑相同的摻雜劑。第二區(qū)域135及第三區(qū)域137的摻雜劑濃度及導電率可以與實施方式3的第二區(qū)域125的摻雜劑濃度及導電率相同。另外，在本實施方式中，第三區(qū)域137的摻雜劑濃度及導電率高于第二區(qū)域135的摻雜劑濃度及導電率。第一區(qū)域133在晶體管130中用作溝道區(qū)域。第二區(qū)域135用作電場緩和區(qū)域。從第三區(qū)域137的與一對電極139接觸的區(qū)域，根據(jù)一對電極139的材料而所包含的氧的一部分擴散到一對電極139，產(chǎn)生氧缺陷，由此該區(qū)域成為n型區(qū)域。由于第三區(qū)域137具有摻雜劑并有高導電率，所以與實施方式2的晶體管120相比，更可以降低第三區(qū)域137與一對電極139之間的接觸電阻。因此，與實施方式2的晶體管相比，可以提高晶體管130的導通態(tài)電流及場效應遷移率。為了對第三區(qū)域137添加摻雜劑，一對電極139優(yōu)選形成得薄：其厚度典型為大于或等于10nm且小于或等于100nm，優(yōu)選的是，大于或等于20nm且小于或等于50nm。接著，參照圖6a至6d及圖8a和8b說明本實施方式所示的晶體管130的制造方法。與實施方式2同樣地，通過圖6a至6c的工序，在襯底101上形成基底絕緣膜103，在基底絕緣膜103上形成氧化物半導體膜131，并且在氧化物半導體膜131上形成一對電極139（參照圖8b）。接著，在氧化物半導體膜131及一對電極139上形成柵極絕緣膜109，并且形成柵電極111以夾著柵極絕緣膜109重疊于氧化物半導體膜131的一部分。接著，使用柵電極111作為掩模對氧化物半導體膜131添加摻雜劑?？梢酝ㄟ^適當?shù)厥褂脤嵤┓绞?所示的方法添加摻雜劑。另外，在本實施方式中，不僅對第二區(qū)域135添加摻雜劑，而且對第三區(qū)域137添加摻雜劑。第三區(qū)域137的摻雜劑濃度高于第二區(qū)域135的摻雜劑濃度。適當?shù)卣{(diào)整添加方法的條件，使得摻雜劑濃度的分布的峰值呈現(xiàn)第三區(qū)域137。在此情況下，第三區(qū)域137與一對電極139重疊，而第二區(qū)域135不與一對電極139重疊。因此，在第二區(qū)域135的摻雜濃度分布中，峰值位于基底絕緣膜103中；因此，第二區(qū)域135中的摻雜劑濃度低于第三區(qū)域137的摻雜劑濃度。然后，進行加熱處理。該加熱處理典型地在高于或等于150℃且低于或等于450℃，優(yōu)選為高于或等于250℃且低于或等于325℃的溫度下進行。在該加熱處理中，其溫度也可以從250℃逐漸上升到325℃。通過該加熱處理，可以提高第二區(qū)域135及第三區(qū)域137的導電率。另外，通過該加熱處理，第一區(qū)域133、第二區(qū)域135及第三區(qū)域137成為多晶結構、非晶結構或caac-os。然后，與實施方式2同樣地，形成保護膜113，進行加熱處理，使得包含在保護膜113中的氧擴散到氧化物半導體膜131，來降低氧缺陷量。然后，形成布線115，從而可以完成圖8a和8b所示的晶體管130。在本實施方式的晶體管130中，氧化物半導體膜131包括用作溝道區(qū)域的第一區(qū)域133以及用作源區(qū)及漏區(qū)的第三區(qū)域137之間的用作電場緩和區(qū)域的第二區(qū)域135。因此，與實施方式2的晶體管100相比，可以抑制晶體管的劣化。另外，與一對電極139接觸的第三區(qū)域137包含摻雜劑，由此一對電極139與第三區(qū)域137之間的接觸電阻進一步降低。因此，可以提高導通態(tài)電流。另外，當保護膜113設置在晶體管130上時，可以實現(xiàn)閾值電壓的負向漂移得到抑制的晶體管的優(yōu)異電特性。另外，可以提供隨時間的變化或光柵極bt壓力測試所導致的電特性變動少的可靠性高的晶體管。另外，在晶體管130中，保護膜113所包含的氧通過基底絕緣膜103及柵極絕緣膜109中的至少一個移動到氧化物半導體膜131。注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的任何結構、方法等適當?shù)亟M合。實施方式5在本實施方式中，參照圖9a至9c說明可以應用于實施方式2至4的晶體管的結構。本實施方式所示的晶體管具有接觸于柵電極111的側面的側壁絕緣膜。在此，使用實施方式2所示的晶體管進行說明。圖9a所示的晶體管140包括在基底絕緣膜103上的氧化物半導體膜105、與氧化物半導體膜105接觸的一對電極107、與基底絕緣膜103、氧化物半導體膜105及一對電極107接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109重疊于氧化物半導體膜105的柵電極111。另外，該晶體管具有接觸于柵電極111的側面的側壁絕緣膜141。另外，保護膜113設置為覆蓋柵極絕緣膜109、柵電極111及側壁絕緣膜141。另外，布線115也可以設置為通過形成在柵極絕緣膜109及保護膜113中的開口部與一對電極107接觸。側壁絕緣膜141的端部與一對電極107重疊。側壁絕緣膜141設置為填充一對電極107與柵電極111之間，由此可以減小一對電極107與柵電極111之間產(chǎn)生的凹凸。因此，可以提高保護膜113的覆蓋率。圖9b所示的晶體管150與晶體管140之間的不同之處是接觸于柵電極111的側面的側壁絕緣膜151的形狀。具體而言，側壁絕緣膜151的端部不與一對電極107重疊，并且側壁絕緣膜151位于柵電極111和一對電極107之間。圖9c所示的晶體管160與圖9b所示的晶體管150的不同之處是摻雜劑添加于氧化物半導體膜161。氧化物半導體膜161包括夾著柵極絕緣膜109重疊于柵電極111的第一區(qū)域163、添加有摻雜劑的與側壁絕緣膜151重疊的一對第二區(qū)域165、添加有摻雜劑的一對第三區(qū)域167；以及與一對電極107接觸的第四區(qū)域169。注意，第一區(qū)域163及第四區(qū)域169沒有添加摻雜劑。以夾著第一區(qū)域163的方式設置一對第二區(qū)域165。以夾著第一區(qū)域163及第二區(qū)域165的方式設置一對第三區(qū)域167。以夾著第一區(qū)域163至第三區(qū)域167的方式設置一對第四區(qū)域169。在晶體管160中，第一區(qū)域163用作溝道區(qū)域。由于第二區(qū)域165及第三區(qū)域167添加有摻雜劑而具有高導電率，所以它們用作低電阻區(qū)域，并且可以降低溝道區(qū)域與源區(qū)及漏區(qū)之間的電阻。另外，第二區(qū)域165用作電場緩和區(qū)域，因為第二區(qū)域165具有低于第三區(qū)域167的摻雜劑濃度及導電率。因此，可以抑制晶體管160的劣化。作為對第二區(qū)域165及第三區(qū)域167添加的摻雜劑，可以適當?shù)厥褂门c在實施方式3中添加于第二區(qū)域125的摻雜劑相同的摻雜劑。第二區(qū)域165及第三區(qū)域167的摻雜劑濃度及導電率可以與實施方式3的第二區(qū)域125的摻雜劑濃度及導電率相同。另外，在本實施方式中，第三區(qū)域167的摻雜劑濃度及導電率高于第二區(qū)域165的摻雜劑濃度及導電率。從第四區(qū)域169的與一對電極107接觸的區(qū)域，所包含的氧的一部分擴散到一對電極107，產(chǎn)生氧缺陷，由此該區(qū)域成為n型區(qū)域。其結果，第四區(qū)域169的一部分用作源區(qū)及漏區(qū)。在本實施方式的晶體管160的氧化物半導體膜161中，第一區(qū)域163設置在低電阻區(qū)的第二區(qū)域165及第三區(qū)域167之間。通過上述結構，可以降低溝道區(qū)域與源區(qū)及漏區(qū)之間的電阻，并且可以提高晶體管的導通態(tài)電流。通過在晶體管（在此，晶體管140、150及160）上設置保護膜113，該晶體管可以具有優(yōu)異的電特性。另外，該晶體管可以具有隨時間的變化或光柵極bt壓力測試所導致的電特性變動少的高可靠性。另外，在晶體管140、150、160的每一個中，保護膜113所包含的氧通過基底絕緣膜103和柵極絕緣膜109中的至少一個移動到氧化物半導體膜。注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的任何結構、方法等適當?shù)亟M合。實施方式6在本實施方式中，參照圖10說明具有與實施方式2至5不同的結構的晶體管。在本實施方式所示的晶體管中，一對電極夾著柵極絕緣膜重疊于柵電極，這是與實施方式2至5的晶體管不同之處。圖10中的晶體管170包括在基底絕緣膜103上的氧化物半導體膜105、與氧化物半導體膜105接觸的一對電極107、與基底絕緣膜103、氧化物半導體膜105及一對電極107接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109重疊于氧化物半導體膜105的柵電極171。另外，設置有覆蓋柵極絕緣膜109及柵電極171的保護膜113。另外，布線115也可以設置為在形成在柵極絕緣膜109和保護膜113中的開口與一對電極107接觸。在本實施方式的晶體管170中，一對電極107夾著柵極絕緣膜109與柵電極171彼此重疊。因此，在氧化物半導體膜105中，夾著柵極絕緣膜109與柵電極171相對的區(qū)域用作溝道區(qū)域，并且與一對電極107接觸的區(qū)域用作源區(qū)或漏區(qū)。換言之，溝道區(qū)域與源區(qū)及漏區(qū)彼此接觸。在溝道區(qū)域與源區(qū)及漏區(qū)之間沒有用作電阻的區(qū)域。因此，其導通態(tài)電流及場效應遷移率高于實施方式2至實施方式5的晶體管的導通態(tài)電流及場效應遷移率。另外，通過使用保護膜113設置在晶體管170上的結構，該晶體管具有可以閾值電壓的負向漂移得到抑制的具有優(yōu)異的電特性。另外，可以提供隨時間的變化或光柵極bt壓力測試所導致的電特性變動少的可靠性高的晶體管。另外，在晶體管170中，保護膜113所包含的氧通過基底絕緣膜103和柵極絕緣膜109中的至少一個移動到氧化物半導體膜105。注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的任何結構、方法等適當?shù)亟M合。實施方式7在本實施方式中，參照圖11a和11b說明具有與實施方式1至6不同的結構的晶體管。圖11a所示的晶體管210包括在基底絕緣膜103上的氧化物半導體膜211、與基底絕緣膜103及氧化物半導體膜211接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109重疊于氧化物半導體膜211的柵電極111。另外，設置有覆蓋柵極絕緣膜109及柵電極111的保護膜217，并且布線219也設置為通過形成在柵極絕緣膜109及保護膜217中的開口接觸于氧化物半導體膜211。在本實施方式的晶體管210中，氧化物半導體膜211包括夾著柵極絕緣膜109重疊于柵電極111的第一區(qū)域213、以及添加有摻雜劑的一對第二區(qū)域215。另外，第一區(qū)域213沒有添加摻雜劑。另外，以夾著第一區(qū)域213的方式設置一對第二區(qū)域215。在晶體管210中第一區(qū)域213用作溝道區(qū)域。第二區(qū)域215用作源區(qū)及漏區(qū)。與實施方式3中的對第二區(qū)域125添加的摻雜劑可以適當?shù)赜米鲗Φ诙^(qū)域215添加的摻雜劑。第二區(qū)域215的摻雜劑濃度及導電率可以與實施方式3的第二區(qū)域125的摻雜劑濃度及導電率相同。圖11b所示的晶體管220包括在基底絕緣膜103上的氧化物半導體膜211、與氧化物半導體膜211接觸的用作源電極及漏電極的一對電極225、與氧化物半導體膜211的至少一部分接觸的柵極絕緣膜223、以及柵極絕緣膜223上的與氧化物半導體膜211重疊的柵電極111。另外，該晶體管包括接觸于柵電極111的側面的側壁絕緣膜221。另外，保護膜217設置在基底絕緣膜103、柵電極111、側壁絕緣膜221及一對電極225上。另外，布線219設置為通過形成在保護膜217中的開口接觸于氧化物半導體膜211。在圖11b的晶體管中，氧化物半導體膜211包括夾著柵極絕緣膜223重疊于柵電極111的第一區(qū)域213、以及添加有摻雜劑的第二區(qū)域215。注意，第一區(qū)域213沒有添加摻雜劑。以夾著第一區(qū)域213的方式設置一對第二區(qū)域215。晶體管的一對電極225的端部位于側壁絕緣膜221上，并且在氧化物半導體膜211中一對電極225完全覆蓋包含摻雜劑的一對第二區(qū)域215的露出部。因此，通過側壁絕緣膜221的寬度能夠控制溝道長度方向上的源極和漏極之間的距離（更正確地說，氧化物半導體膜211中的與一對電極225中的一個接觸的部分和與該一對電極中的另一個接觸的部分之間的距離）。也就是說，在難以用掩模形成圖案的微型裝置中，可以不使用掩模而形成與氧化物半導體膜211接觸的一對電極225的溝道一側的端部。另外，由于不使用掩模，所以可以降低起因于加工的多個晶體管中的偏差。設置在本實施方式的晶體管210及220上的保護膜217是與實施方式1所示的保護膜23同樣的包含超過化學計量組成的氧的氧化絕緣膜。另外，優(yōu)選的是，保護膜217包含比氧化物半導體膜211中的氧缺陷量大的氧量。包含超過化學計量組成的氧的氧化絕緣膜是通過加熱使氧的一部分脫離的氧化絕緣膜。因此，通過使用通過加熱使氧的一部分脫離的氧化絕緣膜作為保護膜，該氧可以通過加熱處理擴散到氧化物半導體膜，并且填補氧化物半導體膜211中的氧缺陷。其結果，可以降低氧化物半導體膜211中的氧缺陷量，并可以抑制晶體光的閾值電壓的負向漂移。另外，可以提供隨時間的變化或光柵極bt壓力測試所導致的閾值電壓變動少的可靠性高的晶體管。另外，晶體管可以具有優(yōu)異的電特性，即，當在保護膜217中通過電子自旋共振法測定的在g=2.001處的信號的自旋密度低于1.5×1018spins/cm3，優(yōu)選為低于或等于1.0×1018spins/cm3。另外，在晶體管220中，保護膜217所包含的氧通過基底絕緣膜103、柵極絕緣膜223和側壁絕緣膜221中的一個以上移動到氧化物半導體膜211。注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的任何結構、方法等適當?shù)亟M合。實施方式8在本實施方式中，參照圖12說明具有與實施方式1至7不同的結構的晶體管。本實施方式的晶體管具有夾著氧化物半導體膜彼此相對的多個柵電極。另外，在本實施方式中，使用實施方式6所示的晶體管進行說明；但是，本實施方式可以與其他實施方式適當?shù)亟M合。圖12所示的晶體管230包括在襯底101上的柵電極231、以及覆蓋柵電極231的絕緣膜233。另外，該晶體管包括在絕緣膜233上的氧化物半導體膜105、與氧化物半導體膜105接觸的一對電極107、與絕緣膜233、氧化物半導體膜105及一對電極107接觸的柵極絕緣膜109、以及夾著柵極絕緣膜109重疊于氧化物半導體膜105的柵電極171。另外，設置有覆蓋柵極絕緣膜109及柵電極171的保護膜113。另外，布線115也可以設置為通過在柵極絕緣膜109及保護膜113中的開口接觸于一對電極107。柵電極231可以以與實施方式1的柵電極15同樣的方式形成。另外，為了提高所形成的絕緣膜233的覆蓋性，柵電極231優(yōu)選具有錐形側面。襯底101與柵電極231的側面之間的角度為大于或等于20°且小于或等于70°，優(yōu)選為大于或等于30°且小于或等于60°。絕緣膜233可以以與實施方式2所示的基底絕緣膜103同樣的方式形成。另外，絕緣膜233優(yōu)選具有平坦的表面，因為在后面在絕緣膜233上形成氧化物半導體膜105。因此，成為絕緣膜233的絕緣膜形成在襯底101及柵電極231上，并該絕緣膜被進行平坦化處理，由此形成表面的凹凸少的絕緣膜233。本實施方式的晶體管230具有夾著氧化物半導體膜105彼此相對的柵電極231及柵電極171。通過對柵電極231和柵電極171施加不同的電位，可以優(yōu)選地控制晶體管230的閾值電壓：該閾值電壓可以使閾值電壓正向漂移。在本實施方式的晶體管230上設置保護膜113。保護膜113是與實施方式1所示的保護膜23同樣的包含超過化學計量組成的氧的氧化絕緣膜。優(yōu)選的是，保護膜113包含比氧化物半導體膜105中的氧缺陷量多的氧量。其結果，氧化物半導體膜105的氧缺陷量降低，因此閾值電壓的負向漂移得到了抑制。另外，可以提供隨時間的變化或光柵極bt壓力測試所導致的閾值電壓變動少的可靠性高的晶體管。實施方式9在本實施方式中，說明降低了在氧化物半導體膜中的氫的濃度的晶體管的制造方法。這種晶體管是實施方式1至8所示的晶體管中的任一種。在此，典型地使用實施方式1及2進行說明；但是，本實施方式可以與其他任何實施方式適當?shù)亟M合。另外，本實施方式所示的工序中的至少一個應該與實施方式1及2中的任一個所示的晶體管的制造工序組合；不需要組合所有工序。在實施方式1的氧化物半導體膜19及實施方式2的氧化物半導體膜105的每一個中，氫濃度低于5×1019atoms/cm3，優(yōu)選為低于5×1018atoms/cm3，更優(yōu)選為低于或等于1×1018atoms/cm3，進一步優(yōu)選為低于或等于5×1017atoms/cm3，再進一步優(yōu)選為低于或等于1×1016atoms/cm3。包含在各氧化物半導體膜19及105中的氫與鍵合到金屬原子的氧起反應而產(chǎn)生水，并且在氧脫離的晶格（或氧脫離的部分）中形成缺陷。另外，氫與氧鍵合導致作為載流子的電子的產(chǎn)生。因此，在形成氧化物半導體膜的工序中通過極力降低包含氫的雜質，可以降低氧化物半導體膜的氫濃度。由此，當盡量去除氫而高度純化的氧化物半導體膜用作溝道區(qū)時，可以減小閾值電壓的負向漂移，并且可以將晶體管的源極與漏極之間的泄漏電流（典型為每溝道寬度的截止態(tài)電流）降低到幾ya/μm至幾za/μm。其結果，可以提高晶體管的電特性。降低氧化物半導體膜19中的氫濃度的一個方法（第一方法）是如下：在形成氧化物半導體膜19之前，通過加熱處理或等離子體處理使襯底11、基底絕緣膜13、柵電極15、柵極絕緣膜17的每一個所包含的氫或水脫離。該方法的結果，可以防止在后面的加熱處理中附著到或包含于襯底11至柵極絕緣膜17的氫或水擴散到氧化物半導體膜19中。該加熱處理以高于或等于100℃且低于襯底的應變點的溫度在惰性氣氛、減壓氣氛或干燥空氣氣氛中進行。此外，在等離子體處理中，使用稀有氣體、氧、氮或氧化氮（例如，氧化亞氮、一氧化二氮或二氧化氮）。另外，在實施方式2至8中，在形成氧化物半導體膜105之前，通過加熱處理或等離子體處理使襯底101及基底絕緣膜103的每一個所包含的氫或水脫離。降低氧化物半導體膜19及105中的氫濃度的其他方法（第二方法）是如下：在使用濺射裝置形成氧化物半導體膜之前，偽襯底搬入濺射裝置，并且在偽襯底上形成氧化物半導體膜，來去除附著在靶材表面或防著板的氫、水等。其結果，可以抑制氫或水等混入到氧化物半導體膜中。降低氧化物半導體膜19及105中的氫濃度的其他方法（第三方法）是如下：當例如通過濺射法形成氧化物半導體膜時，在高于或等于150℃且低于或等于750℃，優(yōu)選為高于或等于150℃且低于或等于450℃，更優(yōu)選為高于或等于200℃且低于或等于350℃的襯底溫度下形成氧化物半導體膜。該方法的結果，可以抑制氫或水等混入到氧化物半導體膜中。在此，以下詳細說明能夠形成氫濃度很少的氧化物半導體膜19及105的濺射裝置。形成氧化物半導體膜的處理室的泄漏率優(yōu)選低于或等于1×10-10pa·m3/秒，由此可以降低使用濺射法時氫或水等混入到膜中。優(yōu)選適當?shù)亟M合如干燥泵等粗真空泵與如濺射離子泵、渦輪分子泵或低溫泵等高真空泵進行濺射裝置的處理室的排氣。渦輪分子泵在大分子的排氣方面具有優(yōu)秀的能力，另一方面，排出氫和水的能力低。此外，與對氫的排氣能力高的濺射離子泵或對水的排氣能力高的低溫泵的組合是有效的。因為吸附于內(nèi)壁上，存在于處理室內(nèi)壁的吸附物不會影響到處理室內(nèi)的壓力，但是該吸附物導致處理室排氣時的氣體釋放。因此，雖然泄漏率和排氣速度之間沒有關聯(lián)，但是重要的是，盡量使存在于處理室內(nèi)的吸附物脫離，并且使用排氣能力高的泵預先進行排氣。另外，也可以焙烤處理室以促進吸附物的脫離。通過該焙烤，吸附物的脫離速度可以提高到10倍左右。該焙烤可以在高于或等于100℃且低于或等于450℃的溫度下進行。此時，當導入惰性氣體的同時去除吸附物時，可以進一步提高僅靠排氣不容易脫離的水等的脫離速率。如上所述，在形成氧化物半導體膜的工序中，利用處理室中的壓力、處理室的泄漏率等盡量抑制雜質的混入，由此可以減小對氧化物半導體膜中的氫或水等的混入。降低氧化物半導體膜19及105中的氫濃度的其他方法（第四方法）是如下：使用去除了包含氫的雜質的高純度氣體作為原料氣體。該方法的結果，可以抑制氫或水等混入到氧化物半導體膜中。降低氧化物半導體膜19及105中的氫濃度的其他方法（第五方法）是如下：在形成氧化物半導體膜之后進行加熱處理。通過該加熱處理，可以進行氧化物半導體膜的脫氫化或脫水化。加熱處理的溫度典型地為高于或等于150℃且低于襯底的應變點，優(yōu)選為高于或等于250℃且低于或等于450℃，更優(yōu)選為高于或等于300℃且低于或等于450℃。該加熱處理在包含氮或如氦、氖、氬、氙、氪等稀有氣體的惰性氣體氣氛中進行?；蛘撸摷訜崽幚硪部梢韵仍诙栊詺怏w氣氛中進行，然后在氧氣氛中進行。優(yōu)選的是，上述惰性氣體氣氛及上述氧氣氛不包含氫、水等。處理時間是3分鐘至24小時。如圖2b及圖6a所示，在形成經(jīng)過元件分離的氧化物半導體膜19及105之后，可以進行用于脫氫化或脫水化的加熱處理。通過上述工序，在用于脫氫化或脫水化的加熱處理中，可以高效地釋放柵極絕緣膜17或基底絕緣膜103所包含的氫或水等。用于脫水化或脫氫化的加熱處理可以進行多次，也可以兼作其他加熱處理。上述降低氧化物半導體膜中的氫濃度的第一至第五方法中的至少一個與實施方式1至8所示的晶體管的任何制造方法組合，由此可以制造將盡可能地降低氫或水而高度純化了的氧化物半導體膜用作其溝道區(qū)域的晶體管。其結果，可以降低閾值電壓的負向漂移，并且可以將晶體管的源極與漏極之間的泄漏電流（典型為每溝道寬度的截止態(tài)電流）降低到幾ya/μm至幾za/μm。因此，可以提高晶體管的電特性。根據(jù)本實施方式的說明，可以制造閾值的負向漂移得到抑制且泄漏電流小的具有優(yōu)異的電特性的晶體管。實施方式10在本實施方式中，參照圖13說明在下部具有包含第一半導體材料的晶體管且在上部具有包含第二半導體材料的晶體管的半導體裝置，在該半導體裝置中，包含第一半導體材料的晶體管包括半導體襯底。圖13示出半導體裝置的截面結構的例子，該半導體裝置包括在下部的包含第一半導體材料的晶體管以及在上部的包含第二半導體材料的晶體管。在此，第一半導體材料和第二半導體材料彼此不同。例如，可以使用氧化物半導體以外的半導體材料作為第一半導體材料，并可以使用氧化物半導體作為第二半導體材料。氧化物半導體以外的半導體材料例如也可以為硅、鍺、硅鍺、碳化硅或砷化鎵等，優(yōu)選為單晶半導體或多晶半導體。使用單晶半導體形成的晶體管容易進行高速工作。另一方面，使用氧化物半導體形成的晶體管可以用于利用每溝道寬度的截止態(tài)電流充分低，即幾ya/μm至幾za/μm左右的電路。據(jù)此，可以使用圖13所示的半導體裝置形成低耗電量的邏輯電路。另外，也可以使用有機半導體材料等作為第一半導體材料。n溝道型晶體管（nmosfet）或p溝道型晶體管（pmosfet）可以用作晶體管704a、704b及704c中的每一個。在此，作為晶體管704a及704b，使用p溝道型晶體管，并且作為晶體管704c，使用n溝道型晶體管。在圖13所示的例子中，一個島中的晶體管704a及704b與其他元件通過淺溝槽隔離(shallowtrenchisolation：sti)702絕緣分離。另一方面，另一個島中的晶體管704c與晶體管704a及704b通過sti702絕緣分離。通過使用sti702可以抑制因locos元件分離法產(chǎn)生的元件分離區(qū)的鳥嘴效應（bird’sbeak），由此可以減小元件分離部的尺寸。另一方面，在不要求晶體管的結構性微小化或微型化的半導體裝置中，不必須需要形成sti702，并可以使用如locos等元件分離方法。圖13中的晶體管704a、704b及704c都包括設置在襯底701中的溝道區(qū)域、以夾著溝道區(qū)域的方式設置的雜質區(qū)域705（也稱為源區(qū)及漏區(qū)）、設置在溝道區(qū)域上的柵極絕緣膜706、以及在柵極絕緣膜706上以重疊于溝道區(qū)域的方式設置的柵電極707及708。柵電極可以具有包含用來提高加工精度的第一材料的柵電極707和包含作為布線以低電阻化為目的的第二材料的柵電極708的疊層結構，但是不局限于此；根據(jù)被要求的條件可以適當?shù)卣{(diào)整材料、疊層數(shù)、形狀等。另外，為了方便起見，在附圖中不示出源電極及漏電極的晶體管也可以稱作晶體管。另外，接觸插頭714a與設置在襯底701中的雜質區(qū)域705連接。在此，接觸插頭714a也用作晶體管704a等的源電極或漏電極。另外，與雜質區(qū)域705不同的雜質區(qū)域設置在雜質區(qū)域705與溝道區(qū)域之間。該雜質區(qū)域根據(jù)被導入的雜質濃度被用作ldd區(qū)域或擴展區(qū)域，該擴展區(qū)域用來控制溝道區(qū)域近旁的電場分布。側壁絕緣膜710隔著絕緣膜709設置在柵電極707及708的側壁上。通過使用絕緣膜709或側壁絕緣膜710，可以形成ldd區(qū)域或擴展區(qū)域。晶體管704a、704b及704c被絕緣膜711覆蓋。絕緣膜711可以用作保護膜，并可以防止雜質從外部侵入到溝道區(qū)域。另外，當通過cvd法使用氮化硅等材料形成絕緣膜711時，在作為溝道區(qū)域使用單晶硅的情況下，可以通過加熱處理進行單晶硅的氫化。當使用具有拉伸應力或壓縮應力的絕緣膜作為絕緣膜711時，可以在溝道區(qū)域的半導體材料中產(chǎn)生應變。通過在采用n溝道型晶體管的情況下對溝道區(qū)域中的硅材料施加拉伸應力，或者在采用p溝道型晶體管的情況下對溝道區(qū)域中的硅材料施加壓縮應力，可以提高晶體管的遷移率。在此，圖13中的晶體管750具有與實施方式6的晶體管170相同的結構。晶體管750的基底絕緣膜具有包括絕緣膜725a和絕緣膜725b的兩層結構，并且柵電極751設置為夾著基底絕緣膜與晶體管750的氧化物半導體膜相對。絕緣膜725a優(yōu)選使用具有阻擋氫、水及氧的效果的絕緣膜形成，由此可以防止氧從氧化物半導體膜擴散到外部，并可以防止氫和水從外部侵入到氧化物半導體膜。具有阻擋氫、水及氧的效果的絕緣膜典型地使用氧化鋁膜而形成。作為絕緣膜725b，可以適當?shù)厥褂脤嵤┓绞?中的基底絕緣膜103。雖然使用實施方式6的晶體管170作為晶體管750的說明，但是可以適當?shù)厥褂脤嵤┓绞?至9中的晶體管。包含第二半導體材料的晶體管750根據(jù)所需要的電路結構電連接到下層的包含第一半導體材料的晶體管，諸如晶體管704a。圖13示出晶體管750的源極或漏極與晶體管704a的源極或漏極電連接的結構例子。包含第二半導體材料的晶體管750的源極和漏極中的一個通過貫通晶體管750的柵極絕緣膜726、絕緣膜727、728及729的接觸插頭730b連接到形成在晶體管750的上方的布線734a。作為柵極絕緣膜726及絕緣膜727，可以適當?shù)厥褂脤嵤┓绞?至9所示的結構和材料。布線734a埋入在絕緣膜731中。作為布線734a，優(yōu)選使用如銅或鋁等低電阻導電材料。通過使用低電阻導電材料，可以降低通過布線734a而傳播的信號的rc延遲。當使用銅作為布線734a時，形成阻擋膜733以防止銅擴散到溝道區(qū)域。阻擋膜例如可以使用氮化鉭膜、氮化鉭與鉭的疊層膜、氮化鈦膜、氮化鈦與鈦的疊層膜等來形成，但是，只要確保布線材料的擴散防止功能以及與布線材料或基底膜等的密著性，就不局限于上述材料的膜。阻擋膜733也可以作為與布線734a隔離的層而形成，或者也可以以通過加熱處理使布線材料所包含的阻擋膜材料析出在設置于絕緣膜731中的開口的內(nèi)壁的方式形成阻擋膜733。作為絕緣膜731，可以使用絕緣體，諸如氧化硅、氧氮化硅、氮氧化硅、硼磷硅玻璃（borophosphosilicateglass；bpsg）、磷硅玻璃（phosphorussilicateglass；psg）、添加有碳的氧化硅（sioc）、添加有氟的氧化硅（siof）、由si(oc2h5)4形成的氧化硅的四乙氧基硅烷（tetraethylorthosilicate：teos）、氫硅倍半環(huán)氧乙烷(hydrogensilsesquioxane：hsq)、甲基硅倍半環(huán)氧乙烷(methylsilsesquioxane：msq)、有機硅酸鹽玻璃(organosilicateglass：osg)、有機聚合物類材料。尤其是，當進行半導體裝置的微型化時，布線之間的寄生電容變?yōu)槊黠@而信號延遲增大。因此，氧化硅的相對介電常數(shù)（k=4.0至4.5）很高，并且優(yōu)選使用k=3.0或更小的材料。另外，由于在布線埋入在該絕緣膜中之后進行cmp處理，所以該絕緣膜被要求具有機械強度。只要能夠確保該機械強度，該絕緣膜就可以形成有多孔（porous）以具有低介電常數(shù)。絕緣膜731通過濺射法、cvd法、包括旋涂法（也稱為旋涂玻璃（spinonglass：sog）等的涂敷法等形成。絕緣膜732也可以設置在絕緣膜731上。絕緣膜732在布線材料埋入在絕緣膜731中之后通過cmp等進行平坦化處理時用作蝕刻停止膜。在布線734a上，設置有阻擋膜735，并且在阻擋膜735上，設置有保護膜740。阻擋膜735用來防止如銅等布線材料的擴散。該阻擋膜735不局限于只設置在布線734a的表面上，而也可以設置在絕緣膜731及732上。阻擋膜735可以使用如氮化硅、sic或sibon等絕緣材料形成。但是，當阻擋膜735的厚度厚時，布線之間的電容增加；因此優(yōu)選選擇具有阻擋性及低介電常數(shù)的材料。布線734a通過接觸插頭730a連接到設置在阻擋膜724的下方的布線723。接觸插頭730a貫通阻擋膜724、絕緣膜725a及725b、柵極絕緣膜726、絕緣膜727、728及729電連接到布線723，這是與接觸插頭730b不同之處。因此，接觸插頭730a的高度比接觸插頭730b的高度高。在接觸插頭730a的直徑與接觸插頭730b的直徑相同的情況下，接觸插頭730a的縱橫比大于接觸插頭730b的縱橫比。接觸插頭730a的直徑也可以與接觸插頭730b的直徑不同。接觸插頭730a被示出為使用一個材料形成的連續(xù)的插頭；但是，也可以另行形成貫通阻擋膜724、絕緣膜725a及725b的接觸插頭和貫通柵極絕緣膜726、絕緣膜727、728及729的接觸插頭。與布線734a和布線734b同樣地，布線723被阻擋膜722和阻擋膜724覆蓋并埋入在絕緣膜720中。如圖13所示，布線723包括上部的布線部分和下部的通孔(viahole)部分。下部的通孔部分與下層的布線718連接。具有該結構的布線723可以通過所謂的雙鑲嵌法等形成。上層與下層的布線也可以使用接觸插頭來連接，而代替雙鑲嵌法。當進行如cmp等平坦化處理時用作蝕刻停止膜的絕緣膜721也可以設置在絕緣膜720上。與布線723電連接的布線718也可以形成為具有與上述晶體管750的上方的布線層相同的結構。將如硅等第一半導體材料用于溝道區(qū)域的晶體管704a通過貫通絕緣膜711、絕緣膜712、絕緣膜713的接觸插頭714a連接到布線718。將如硅等第一半導體材料用于溝道區(qū)域的晶體管704c的柵電極通過貫通絕緣膜711、絕緣膜712、絕緣膜713的接觸插頭714b連接到布線718。布線718被阻擋膜717及719覆蓋并埋入在絕緣膜715中，這是與上述布線734a及734b同樣的方法。在絕緣膜715上，也可以設置當進行如cmp等平坦化處理時用作蝕刻停止膜的絕緣膜716。如上所述，通過多個接觸插頭及多個布線，包含第一半導體材料且設置在半導體裝置的下部的晶體管704a電連接到包含第二半導體材料且設置在半導體裝置的上部的晶體管750。通過使用上述半導體裝置的結構，該結構中包含第一半導體材料且能夠進行高速工作的晶體管組合于第包含二半導體材料且截止態(tài)電流極小的晶體管，可以制造包括能夠以低耗電量進行高速工作的邏輯電路的半導體裝置。上述半導體裝置不局限于采用上述結構，可以在不脫離本發(fā)明的宗旨的范圍內(nèi)任意改變。例如，在上述說明中，兩個布線層設置在包含第一半導體材料的晶體管與包含第二半導體材料的晶體管之間，但是也可以設置一個布線層或三個或更多個布線層，或者不使用布線，晶體管也可以只通過接觸插頭直接連接。在此情況下，例如也可以使用硅穿孔（throughsiliconvia：tsv）技術。另外，在上述說明中，如銅等材料埋入在絕緣膜中以形成布線，但是例如通過利用光刻工序的圖案化也可以獲得具有阻擋膜、布線材料層及阻擋膜的三層結構的布線。當銅布線形成在包含第一半導體材料的晶體管704a及704b與包含第二半導體材料的晶體管750之間的層中時，特別需要考慮在包含第二半導體材料的晶體管750的制造工序中進行的熱處理的影響。換言之，需要注意使在包含第二半導體材料的晶體管750的制造工序中進行的熱處理的溫度適合布線材料的性質。這是因為，例如在對晶體管750的構成部件進行高溫的熱處理的情況下，當使用銅布線時發(fā)生熱應力，因此導致如應力遷移等問題。實施方式11作為任何上述實施方式所示的半導體裝置的例子，可以舉出中央處理器、微處理器、微型計算機、存儲裝置、圖像傳感器、電光裝置、發(fā)光顯示裝置等。該半導體裝置可以應用于各種電子設備。電子設備的例子如下：顯示裝置、照明裝置、個人計算機、文字處理機、圖像再現(xiàn)裝置、便攜式cd播放器、收音機、磁帶錄音機、頭戴式耳機、音響、鐘表、無繩電話子機、步話機、便攜無線設備、手機、智能手機、電子書閱讀器、車載電話、便攜式游戲機、計算器、便攜式信息終端、電子筆記本、電子翻譯器、聲音輸入器、攝像機、數(shù)字靜態(tài)照相機、電動剃須刀、高頻加熱裝置、電飯煲、洗衣機、吸塵器、熱水器、電扇、電吹風、空調(diào)器、加濕器、除濕器、空調(diào)設備、洗碗機、烘碗機、干衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、dna保存用冰凍器、手電筒、電器工具、煙探測器、醫(yī)療設備、引導燈、信號機、傳送帶、電梯、自動扶梯、工業(yè)機器人、蓄電系統(tǒng)、電動汽車、混合動力汽車、插電式混合動力汽車、履帶式車輛、電動自行車、摩托車、電動輪椅、高爾夫球車、船舶、潛水艇、直升機、飛機、火箭、人造衛(wèi)星、太空探測器、行星探測器、宇宙飛船。在本實施方式中，參照圖14a和14b、圖15、圖16以及圖17對上述實施方式所示的半導體裝置應用于如移動電話、智能手機、電子書閱讀器等移動設備的例子進行說明。在如移動電話、智能手機、電子書閱讀器等移動設備中，使用sram或dram以暫時儲存圖像數(shù)據(jù)。這是因為快閃存儲器應答速度慢而不適于圖像處理。另一方面，當sram或dram用于圖像數(shù)據(jù)的暫時儲存時，有如下特征。在一般的sram中，如圖14a所示，一個存儲單元包括六個晶體管，即，晶體管801至806，這些晶體管利用x譯碼器807和y譯碼器808而驅動。晶體管803和805以及晶體管804和806都用作反相器，該反相器能夠實現(xiàn)高速驅動。然而，sram有單元面積大的缺點，因為一個存儲單元包括六個晶體管。在設計規(guī)則的最小尺寸為f的條件下，sram的存儲單元面積一般為100f2至150f2。因此，sram的每比特的單價是各種存儲裝置中最高的。另一方面，如圖14b所示，在dram中的存儲單元包括晶體管811和存儲電容器812，并且利用x譯碼器813和y譯碼器814而驅動。一個單元包括一個晶體管和一個電容器，其面積小。dram的存儲單元面積一般為小于或等于10f2。注意，在dram中，需要一直進行刷新工作，即使在不進行改寫工作的情況下也消耗電力。相對于此，通過使用上述實施方式所說明的截止態(tài)電流低的晶體管作為晶體管811，可以長時間地保持存儲電容器812中的電荷，由此不需要進行頻繁的刷新工作。因此，能夠縮小存儲單元面積，且能夠降低耗電量。接下來，在圖15中示出移動設備的方框圖。圖15所示的移動設備具有rf電路901、模擬基帶電路902、數(shù)字基帶電路903、電池904、電源電路905、應用處理機906、快閃存儲器910、顯示器控制器911、存儲電路912、顯示器913、觸控感應器919、聲頻電路917以及鍵盤918等。顯示器913具有顯示部914、源極驅動器915以及柵極驅動器916。應用處理機906具有中央處理器（cpu）907、dsp（digitalsignalprocessor：數(shù)位信號處理器）908以及接口（if）909。一般來說，存儲電路912包括sram或dram；通過采用上述實施方式所說明的半導體裝置作為存儲電路912，能夠以高速進行信息的寫入和讀出，能夠長期保持數(shù)據(jù)，并能夠充分降低耗電量。另外，通過采用上述實施方式所說明的半導體裝置作為cpu907所包括的用于存儲數(shù)據(jù)或指令的主存儲器、以及能夠高速數(shù)據(jù)寫入和讀取的如寄存器或高速緩沖存儲器（cache）等緩沖存儲裝置，可以充分地降低cpu的耗電量。圖16示出將上述實施方式所說明的半導體裝置用于顯示器的存儲電路950中的例子。圖16所示的存儲電路950具有存儲器952、存儲器953、開關954、開關955以及存儲器控制器951。另外，存儲電路連接于顯示器控制器956，該顯示器控制器956讀出及控制通過信號線輸入的圖像數(shù)據(jù)（輸入圖像數(shù)據(jù)）和儲存在存儲器952及953中的數(shù)據(jù)（存儲圖像數(shù)據(jù)），并且該存儲電路還連接于顯示器957，該顯示器957根據(jù)從顯示器控制器956輸入的信號顯示圖像。首先，通過應用處理機（未圖示）形成圖像數(shù)據(jù)（輸入圖像數(shù)據(jù)a）。該輸入圖像數(shù)據(jù)a通過開關954被儲存在存儲器952中。儲存在存儲器952中的圖像數(shù)據(jù)（存儲圖像數(shù)據(jù)a）通過開關955及顯示器控制器956發(fā)送到且顯示在顯示器957。在輸入圖像數(shù)據(jù)a沒有變化時,存儲圖像數(shù)據(jù)a一般以30hz至60hz的周期從存儲器952通過開關955由顯示器控制器956讀出。接著，例如，當使用者改寫顯示在畫面上的數(shù)據(jù)時(即，當輸入圖像數(shù)據(jù)a有變化時),應用處理機形成新的圖像數(shù)據(jù)(輸入圖像數(shù)據(jù)b)。該輸入圖像數(shù)據(jù)b通過開關954被儲存在存儲器953中。即使在該期間中存儲圖像數(shù)據(jù)a也繼續(xù)定期性地通過開關955從存儲器952被讀出。在存儲器953中儲存完新的圖像數(shù)據(jù)（存儲圖像數(shù)據(jù)b）之后，從顯示器957的下一個幀開始讀出存儲圖像數(shù)據(jù)b，該存儲圖像數(shù)據(jù)b通過開關955及顯示器控制器956發(fā)送到且顯示在顯示器957。該讀出工作一直持續(xù)直到下一個新的圖像數(shù)據(jù)儲存到存儲器952中。如上所述，通過由存儲器952及存儲器953交替進行圖像數(shù)據(jù)的寫入和讀出，來在顯示器957上顯示圖像。另外,存儲器952及存儲器953不局限于彼此分開的存儲器，也可以將一個存儲器分割而使用。通過將上述實施方式所說明的半導體裝置用于存儲器952及存儲器953，能夠以高速進行信息的寫入和讀出，能夠長期保持數(shù)據(jù)，能夠充分降低耗電量。接著，在圖17中示出電子書閱讀器的方框圖。圖17的電子書閱讀器具有電池1001、電源電路1002、微處理器1003、快閃存儲器1004、聲頻電路1005、鍵盤1006、存儲電路1007、觸摸屏1008、顯示器1009、顯示器控制器1010。在此，可以將上述實施方式所說明的半導體裝置用于圖17的存儲電路1007。存儲電路1007具有暫時保持書籍內(nèi)容的功能。例如，有使用者使用高亮功能的情況。使用者在看電子書閱讀器時，有時需要對某個部分做標記。該標記功能稱為高亮功能，使用者例如通過改變顯示顏色、劃下劃線、將文字改為粗體字、改變文字的字體，來使該部分與其他部分不一樣。就是說，有將使用者所指定的部分的信息儲存而保持的功能。為了長期間保持信息，也可以將該信息拷貝到快閃存儲器1004。即使在此情況下，通過采用上述實施方式所說明的半導體裝置，也能夠以高速進行信息的寫入和讀出，能夠長期保持存儲數(shù)據(jù)，并能夠充分降低耗電量。如上所述，上述實施方式的半導體裝置安裝在本實施方式所示的移動設備。因此，能夠實現(xiàn)以高速進行信息的讀出和寫入、長期保持數(shù)據(jù)且充分降低耗電量的移動設備。本實施方式所示的結構及方法等可以與其他任何實施方式所記載的結構及方法等適當?shù)亟M合。實施例1在本實施例中，對通過實施方式1所示的保護膜23的制造方法形成的氧氮化硅膜的特性進行說明。具體而言，將對通過上述方法形成的氧氮化硅膜所包含的氧量進行熱脫附譜分析（tds）的結果用于說明。首先，說明所制造的樣品。各樣品具有采用實施方式1所示的保護膜23的條件在硅片上形成400nm厚的氧氮化硅膜的結構。形成氧氮化硅膜的條件如下：在等離子體cvd裝置的處理室內(nèi)設置硅片；向處理室內(nèi)分別以160sccm及4000sccm供應原料氣體的硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；使用27.12mhz的高頻電源供應1500w的功率。另外，形成氧氮化硅膜時的襯底溫度為220℃。另外，在本實施例中使用的等離子體cvd裝置是電極面積為6000cm2的平行平板型等離子體cvd裝置，并且換算為每單位面積的功率（功率密度）的所供應的功率為0.25w/cm2。通過上述方法制造的樣品為樣品a1。另外，作為比較例，制造使用用于制造樣品a1的等離子體cvd裝置在硅片上形成氧氮化硅膜的樣品a2。該樣品a2的氧氮化硅膜通過如下方式形成：向處理室內(nèi)分別以30sccm及4000sccm供應硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；使用27.12mhz的高頻電源供應150w的功率。另外，換算為每單位面積的功率（功率密度）的為了形成樣品a2的氧氮化硅膜所供應的功率為0.025w/cm2。接著，對樣品a1及樣品a2進行tds分析。圖18示出tds分析的結果。在圖18中，橫軸表示樣品a1及樣品a2的襯底溫度，縱軸表示tds光譜的峰值強度。在tds分析中，在襯底溫度為高于或等于300℃且低于或等于400℃的區(qū)域中所觀察到的峰值是來源于包含在被分析的樣品（在此，樣品a1和樣品a2）中的氧（詳細地，氧原子或氧分子）脫離到外部的峰值。另外，脫離到外部的氧的總量相當于該譜圖的積分值。在氧氮化硅膜包含超過化學計量組成的氧的情況下，可以認為，過剩的氧容易脫離到外部。因此，通過使用該峰值強度的水平，可以評價包含在氧氮化硅膜中的氧量。如圖18所示，樣品a1的峰值高于樣品a2的峰值。在此，該峰值來源于脫離到外部的氧。因此，確認到包含在樣品a1的氧氮化硅膜中的氧量多于包含在樣品a2的氧氮化硅膜中的氧量。接著，說明為了通過用于形成實施方式1所示的保護膜23的方法形成絕緣膜而供應的功率的影響。以下說明所制造的樣品。各樣品具有與樣品a1相同的結構，但是為了形成氧氮化硅膜作為絕緣膜而供應的功率為1000w（0.17w/cm2）或2000w（0.33w/cm2）。另外，用來形成氧氮化硅膜的其他條件與樣品a1相同。在此，供應1000w（0.17w/cm2）的功率而得到的樣品是樣品a3，供應2000w（0.33w/cm2）的功率而得到的樣品是樣品a4。對樣品a3及樣品a4進行tds分析。通過tds分析來被評價的氧量在上文中已說明。圖19a示出通過tds分析評價的包含在樣品a1、樣品a3、樣品a4及樣品a2中的氧量。根據(jù)圖19a確認到，為了形成氧氮化硅膜而供應的功率越大，包含在樣品中的氧量越多。接著，說明為了通過用于形成實施方式1所示的保護膜23的方法形成絕緣膜而調(diào)整的壓力的影響。以下說明所制造的樣品。各樣品具有與樣品a1相同的結構，但是為了形成氧氮化硅膜而調(diào)整的壓力為120pa或250pa。另外，用來形成氧氮化硅膜的其他條件與樣品a1相同。在此，在調(diào)整為120pa的壓力下得到的樣品為樣品a5，在調(diào)整為250pa的壓力下得到的樣品為樣品a6。對樣品a5及樣品a6進行tds分析。通過tds分析來被評價的氧量在上文中已說明。圖19b示出通過tds分析評價的包含在樣品a1、樣品a5、樣品a6中的氧量。根據(jù)圖19b確認到，當為了形成氧氮化硅膜而調(diào)整的壓力提高時，包含在樣品中的氧量增加。如上所述，確認到通過使用用于形成氧氮化硅膜的實施方式1所示的保護膜23的形成方法，該氧氮化硅膜可以包含超過化學計量組成的氧。該氧氮化硅膜所包含的氧的一部分通過加熱而脫離。由此，當該氧氮化硅膜被用作晶體管的保護膜時，該脫離的氧可以擴散到晶體管的氧化物半導體膜中。其結果，該晶體管可以具有優(yōu)異的電特性。實施例2在本實施例中，將說明具有與實施例1不同的結構的樣品的tds分析的結果。進行該tds分析以評價通過實施方式1所示的保護膜23的制造方法來形成的氧氮化硅膜的特性。在本實施例中制造的樣品都具有50nm厚的氮化硅膜形成在硅片上并且200nm厚的氧氮化硅膜形成在該氮化硅膜上的疊層結構。該氮化硅膜的形成方式如下：在等離子體cvd裝置的處理室內(nèi)設置硅片；向處理室內(nèi)分別以50sccm及5000sccm供應硅烷及氮；將處理室內(nèi)的壓力調(diào)整為60pa；使用27.12mhz的高頻電源供應150w的功率。另外，形成氮化硅膜時的襯底溫度為350℃。另外，在本實施例中使用的等離子體cvd裝置與實施例1相同，并且換算為功率密度的所供應的功率為0.25w/cm2。然后，以如下方式在氮化硅膜上形成氧氮化硅膜：向處理室內(nèi)分別以160sccm及4000sccm供應硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；使用27.12mhz的高頻電源供應1500w（0.25w/cm2）的功率。另外，形成該氧氮化硅膜時的襯底溫度為220℃。通過如此方式形成的樣品稱為樣品b1。另外，形成以與上述不同的條件在上述氮化硅膜上形成氧氮化硅膜的樣品b2。在樣品b中的氧氮化硅的形成條件如下：向處理室內(nèi)分別以100sccm及3000sccm供應硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為40pa；使用27.12mhz的高頻電源供應1500w（0.25w/cm2）的功率。另外，形成該氧氮化硅膜時的襯底溫度為350℃。接著，對樣品b1及樣品b2進行tds分析。圖20a和20b示出tds分析的結果。本實施例中的tds分析以與實施例1相同的方式進行。在圖20a和20b中，橫軸表示樣品b1及樣品b2的襯底溫度，縱軸表示tds譜圖的峰值強度。圖20a示出顯示從樣品b1及樣品b2脫離到外部的氧量的譜圖。圖20b示出顯示從樣品b1及樣品b2脫離到外部的水量的譜圖。如實施例1，通過使用圖20a和圖20b的峰值強度的水平，能夠評價包含在樣品b1及樣品b2的氧氮化硅膜中的氧量及水量。根據(jù)圖20a，樣品b1的峰值高于樣品b2的峰值。在此，該峰值來源于脫離到外部的氧。因此，確認到包含在樣品b1的氧氮化硅膜中的氧量多于包含在樣品b2的氧氮化硅膜中的氧量。從上述結果，可以確認到通過使用實施方式1所示的保護膜23的制造方法（襯底溫度高于或等于180℃且低于或等于250℃）來形成氧氮化硅膜，該氧氮化硅膜可以包含超過化學計量組成的氧。根據(jù)圖20b，樣品b1的峰值高于樣品b2的峰值。在此，該峰值來源于脫離到外部的水。另外，在襯底溫度為100℃的附近的峰值來源于吸著水的脫離。該結果表示，樣品b1是比樣品b2粗的膜，由此容易吸著水。換言之，包含在樣品b1的氧氮化硅膜中的水量多于包含在樣品b2的氧氮化硅膜中的水量，這可推測因為如下緣故，形成樣品b1的氧氮化硅膜時的硅烷的流量大于形成樣品b2的氧氮化硅膜時的硅烷的流量，并且樣品b1的襯底溫度低于樣品b2的襯底溫度。實施例3在本實施例中，將說明當在氧化物半導體膜上形成氧氮化硅膜時的在氧化物半導體膜中產(chǎn)生的缺陷量。具體而言，使用對在氧化物半導體膜上形成有氧氮化硅膜的樣品進行esr測定及恒定光電流法(constantphotocurrentmethod：cpm)測定的結果進行說明。首先，說明esr測定結果。下文中說明所制造的樣品。所制造的樣品都具有100nm厚的氧化物半導體膜形成在石英襯底上并且400nm厚的氧氮化硅膜形成在該氧化物半導體膜上的疊層結構。在石英襯底上形成caac-os膜的igzo膜。該igzo膜以使用in:ga:zn=1:1:1（原子數(shù)比）的濺射靶材的方式形成，作為濺射氣體將各流量比為50sccm的ar和氧供應給濺射裝置的處理室內(nèi)，將處理室內(nèi)的壓力調(diào)整為0.6pa并且以5kw的直流功率進行成膜。另外，以170℃的襯底溫度形成igzo膜。在形成該igzo膜之后，在氮氣氛下進行第一加熱處理，然后，在包含氮及氧的氣氛下進行第二加熱處理。將第一加熱處理的溫度及第二加熱處理的溫度都為350℃，并且第一加熱處理的時間及進行第二加熱處理的時間都為1小時。接著，以如下方式形成氧氮化硅膜：將形成有igzo膜的石英襯底設置在等離子體cvd裝置的處理室內(nèi)；向處理室分別以160sccm及4000sccm供應原料氣體的硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為120pa；使用27.12mhz的高頻電源供應功率。另外，該等離子體cvd裝置是指具有6000cm2的平行平板的等離子體cvd裝置。所供應的功率（功率密度）有三種條件。使用1000w（0.17w/cm2）的功率形成的樣品是樣品c1，使用1500w（0.25w/cm2）的功率形成的樣品是樣品c2，使用2000w（0.33w/cm2）的功率形成的樣品是樣品c3。然后，對樣品c1至樣品c3進行esr測定。esr測定的條件如下。測定溫度為室溫（25℃），9.2ghz的高頻功率（微波功率）為20mw，磁場的方向平行于各樣品中的氧氮化硅膜的表面。因igzo膜中的氧缺陷的在g=1.93處的信號的每單位面積的自旋數(shù)的檢測下限為1.0×1012spins/cm2。圖21示出esr測定的結果。圖21示出形成氧氮化硅膜時供應的功率與氧化物半導體膜中的在g=1.93處的信號的每單位面積的自旋數(shù)之間的關系。每單位面積的自旋數(shù)越小，在氧化物半導體膜中的氧缺陷少。根據(jù)圖21，樣品c2及樣品c3的每單位面積的自旋數(shù)少于樣品c1的每單位面積的自旋數(shù)。因此，通過使用實施方式1所示的保護膜23的制造方法在氧化物半導體膜上形成氧氮化硅膜，可以進一步減少因該氧氮化硅膜的形成而產(chǎn)生的氧化物半導體膜中的氧缺陷。另外，制造樣品。在各樣品中，以用來形成氧氮化硅膜的功率保持為1500w（0.25w/cm2）并且硅烷的流量為120sccm或200sccm的方式形成氧氮化硅膜。使用流量為120sccm的硅烷而形成的樣品是樣品c4，使用200sccm的流量的硅烷而形成的樣品是樣品c5。在與上述條件相同的條件下對樣品c2、樣品c4及樣品c5進行esr測定。圖22示出其結果。圖22示出為了形成氧氮化硅膜而供應的硅烷的流量與氧化物半導體膜中的在g=1.93處的信號的每單位面積的自旋數(shù)之間的關系。根據(jù)圖22，在形成氧氮化硅膜時的硅烷的流量越增加，每單位面積的自旋數(shù)有減少的趨勢。因此，通過以高硅烷流量在氧化物半導體膜上形成氧氮化硅膜，可以進一步減少因該氧氮化硅膜的形成而產(chǎn)生的氧化物半導體膜中的氧缺陷。接著，以300℃對樣品c2、樣品c4及樣品c5進行加熱處理，然后進行esr測定。從測定結果，可確認到樣品c2、樣品c4及樣品c5中的起因于igzo膜的氧缺陷的在g=1.93處的信號的每單位面積的自旋數(shù)小于或等于檢測下限（1.0×1012spins/cm2）。據(jù)此，可知當在使用實施方式1所示的保護膜23的制造方法在氧化物半導體膜上形成氧氮化硅膜之后進行加熱處理時，可以降低氧化物半導體膜中的氧缺陷。接著，將說明cpm的測定結果。以下說明所制造的樣品。首先，在玻璃襯底的襯底上形成氧化物半導體膜。作為氧化物半導體膜，通過濺射法形成caac-os膜的igzo膜，通過光刻工序在該igzo膜上形成掩模，并且使用該掩模蝕刻該igzo膜的一部分。然后，對被進行蝕刻的igzo膜進行加熱處理，由此形成氧化物半導體膜。另外，在本實施例中，形成100nm厚的igzo膜。以如下方式形成igzo膜，使用in:ga:zn=1:1:1（原子數(shù)比）的濺射靶材，以50sccm的流量將ar和氧作為濺射氣體供應給濺射裝置的處理室內(nèi)，將處理室內(nèi)的壓力調(diào)整為0.7pa在5kw的直流功率下進行成膜。另外，在170℃的襯底溫度下形成igzo膜。對被進行蝕刻的igzo膜進行的加熱處理包括在氮氣氛下進行的第一加熱處理和在第一加熱處理之后在氮及氧的氣氛下進行的第二加熱處理。第一加熱處理的溫度及第二加熱處理的溫度都是450℃，并且第一加熱處理的時間及第二加熱處理的時間都是1小時。接著，形成與氧化物半導體膜接觸的一對電極。在氧化物半導體膜上形成導電膜，通過光刻工序在該導電膜上形成掩模，用該掩模蝕刻該導電膜的一部分，從而形成一對電極。另外，該導電膜具有在100nm厚的鈦膜上形成有400nm厚的鋁膜，并且在該鋁膜上形成有100nm厚的鈦膜。接著，進行加熱處理。以300℃在包含氧及氮的氣氛下進行1小時的加熱處理。然后，在氧化物半導體膜及一對電極上形成絕緣膜。作為該絕緣膜，通過實施方式1所示的用于形成保護膜23的方法形成氧氮化硅膜。具體而言，以如下方式形成400nm厚的氧氮化硅膜：向等離子體cvd裝置的處理室分別以160sccm及4000sccm供應硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；使用27.12mhz的高頻電源供應1500w（0.25w/cm2）的功率。另外，形成絕緣膜的襯底為220℃。在形成絕緣膜之后，對通過到此為止的工序獲得的結構進行加熱處理。該加熱處理以300℃在氧及氮的氣氛下進行1小時。通過上述工序獲得的樣品為樣品c6。在此，說明比較例的樣品的制造工序。比較例的樣品（以下，稱為樣品c7）是晶體管，在該晶體管中通過如下方式形成絕緣膜，但其他工序與樣品c6相同。作為樣品c7的絕緣膜，在如下條件下形成400nm厚的氧氮化硅膜：向等離子體cvd裝置的處理室內(nèi)分別以30sccm及4000sccm供應硅烷及一氧化二氮，將處理室內(nèi)的壓力控制為200pa；使用27.12mhz的高頻電源供應150w（0.025w/cm2）的功率。另外，形成絕緣膜時的襯底溫度為220℃。接著，對樣品c6及樣品c7進行cpm測定。cpm測定以如下方式進行：在對包括在樣品中的一對電極之間施加電壓的狀態(tài)下調(diào)整照射到樣品面的光量以使光電流值固定，并且從照射光量算出吸光系數(shù)。在cpm測定中，當樣品有缺陷時，對應于存在缺陷的能級的能量（從波長算出）的吸光系數(shù)增加。用常數(shù)乘以該吸光系數(shù)的增加值，由此能夠評價樣品的缺陷密度。圖23所示的吸收系數(shù)是從通過樣品c6及樣品c7的cpm測定獲得的吸收系數(shù)去除起因于帶尾（bandtail）的吸收系數(shù)而得到的。即，圖23示出起因于缺陷的吸收系數(shù)。在圖23中，橫軸表示吸收系數(shù)，縱軸示出光子能。另外，在圖23的縱軸中，氧化物半導體膜的傳導帶的下端設定為0ev，并且價電子帶的上端設定為3.15ev。圖23中的各曲線表示吸收系數(shù)與光子能之間的關系，其相當于缺陷能級。以實線表示的曲線相當于樣品c6的缺陷能級，而以虛線表示的曲線相當于樣品c7的缺陷能級。起因于樣品c6中的缺陷能級的吸收系數(shù)是1.00×10-2/cm，起因于樣品c7中的缺陷能級的吸收系數(shù)是6.52×10-2/cm。根據(jù)圖23，樣品c6的缺陷能級低于樣品c7的缺陷能級。上述結果顯示，當增加用來在氧化物半導體膜上形成氧氮化硅膜的硅烷的流量并增加所供應的功率時，可以進一步減少起因于該氧氮化硅膜的形成而產(chǎn)生的氧化物半導體膜中的氧缺陷。根據(jù)上述說明，通過使用實施方式1所示的保護膜23的制造方法在具有氧化物半導體膜的晶體管上形成氧氮化硅膜作為保護膜，可以提供具有優(yōu)異的電特性的晶體管。實施例4在本實施例中，將說明本發(fā)明的一個方式的半導體裝置的電特性。具體而言，將說明作為本發(fā)明的一個方式的晶體管的電流-電壓特性的測定結果。首先，說明晶體管的制造工序。在本實施例中，參照圖4a至4e說明該工序。首先，使用玻璃襯底作為襯底11，并且在襯底11上形成柵電極15。通過濺射法形成100nm厚的鎢膜。通過光刻工序在該鎢膜上形成掩模，用該掩模蝕刻該鎢膜的一部分，來形成柵電極15。接著，在柵電極15上形成包括絕緣膜31及絕緣膜32的柵極絕緣膜33。作為絕緣膜31，形成50nm厚的氮化硅膜，并且作為絕緣膜32，形成200nm厚的氧氮化硅膜。該氮化硅膜通過如下方式形成：向等離子體cvd裝置的處理室分別以50sccm及5000sccm供應硅烷和氮；將處理室內(nèi)的壓力調(diào)整為60pa；用27.12mhz的高頻電源供應150w的功率。該氧氮化硅膜通過如下方式形成：向等離子體cvd裝置的處理室分別以20sccm及3000sccm供應硅烷和一氧化二氮；將處理室內(nèi)的壓力調(diào)整為40pa；用27.12mhz的高頻電源供應100w的功率。另外，以350℃的襯底溫度形成該氮化硅膜及該氧氮化硅膜的每一個。作為通過到此為止的工序獲得的結構，可以參照圖4a。注意，雖然在圖4a中示出基底絕緣膜13，但是在本實施例中不形成基底絕緣膜13。接著，形成夾著柵極絕緣膜33重疊于柵電極15的氧化物半導體膜19。在此，作為氧化物半導體膜19，通過濺射法形成caac-os膜的igzo膜。該igzo膜通過如下方式形成：使用in:ga:zn=1:1:1（原子數(shù)比）的濺射靶材，作為濺射氣體將氬（50sccm）和氧（50sccm）供應給濺射裝置的處理室內(nèi)，將處理室內(nèi)的壓力調(diào)整為0.6pa，供應5kw的直流功率。另外，以170℃的襯底溫度形成igzo膜。接著，通過光刻工序在該igzo膜上形成掩模，并且用該掩模蝕刻該igzo膜的一部分。然后，對進行了蝕刻的igzo膜進行加熱處理，由此形成氧化物半導體膜19。另外，在本實施例中形成的igzo膜具有35nm的厚度。作為對已被蝕刻的igzo膜進行的加熱處理，在氮氣氛下進行第一加熱處理，在進行第一加熱處理之后在氮及氧的氣氛下進行第二加熱處理。第一加熱處理及第二加熱處理的溫度都是350℃，并且第一加熱處理及第二加熱處理的時間都是1小時。圖4b示出通過到此為止的工序獲得的結構。接著，形成與氧化物半導體膜19接觸的一對電極21。在柵極絕緣膜17及氧化物半導體膜19上形成導電膜。通過光刻工序在該導電膜上形成掩模，用該掩模蝕刻該導電膜的一部分，來形成一對電極21。另外，作為該導電膜，在50nm厚的鎢膜上形成有400nm厚的鋁膜，并且在該鋁膜上形成有100nm厚的鈦膜。然后，去除掩模。作為通過到此為止的工序獲得的結構，可以參照圖4c。另外，在本實施例中，不進行圖4c所示的暴露于在氧氣氛中產(chǎn)生的等離子體的處理。接著，對通過到此為止的工序獲得的結構進行加熱處理。該加熱處理以300℃的溫度在包含氧及氮的氣氛下進行1小時。接著，在柵極絕緣膜17、氧化物半導體膜19及一對電極21上形成絕緣膜34。然后，對絕緣膜34進行氧等離子體處理，來對絕緣膜34添加氧35。在本實施例中，作為絕緣膜34，通過如下方式形成30nm厚的氧氮化硅膜：向等離子體cvd裝置的處理室分別以20sccm及3000sccm供應硅烷和一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa，用27.12mhz的高頻電源供應100w的功率。形成絕緣膜34時的襯底溫度為350℃。另外，氧等離子體在如下條件下產(chǎn)生：以250sccm將氧供應給等離子體處理裝置的處理室，將處理室內(nèi)的壓力調(diào)整為15pa，將偏壓電壓設定為0w，將4500w的功率供應給源電極。絕緣膜34被暴露于該氧等離子體600秒。作為通過到此為止的工序獲得的結構，可以參照圖4d。接著，在添加有氧35的絕緣膜34上形成絕緣膜36。作為絕緣膜36，使用實施方式1所示的保護膜23的制造方法形成氧氮化硅膜。具體而言，通過如下方式形成370nm厚的氧氮化硅膜：向等離子體cvd裝置的處理室分別以160sccm及4000sccm供應硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；使用27.12mhz的高頻電源供應1500w（0.25w/cm2）的功率。形成絕緣膜36時的襯底溫度為220℃。在形成絕緣膜36之后，對通過到此為止的工序獲得的結構進行加熱處理。該加熱處理以350℃的溫度在包含氧及氮的氣氛下進行1小時。通過上述工序，形成本發(fā)明的一個方式的晶體管。注意，通過上述工序制造的晶體管是樣品d1。在此，說明作為比較例的晶體管的形成工序。比較例的晶體管（以下，稱為樣品d2）是通過如下方式形成其絕緣膜36的晶體管，并且其他工序與樣品d1相同。作為樣品d2中的絕緣膜36，通過如下方式形成370nm厚的氧氮化硅膜：向等離子體cvd裝置的處理室內(nèi)分別以30sccm及4000sccm供應硅烷及一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；用27.12mhz的高頻電源供應150w（0.025w/cm2）的功率。形成絕緣膜36時的襯底溫度為350℃。然后，測定樣品d1及樣品d2的電流-電壓特性的初期特性。圖24a和24b示出其結果。圖24a示出樣品d1的電流-電壓特性的初期特性，而圖24b示出樣品d2的電流-電壓特性的初期特性。在圖24a和24b的每一個中，橫軸表示柵電壓（vg），左縱軸表示流過一對電極21之間的漏電流（id），并且右縱軸表示場效應遷移率（μfe）。另外，粗實線表示漏電壓（vd）為10v時的電流-電壓特性的初期特性，粗虛線表示漏電壓為1v時的電流-電壓特性的初期特性，細實線表示漏電壓為10v時的根據(jù)柵電壓的場效應遷移率。另外，該場效應遷移率是由各樣品的在飽和區(qū)域中的工作而得到的。根據(jù)圖24b，樣品d2的閾值電壓向負方向較大地漂移，因此，樣品d2具有常導通（normally-on）特性。另一方面，根據(jù)圖24a，樣品d1的閾值電壓在0v（vg）的附近；據(jù)此，在樣品d2中觀察到的常導通特性得到了解除。另外，在樣品d2的情況下，漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓不同。另一方面，在樣品d1的情況下，漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓大致相同。如上所述，確認到通過實施方式1所示的保護膜23的制造方法形成的樣品d1具有優(yōu)異的電特性。因此，根據(jù)本發(fā)明的一個方式，可以提供具有優(yōu)異的電特性的晶體管。實施例5在本實施例中，將說明本發(fā)明的一個方式的半導體裝置的電特性與本發(fā)明的一個方式的絕緣膜的缺陷密度之間的關系。具體而言，將對本發(fā)明的一個方式的晶體管的電流-電壓特性的初期特性的結果、對利用與該晶體管類似的結構形成的元件的c-v測定而獲得的遲滯量、以及本發(fā)明的一個方式的絕緣膜的氧氮化硅膜的缺陷密度進行說明。首先，說明晶體管的制造工序。在本實施例中，參照圖2a至2d進行說明。首先，使用玻璃襯底作為襯底11，并且在襯底11上形成柵電極15。通過濺射法形成100nm厚的鎢膜，通過光刻工序在該鎢膜上形成掩模，用該掩模蝕刻該鎢膜的一部分，來形成柵電極15。接著，在柵電極15上形成柵極絕緣膜17。作為柵極絕緣膜17，形成包括50nm厚的氮化硅膜和200nm厚的氧氮化硅膜的疊層。該氮化硅膜通過如下方式形成：向等離子體cvd裝置的處理室以50sccm及5000sccm供應硅烷和氮；將處理室內(nèi)的壓力調(diào)整為60pa；用27.12mhz的高頻電源供應150w的功率。作為氧氮化硅膜，通過使用微波而形成的等離子體cvd法形成10nm厚的氧氮化硅膜。另外，該使用微波的等離子體cvd法的條件如下。為了使在微波等離子體cvd裝置的處理室中產(chǎn)生的等離子體穩(wěn)定，首先，分別以10sccm、300sccm及2500sccm將硅烷、一氧化二氮及氬導入該處理室，將處理室內(nèi)的壓力調(diào)節(jié)為20pa，將襯底的溫度保持為325℃，用2.45ghz的微波電源施加5kw的功率。在所產(chǎn)生的等離子體穩(wěn)定之后，將導入該處理室內(nèi)的硅烷、一氧化二氮及氬的流量分別增加為30sccm、1500sccm及2500sccm，由此形成氧氮化硅膜。接著，形成夾著柵極絕緣膜17重疊于柵電極15的氧化物半導體膜19。通過濺射法在柵極絕緣膜17上形成caac-os膜的igzo膜。通過如下方式形成igzo膜，使用in:ga:zn=1:1:1（原子數(shù)比）的濺射靶材，作為濺射氣體將各流量50sccm的ar和50sccm的氧供應到濺射裝置的處理室內(nèi)，將處理室內(nèi)的壓力控制為0.6pa，供應5kw的直流功率。另外，以170℃的襯底溫度形成igzo膜。作為通過到此為止的工序獲得的結構，可以參照圖2a。注意，雖然在圖2a中示出基底絕緣膜13，但是在本實施例中不形成基底絕緣膜13。接著，通過光刻工序在該igzo膜上形成掩模，并且用該掩模蝕刻該igzo膜的一部分。然后，對被蝕刻的igzo膜進行加熱處理，由此形成氧化物半導體膜19。另外，在本實施例中形成35nm厚的igzo膜。對被蝕刻的igzo膜進行的加熱處理包括在氮氣氛下進行的第一加熱處理和在進行第一加熱處理之后在氮及氧的氣氛下進行的第二加熱處理。第一加熱處理及第二加熱處理的溫度都是450℃，并且第一加熱處理及第二加熱處理的時間都是1小時。作為通過到此為止的工序獲得的結構，可以參照圖2b。接著，形成與氧化物半導體膜19接觸的一對電極21。在柵極絕緣膜17及氧化物半導體膜19上形成導電膜，通過光刻工序在該導電膜上形成掩模，用該掩模蝕刻該導電膜的一部分，來形成一對電極21。另外，該導電膜具有在100nm厚的鈦膜上形成有400nm厚的鋁膜，并且在該鋁膜上形成有100nm厚的鈦膜的疊層結構。作為通過到此為止的工序獲得的結構，可以參照圖2c。接著，對通過到此為止的工序獲得的結構進行加熱處理。以300℃在包含氧及氮的氣氛下進行1小時的該加熱處理。接著，在柵極絕緣膜17、氧化物半導體膜19及一對電極21上形成保護膜23。在本實施例中，作為保護膜23，通過如下方式形成370nm厚的氧氮化硅膜：向等離子體cvd裝置的處理室分別以200sccm及3000sccm供應硅烷一氧化二氮；將處理室內(nèi)的壓力調(diào)整為200pa；用27.12mhz的高頻電源供應1500w的功率。形成保護膜23時的襯底溫度為220℃。作為通過到此為止的工序獲得的結構，可以參照圖2d。在形成保護膜23之后，對通過到此為止的工序獲得的結構進行加熱處理。該加熱處理以300℃的溫度在包含氧及氮的氣氛下進行1小時。接著，在保護膜23上形成平坦化膜（未圖示）。在此，用組成物涂布在保護膜23，進行曝光及顯影，由此形成具有一對電極的一部分露出的開口部的平坦化膜。另外，作為平坦化膜，形成1.5μm厚的丙烯酸樹脂。然后，進行加熱處理。該加熱處理以250℃的溫度在包含氮的氣氛下進行1小時。接著，形成與一對電極的一部分連接的導電膜（未圖示）。在此，通過濺射法形成100nm厚的包含氧化硅的ito作為導電膜。然后，進行加熱處理。該加熱處理以250℃的溫度在包含氮的氣氛下進行1小時。通過上述工序，形成晶體管。通過上述工序形成的晶體管是樣品e1。形成其他晶體管。在該晶體管的每一個中，使用其流量與樣品e1不同的硅烷來形成保護膜23。使用160sccm的流量的硅烷而形成其保護膜23的晶體管是樣品e2。使用120sccm的流量的硅烷而形成其保護膜23的晶體管是樣品e3。形成另一晶體管。在該晶體管中，在硅烷的流量及所供應的功率與樣品e1不同的條件下形成保護膜23。使用30sccm的流量的硅烷以及150w的功率而形成其保護膜23的晶體管是樣品e4。另外，在樣品e2至樣品e4的每一個中，形成有圖2a所示的基底絕緣膜13。另外，柵極絕緣膜17被形成為沒有氮化硅膜而具有氧氮化硅膜的單層。然后，測定樣品e1至樣品e4的電流-電壓特性的初期特性。圖25a至25d示出其結果。圖25a示出樣品e1的電流-電壓特性的初期特性，圖25b示出樣品e2的電流-電壓特性的初期特性，圖25c示出樣品e3的電流-電壓特性的初期特性，圖25d示出樣品e4的電流-電壓特性的初期特性。在圖25a至25d的每一個中，橫軸表示柵電壓（vg），左縱軸表示流過一對電極21之間的漏電流（id），并且右縱軸表示場效應遷移率（μfe）。另外，實線表示漏電壓（vd）為1v或10v時的電流-電壓特性的初期特性，虛線表示漏電壓為10v時的對于柵電壓的場效應遷移率。另外，該場效應遷移率是由各樣品的在飽和區(qū)域中的工作而獲得的。作為圖25b及25c所示的電流-電壓特性的初期特性，漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓彼此不同。作為圖25d所示的電流-電壓特性的初期特性，閾值電壓向負方向漂移且產(chǎn)生偏差。另一方面，作為圖25a所示的電流-電壓特性的初期特性，漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓大致相同。此外，閾值電壓在0v附近且不產(chǎn)生偏差。接著，說明在樣品e1至樣品e4的每個條件下形成的保護膜23的膜特性。在本實施例中，形成金屬氧化物半導體（metaloxidesemiconductor：mos）元件，并且進行capacitance-voltage（c-v）測定。圖27a至27d示出其結果。首先，說明用于c-v測定的mos元件的制造工序。在本實施例中，參照圖26說明工序。如圖26所示，在襯底961上形成第一電極963。玻璃襯底用作襯底961。在與樣品e1至樣品e4中形成的柵電極15相同的條件下形成第一電極963。在襯底961及第一電極963上形成絕緣膜965。在與樣品e1至樣品e4中形成的柵極絕緣膜17相同的條件下形成絕緣膜965。在絕緣膜965上形成氧化物半導體膜967。在與樣品e1至樣品e4中形成的氧化物半導體膜19相同的條件下形成氧化物半導體膜967。在氧化物半導體膜967上形成第二電極969。在與樣品e1至樣品e4中形成的一對電極21相同的條件下形成第二電極969。在絕緣膜965、氧化物半導體膜967及第二電極969上形成絕緣膜971。在與樣品e1至樣品e4中形成的保護膜23相同的條件下形成絕緣膜971。通過上述工序，形成用于c-v測定的mos元件。另外，在與樣品e1相同的條件下形成的mos元件是樣品e5，在與樣品e2相同的條件下形成的mos元件是樣品e6，在與樣品e3相同的條件下形成的mos元件是樣品e7，在與樣品e4相同的條件下形成的mos元件是樣品e8。圖27a至27d分別示出樣品e5至樣品e8的c-v測定結果。另外，表1示出各樣品的遲滯量（δvfb）。該遲滯量是當?shù)谝浑姌O963的電壓v從-10v掃描到10v時的平帶電壓vfb1與當?shù)谝浑姌O963的電壓v從10v掃描到-10v時的平帶電壓vfb2之間的差的絕對值。[表1]樣品e1樣品e2樣品e3樣品e4δvfb(v)1.172.866.930.2根據(jù)圖27a至27c及表1，如圖25a至25c所示，隨著遲滯量（δvfb）的增大，漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓之間的差增大。因此，作為晶體管的電流-電壓特性的初期特性，導通態(tài)電流的上升電壓與遲滯量（δvfb）有關。此外，使用esr測定結果說明在樣品e1至樣品e4中形成的保護膜23的缺陷密度。以下說明所制造的樣品。首先，在與樣品e1至樣品e4的保護膜23相同的條件下在石英襯底上形成400nm厚的氧氮化硅膜。然后，在包含氮及氧的氣氛下以300℃進行加熱處理1小時。在與樣品e1的保護膜23相同的條件下形成氧氮化硅膜的樣品是樣品e9，在與樣品e2的保護膜23相同的條件下形成氧氮化硅膜的樣品是樣品e10，在與樣品e3的保護膜23相同的條件下形成氧氮化硅膜的樣品是樣品e11，在與樣品e4的保護膜23相同的條件下形成氧氮化硅膜的樣品是樣品e12。接著，對樣品e9至樣品e12進行esr測定。esr測定在下述條件下進行。測定溫度為室溫（25℃），9.2ghz的高頻功率（微波功率）為20mw，磁場的方向與樣品e9至樣品e12的氧氮化硅膜的各表面平行。起因于氧氮化硅膜中的硅的懸空鍵的在g=2.001處的信號的自旋數(shù)的檢測下限為1.0×1015spins/cm2。圖28a至28d示出esr測定的結果。圖28a至28d分別示出樣品e9至樣品e12中的氧氮化硅膜的一次微分曲線。根據(jù)圖27a至28d，δvfb越小，g值為2.001時的信號強度越小。因此，當絕緣膜971為缺陷少的膜時，可以降低c-v測定的遲滯量，并且可以獲得具有優(yōu)異的電特性的晶體管：漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓大致相同。接著，形成具有與樣品e5至樣品e8相同的結構的mos元件。但是，在該mos元件的每一個中，在與樣品e5至樣品e8不同的條件下形成絕緣膜971。另外，形成具有與樣品e9至樣品e12相同的結構的用于esr測定的樣品。但是，在該樣品的每一個中，在與樣品e9至樣品e12不同的條件下形成氧氮化硅膜。接著，對各mos元件進行c-v測定。另外，對各用于esr測定的樣品進行esr測定。圖29示出在g=2.001處的信號的自旋密度與遲滯量之間的關系。在此，該自旋密度從樣品e5至樣品e8及具有在與樣品e5至樣品e8不同的條件下形成的絕緣膜971的mos元件而獲得。該遲滯量從樣品e9至樣品e12及具有在與樣品e9至樣品e12不同的條件下形成的氧氮化硅膜的用于esr測定的樣品而獲得。根據(jù)圖25a至25d及圖27a至27d，優(yōu)選的遲滯量（δvfb）是2.0v或更低，在此情況下，漏電壓為1v時的導通態(tài)電流的上升電壓與漏電壓為10v時的導通態(tài)電流的上升電壓大致相同。另外，根據(jù)圖29，滿足上述遲滯量的在g=2.001處的信號的自旋密度低于1.5×1018spins/cm3，優(yōu)選低于或等于1.0×1018spins/cm3。據(jù)此，在晶體管上設置通過電子自旋共振法測定的在g=2.001處的信號的自旋密度低于1.5×1018spins/cm3，優(yōu)選低于或等于1.0×1018spins/cm3的氧化絕緣膜作為保護膜，在此情況下，可以制造具有優(yōu)異的電特性的晶體管。符號說明10：晶體管、11：襯底、13：基底絕緣膜、15：柵電極、17：柵極絕緣膜、18：氧化物半導體膜、19：氧化物半導體膜、20：氧化物半導體膜、21：電極、22：氧、23：保護膜、30：晶體管、31：絕緣膜、32：絕緣膜、33：柵極絕緣膜、34：絕緣膜、35：氧、36：絕緣膜、37：保護膜、100：晶體管、101：襯底、103：基底絕緣膜、105：氧化物半導體膜、107：電極、109：柵極絕緣膜、110：開口部、111：柵電極、113：保護膜、115：布線、120：晶體管、121：氧化物半導體膜、123：區(qū)域、125：區(qū)域、127：區(qū)域、130：晶體管、131：氧化物半導體膜、133：區(qū)域、135：區(qū)域、137：區(qū)域、139：電極、140：晶體管、141：側壁絕緣膜、150：晶體管、151：側壁絕緣膜、160：晶體管、161：氧化物半導體膜、163：區(qū)域、165：區(qū)域、167：區(qū)域、169：區(qū)域、170：晶體管、171：柵電極、191：襯底、210：晶體管、211：氧化物半導體膜、213：區(qū)域、215：區(qū)域、217：保護膜、219：布線、220：晶體管、221：側壁絕緣膜、223：柵極絕緣膜、225：電極、230：晶體管、231：柵電極、233：絕緣膜、701：襯底、702：sti、704a：晶體管、704b：晶體管、704c：晶體管、705：雜質區(qū)域、706：柵極絕緣膜、707：柵電極、708：柵電極、709：絕緣膜、710：側壁絕緣膜、711：絕緣膜、712：絕緣膜、713：絕緣膜、714a：接觸插頭、714b：接觸插頭、715：絕緣膜、716：絕緣膜、717：阻擋膜、718：布線、719：阻擋膜、720：絕緣膜、721：絕緣膜、722：阻擋膜、723：布線、724：阻擋膜、725a：絕緣膜、725b：絕緣膜、726：柵極絕緣膜、727：絕緣膜、728：絕緣膜、729：絕緣膜、730a：接觸插頭、730b：接觸插頭、731：絕緣膜、732：絕緣膜、733：阻擋膜、734a：布線、734b：布線、735：阻擋膜、740：保護膜、750：晶體管、751：柵電極、801：晶體管、803：晶體管、804：晶體管、805：晶體管、806：晶體管、807：x譯碼器、808：y譯碼器、811：晶體管、812：存儲電容器、813：x譯碼器、814：y譯碼器、901：rf電路、902：模擬基帶電路、903：數(shù)字基帶電路、904：電池、905：電源電路、906：應用處理機、907：cpu、908：dsp、910：快閃存儲器、911：顯示器控制器、912：存儲電路、913：顯示器、914：顯示部、915：源極驅動器、916：柵極驅動器、917：聲頻電路、918：鍵盤、919：觸控感應器、950：存儲電路、951：存儲器控制器、952：存儲器、953：存儲器、954：開關、955：開關、956：顯示器控制器、957：顯示器、961：襯底、963：電極、965：絕緣膜、967：氧化物半導體膜、969：電極、971：絕緣膜、1001：電池、1002：電源電路、1003：微處理器、1004：快閃存儲器、1005：聲頻電路、1006：鍵盤、1007：存儲電路、1008：觸摸屏、1009：顯示器、1010：顯示器控制器本申請基于2012年4月6日向日本專利局提交的日本專利申請第2012-087432號以及2012年7月12日向日本專利局提交的日本專利申請第2012-156492號，其全部內(nèi)容通過引用納入本文。當前第1頁12