本發(fā)明涉及pn接合硅晶片的制造方法。

背景技術(shù)：

針對(duì)為了制作立式結(jié)構(gòu)的功率器件而使用的pn接合硅晶片，使用例如如專利文獻(xiàn)1所述那樣地通過(guò)化學(xué)蒸鍍法(cvd法)等在支承基板上外延生長(zhǎng)具有與支承基板相反導(dǎo)電型的外延層、從而形成pn接合硅晶片的方法。此時(shí)，為了實(shí)現(xiàn)高耐壓操作，需要沉積百μm以上的外延層。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開(kāi)平9-213946號(hào)公報(bào)。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明要解決的問(wèn)題

然而，根據(jù)本發(fā)明人的研究可知，上述方法中為了形成層厚為百μm以上的外延層而耗費(fèi)較長(zhǎng)時(shí)間，因此產(chǎn)生的問(wèn)題在于，晶片無(wú)法耐受熱應(yīng)力而產(chǎn)生滑移、位錯(cuò)，或者支承基板中的摻雜物擴(kuò)散至外延層。

因此，本發(fā)明人為了規(guī)避上述問(wèn)題而想到在真空常溫下將p型基板與n型基板進(jìn)行貼合從而形成pn接合硅晶片，而不依賴于外延生長(zhǎng)。作為貼合方法，研究了下述方法：對(duì)p型單晶硅基板的單面和n型單晶硅基板的單面進(jìn)行在真空常溫下照射離子束或中性原子束的活化處理，將上述兩者的單面制成活化面后，接著在真空常溫下使上述兩者的活化面接觸，由此將p型單晶硅基板與n型單晶硅基板進(jìn)行貼合，從而得到pn接合硅晶片。然而可知，在上述貼合方法中，由于對(duì)兩基板的單面照射離子束或中性原子束從而將兩基板的單面制成活化面來(lái)進(jìn)行貼合，因此該活化處理會(huì)導(dǎo)致在pn接合硅晶片的貼合界面附近處產(chǎn)生結(jié)晶性出現(xiàn)紊亂的變質(zhì)層，產(chǎn)生因pn接合間發(fā)生漏電流而導(dǎo)致器件特性變差的問(wèn)題。

因此，本發(fā)明鑒于上述課題，目的在于提供不產(chǎn)生滑移和位錯(cuò)、且能夠抑制摻雜物的擴(kuò)散、進(jìn)而能夠抑制pn接合間的漏電流的pn接合硅晶片的制造方法。

用于解決問(wèn)題的方法

本發(fā)明人為了解決上述課題而進(jìn)行了深入研究，結(jié)果得到下述見(jiàn)解：通過(guò)熱處理能夠使因活化處理而產(chǎn)生的變質(zhì)層中的紊亂結(jié)晶性恢復(fù)至n型單晶硅基板和p型單晶硅基板原本所具有的結(jié)晶性，從而完成了本發(fā)明。

本發(fā)明是基于上述見(jiàn)解而完成的，其主要技術(shù)方案如下所示。

(1)pn接合硅晶片的制造方法，其特征在于，具有下述步驟：

第1步驟，對(duì)p型單晶硅基板的單面和n型單晶硅基板的單面進(jìn)行在真空常溫下照射離子束或中性原子束的活化處理，將前述兩者的單面制成活化面后，接著在真空常溫下使前述兩者的活化面接觸，由此使前述p型單晶硅基板與前述n型單晶硅基板一體化，從而得到pn接合硅晶片；以及，

第2步驟，對(duì)前述pn接合硅晶片實(shí)施熱處理，使因前述活化處理而在前述pn接合硅晶片的貼合界面附近處產(chǎn)生的變質(zhì)層重結(jié)晶化。

應(yīng)予說(shuō)明，以下將本發(fā)明中的第1步驟中的貼合方法稱為“真空常溫接合法”。

(2)根據(jù)上述(1)所述的pn接合硅晶片的制造方法，其中，在前述第1步驟之前，具有在前述p型單晶硅基板的單面上形成厚度為50μm以下的n型硅外延層的步驟，所述n型硅外延層具有比前述n型單晶硅基板的摻雜物濃度更高的摻雜物濃度，

前述活化處理中，代替前述p型單晶硅基板的單面，對(duì)前述n型硅外延層的表面進(jìn)行活化處理從而將該表面制成活化面。

(3)根據(jù)上述(1)所述的pn接合硅晶片的制造方法，其中，在前述第1步驟之前，具有在前述n型單晶硅基板的單面上形成厚度為50μm以下的p型硅外延層的步驟，所述p型硅外延層具有比前述p型單晶硅基板的摻雜物濃度更高的摻雜物濃度，

前述活化處理中，代替前述n型單晶硅基板的單面，對(duì)前述p型硅外延層的表面進(jìn)行活化處理從而將該表面制成活化面。

(4)根據(jù)上述(1)~(3)中任一項(xiàng)所述的pn接合硅晶片的制造方法，其中，前述p型單晶硅基板和前述n型單晶硅基板是不含位錯(cuò)簇和cop的硅晶片。

(5)根據(jù)上述(1)~(4)中任一項(xiàng)所述的pn接合硅晶片的制造方法，其中，前述p型單晶硅基板和前述n型單晶硅基板的面取向相同。

(6)根據(jù)上述(1)~(5)中任一項(xiàng)所述的pn接合硅晶片的制造方法，其中，在包含選自n2、ar和h2中的至少一種的氛圍中，在200℃以上且1300℃以下的溫度區(qū)域內(nèi)進(jìn)行30分鐘以上且2小時(shí)以下的前述熱處理。

(7)根據(jù)上述(1)~(6)中任一項(xiàng)所述的pn接合硅晶片的制造方法，其中，前述熱處理為微波退火處理。

(8)根據(jù)上述(1)~(7)中任一項(xiàng)所述的pn接合硅晶片的制造方法，其中，在前述熱處理之后，還具有對(duì)構(gòu)成前述pn接合硅晶片的前述p型單晶硅基板和前述n型單晶硅基板中的至少一者進(jìn)行研削和研磨的步驟。

發(fā)明的效果

根據(jù)本發(fā)明，可以提供不產(chǎn)生滑移和位錯(cuò)、能夠抑制摻雜物的擴(kuò)散、進(jìn)而能夠抑制pn接合間的漏電流的pn接合硅晶片的制造方法。

附圖說(shuō)明

圖1是對(duì)根據(jù)本發(fā)明的第1實(shí)施方式所述的pn接合硅晶片的制造方法進(jìn)行說(shuō)明的示意性截面圖。

圖2是對(duì)根據(jù)本發(fā)明的第2實(shí)施方式所述的pn接合硅晶片的制造方法進(jìn)行說(shuō)明的示意性截面圖。

圖3是本發(fā)明的一個(gè)實(shí)施方式中進(jìn)行真空常溫接合時(shí)使用的裝置的示意性截面圖。

圖4是示出提拉速度相對(duì)于固液界面處的溫度梯度之比與單晶硅錠的縱截面中的缺陷分布的圖。

具體實(shí)施方式

(第1實(shí)施方式)

參照?qǐng)D1來(lái)說(shuō)明本發(fā)明的第1實(shí)施方式。

(第1步驟：通過(guò)真空常溫接合法進(jìn)行的貼合)

首先，對(duì)通過(guò)真空常溫接合法進(jìn)行的貼合方法進(jìn)行說(shuō)明。通過(guò)真空常溫接合法進(jìn)行的p型單晶硅基板與n型單晶硅基板的貼合是在常溫下貼合兩個(gè)基板而不進(jìn)行加熱的方法。本發(fā)明的第1實(shí)施方式中，對(duì)p型單晶硅基板10的單面和n型單晶硅基板20的單面進(jìn)行在真空常溫下照射離子束或中性原子束的活化處理，將上述兩者的單面制成活化面。由此，在上述兩者的活化面上出現(xiàn)硅原本具有的懸空鍵(鍵合位)。因此，接著在真空常溫下使上述兩者的活化面接觸，由此接合力瞬間發(fā)揮作用，以上述活化面作為貼合面而使p型單晶硅基板10與n型單晶硅基板20穩(wěn)固地接合，從而使p型單晶硅基板10與n型單晶硅基板20一體化。由此能夠得到pn接合硅晶片。

作為活化處理的方法，可以舉出：在等離子體氛圍下使離子化的元素向基板表面加速的方法；以及，使由離子束裝置進(jìn)行加速的離子化的元素向基板表面加速的方法。

參照?qǐng)D3來(lái)說(shuō)明實(shí)現(xiàn)該方法的裝置的一個(gè)形態(tài)。真空常溫接合裝置50具有等離子體腔室51、氣體導(dǎo)入口52、真空泵53、脈沖電壓施加裝置54、以及晶片固定臺(tái)55a、55b。

首先，在等離子體腔室51內(nèi)的晶片固定臺(tái)55a、55b上分別載置p型單晶硅基板10和n型單晶硅基板20并固定。接著，通過(guò)真空泵53對(duì)等離子體腔室51內(nèi)進(jìn)行減壓，接著，從氣體導(dǎo)入口52向等離子體腔室51內(nèi)導(dǎo)入原料氣體。接著，通過(guò)脈沖電壓施加裝置54對(duì)晶片固定臺(tái)55a、55b(以及p型單晶硅基板10、n型單晶硅基板20)以脈沖狀施加負(fù)電壓。由此，能夠生成原料氣體的等離子體，并且能夠使生成的等離子體中包含的原料氣體的離子朝向p型單晶硅基板10和n型單晶硅基板20加速?gòu)亩M(jìn)行照射。

所照射的元素優(yōu)選為選自ar、ne、xe、h、he和si中的至少一種。

等離子體腔室51內(nèi)的腔室壓力優(yōu)選為1×10^-5pa以下。這是因?yàn)椋绻粷M足該條件，則向基板表面濺射的元素有可能會(huì)再附著于基板表面而導(dǎo)致懸空鍵的形成率降低。

在此，對(duì)p型單晶硅基板10和n型單晶硅基板20施加的脈沖電壓以對(duì)基板表面照射的照射元素的加速能量達(dá)到100ev以上且5kev以下的方式進(jìn)行設(shè)定。該加速能量低于100ev時(shí)，所照射的元素逐漸沉積至基板表面，無(wú)法在基板表面形成懸空鍵。另一方面，如果該加速能量超過(guò)5kev，則所照射的元素逐漸注入至基板內(nèi)部，無(wú)法在基板表面形成懸空鍵。

脈沖電壓的頻率決定對(duì)p型單晶硅基板10和n型單晶硅基板20照射離子的次數(shù)。脈沖電壓的頻率優(yōu)選為10hz以上且10khz以下。在此，通過(guò)使其為10hz以上，能夠吸收離子照射的偏差，使離子照射量變得穩(wěn)定。此外，通過(guò)使其為10khz以下，使得通過(guò)輝光放電進(jìn)行的等離子體形成變得穩(wěn)定。

脈沖電壓的脈沖寬度決定對(duì)p型單晶硅基板10和n型單晶硅基板20照射離子的時(shí)間。脈沖寬度優(yōu)選為1μ秒以上且10m秒以下。通過(guò)使其為1μ秒以上，能夠穩(wěn)定地對(duì)p型單晶硅基板10和n型單晶硅基板20照射離子。此外，通過(guò)使其為10m秒以下，使得通過(guò)輝光放電進(jìn)行的等離子體形成變得穩(wěn)定。

由于不對(duì)p型單晶硅基板10和n型單晶硅基板20進(jìn)行加熱，因此其溫度達(dá)到常溫(通常為30℃~90℃)。

本發(fā)明中，通過(guò)上述真空常溫接合法，以上述活化面作為貼合面，使p型單晶硅基板10與n型單晶硅基板20一體化，由此能夠得到下述作用效果。真空常溫接合法中，使p型單晶硅基板10與n型單晶硅基板20一體化時(shí)，即貼合p型單晶硅基板10和n型單晶硅基板20時(shí)，不對(duì)兩基板進(jìn)行加熱。因此，抑制了p型單晶硅基板10中的摻雜物擴(kuò)散至n型單晶硅基板20側(cè)、或者n型單晶硅基板20中的摻雜物擴(kuò)散至p型單晶硅基板10側(cè)。此外，不同于如現(xiàn)有技術(shù)那樣在支承基板上耗費(fèi)長(zhǎng)時(shí)間來(lái)生長(zhǎng)外延層從而形成pn接合的方法，本發(fā)明中，由于能夠瞬間使兩基板穩(wěn)固地接合，因此能夠防止滑移和位錯(cuò)的產(chǎn)生。

(第2步驟：通過(guò)熱處理進(jìn)行的重結(jié)晶化)

參照?qǐng)D1，通過(guò)第1步驟中的活化處理，在pn接合硅晶片的貼合界面附近處產(chǎn)生p型單晶硅基板10和n型單晶硅基板20原本所具有的結(jié)晶性發(fā)生紊亂的變質(zhì)層12、14，因此，對(duì)pn接合硅晶片實(shí)施熱處理，使該變質(zhì)層12、14重結(jié)晶化。由此，在pn接合硅晶片的貼合界面附近處產(chǎn)生的變質(zhì)層12、14的結(jié)晶性恢復(fù)至p型單晶硅基板10和n型單晶硅基板20原本所具有的結(jié)晶性，因此pn接合間的漏電流受到抑制。

在此，第1步驟中的活化處理是以下述為目的的處理：對(duì)p型單晶硅基板10的單面和n型單晶硅基板20的單面進(jìn)行在真空常溫下照射100ev以上且5kev以下的低能量離子束或中性原子束的活化處理，從而將上述兩者的單面制成活化面，形成用于使上述兩者的活化面進(jìn)行接合的懸空鍵。因此，其結(jié)果是，所產(chǎn)生的pn接合硅晶片的貼合界面附近的變質(zhì)層12、14是極薄的層，其層厚分別為2nm以下。因此，用于上述重結(jié)晶化的熱處理優(yōu)選在包含選自n2、ar和h2中的至少一種的氛圍中、在200℃以上且1300℃以下的溫度區(qū)域內(nèi)進(jìn)行30分鐘以上且2小時(shí)以下，更優(yōu)選在200℃以上且900℃以下的溫度區(qū)域內(nèi)進(jìn)行30分鐘以上且2小時(shí)以下。此外，更優(yōu)選采用升溫速度和降溫速度快的微波退火處理。微波退火處理中，對(duì)pn接合硅晶片照射被稱為廣義微波的頻率為300mhz以上且3thz以下的電磁波，從而能夠高效地加熱pn接合硅晶片。由此，能夠使因活化處理而產(chǎn)生的變質(zhì)層12、14中的紊亂結(jié)晶性恢復(fù)至原本的結(jié)晶性。該熱處理被稱為“微波退火處理”或“微波加熱處理”，本說(shuō)明書(shū)中稱為“微波退火處理”。應(yīng)予說(shuō)明，使用外部加熱源進(jìn)行加熱的普通熱處理(例如通過(guò)爐進(jìn)行的熱處理)中，升溫和降溫要耗費(fèi)數(shù)十分鐘。因此，在1000℃以上的溫度區(qū)域內(nèi)進(jìn)行1~2小時(shí)的熱處理時(shí)，在升溫和降溫的過(guò)程中基板中的摻雜物有可能會(huì)發(fā)生擴(kuò)散。

本步驟可以使用市售的微波退火裝置來(lái)進(jìn)行。本步驟中，通過(guò)對(duì)pn接合硅晶片進(jìn)行10分鐘以上且1小時(shí)以下的電磁波照射，能夠?qū)n接合硅晶片加熱至50℃以上且1300℃以下的溫度。此外，微波退火處理中，能夠使pn接合硅晶片急速地升溫降溫，升溫降溫速率優(yōu)選為50℃/分鐘以上且200℃/分鐘以下。通過(guò)使其為50℃/分鐘以上，消除了基板中的摻雜物在升溫降溫的過(guò)程中發(fā)生擴(kuò)散的擔(dān)憂。此外，通過(guò)使其為200℃/分鐘以下，能夠抑制在升溫降溫的過(guò)程中對(duì)晶片施加的熱應(yīng)力，從而不會(huì)產(chǎn)生滑移、位錯(cuò)。此外，所照射的電磁波的頻率優(yōu)選為例如300mhz以上且300ghz以下，所照射的電磁波的輸出功率優(yōu)選為例如500w以上且4kw以下。

(pn接合硅晶片的研削和研磨)

在第2步驟之后，還可以具有對(duì)構(gòu)成pn接合硅晶片的p型單晶硅基板10和n型單晶硅基板20中的至少一者進(jìn)行研削和研磨的步驟。由此，能夠得到期望厚度的pn接合硅晶片100。應(yīng)予說(shuō)明，上述研削和研磨的步驟中，可以適合地使用公知或任意的研削和研磨法，具體而言，可以舉出平面研削和鏡面研磨法。

(第2實(shí)施方式)

參照?qǐng)D2來(lái)說(shuō)明本發(fā)明的第2實(shí)施方式。

(n型硅外延層的形成)

本發(fā)明的第2實(shí)施方式中，首先，在p型單晶硅基板10的單面上形成厚度為50μm以下的n型硅外延層18，所述n型硅外延層18具有比n型單晶硅基板20的摻雜物濃度更高的摻雜物濃度。

在此，n型硅外延層的形成可以適合地使用公知或任意的方法，具體而言，可以使用后述的單片式外延生長(zhǎng)裝置。

(第1步驟：通過(guò)真空常溫接合法進(jìn)行的貼合)

接著，對(duì)n型硅外延層18的表面和n型單晶硅基板20的單面進(jìn)行在真空常溫下照射離子束或中性原子束的活化處理，將n型硅外延層18的表面和n型單晶硅基板20的單面制成活化面。由此，在上述兩者的活化面上出現(xiàn)硅原本具有的懸空鍵(鍵合位)。因此，接著在真空常溫下使上述兩者的活化面接觸，由此接合力瞬間發(fā)揮作用，以上述兩者的活化面作為貼合面從而使n型硅外延層18的表面與n型單晶硅基板20的單面穩(wěn)固地接合，其結(jié)果是，使p型單晶硅基板10與n型單晶硅基板20一體化。由此能夠得到pn接合硅晶片。

應(yīng)予說(shuō)明，活化處理的方法可以使用與第1實(shí)施方式中說(shuō)明的方法相同的方法。

(第2步驟：通過(guò)熱處理進(jìn)行的重結(jié)晶化)

參照?qǐng)D2，通過(guò)第1步驟中的活化處理，在pn接合硅晶片的貼合界面附近處產(chǎn)生n型硅外延層18和n型單晶硅基板20原本所具有的結(jié)晶性發(fā)生紊亂的變質(zhì)層14、16，因此，對(duì)pn接合硅晶片實(shí)施熱處理，使該變質(zhì)層14、16重結(jié)晶化。由此，在pn接合硅晶片的貼合界面附近處產(chǎn)生的變質(zhì)層14、16的結(jié)晶性恢復(fù)至n型硅外延層18和n型單晶硅基板20原本所具有的結(jié)晶性，因此pn接合間的漏電流受到抑制。

在此，用于重結(jié)晶化的熱處理可以使用與第1實(shí)施方式中說(shuō)明的熱處理相同的方法。

(pn接合硅晶片的研削和研磨)

在第2步驟之后，還可以具有對(duì)構(gòu)成pn接合硅晶片的p型單晶硅基板10和n型單晶硅基板20中的至少一者進(jìn)行研削和研磨的步驟。由此能夠得到期望厚度的pn接合硅晶片200。應(yīng)予說(shuō)明，上述研削和研磨的步驟中，可以使用與第1實(shí)施方式中說(shuō)明的方法相同的方法。

像這樣，第2實(shí)施方式中，通過(guò)在第1步驟之前預(yù)先在p型單晶硅基板10的單面上形成n型硅外延層18，能夠錯(cuò)開(kāi)pn接合界面與貼合界面。以下，針對(duì)像這樣錯(cuò)開(kāi)pn接合界面和貼合界面、并且還使n型硅外延層18的摻雜物濃度高于n型單晶硅基板20的摻雜物濃度的技術(shù)方面的意義進(jìn)行說(shuō)明。

立式結(jié)構(gòu)的功率器件通過(guò)在制作pn接合硅晶片后、經(jīng)由在pn接合硅晶片上設(shè)置電極等的器件形成步驟來(lái)制作。該器件形成步驟包括在氮?dú)饣蜓鯕夥諊性?00℃以上且1300℃以下的溫度下進(jìn)行10分鐘以上且20小時(shí)以下的熱處理步驟。此外，驅(qū)動(dòng)器件時(shí)，對(duì)構(gòu)成立式結(jié)構(gòu)的功率器件的pn接合硅晶片施加500v以上且1500v以下的高電壓。

在此，在pn接合界面處存在基本上沒(méi)有載流子的被稱為耗盡層的區(qū)域。該耗盡層區(qū)域具有施加電壓時(shí)在器件的縱向上擴(kuò)展的性質(zhì)。此外，在pn接合硅晶片的貼合界面處存在微小缺陷，所述微小缺陷在剛制作pn接合硅晶片之后并不顯現(xiàn)，但會(huì)因上述器件形成步驟中的熱處理而顯現(xiàn)。如果存在這樣的微小缺陷的區(qū)域與耗盡層區(qū)域重疊，則產(chǎn)生反向漏電流，其結(jié)果是，對(duì)二極管的開(kāi)關(guān)特性等器件特性造成影響。

因此，通過(guò)錯(cuò)開(kāi)pn接合界面和貼合界面，能夠抑制存在微小缺陷的區(qū)域與耗盡層區(qū)域的重疊。進(jìn)一步，通過(guò)使n型硅外延層的摻雜物濃度高于n型單晶硅基板的摻雜物濃度，即使在驅(qū)動(dòng)器件時(shí)施加高電壓，也能夠抑制耗盡層區(qū)域在縱向上的擴(kuò)展，因此能夠抑制存在微小缺陷的區(qū)域與耗盡層區(qū)域的重疊。由此能夠抑制反向漏電流，因此使二極管的開(kāi)關(guān)特性等器件特性進(jìn)一步提高。

應(yīng)予說(shuō)明，n型硅外延層18的厚度為50μm以下。如果厚度超過(guò)50μm，則n型硅外延層18的形成會(huì)耗費(fèi)長(zhǎng)時(shí)間，從而產(chǎn)生下述問(wèn)題：晶片無(wú)法耐受熱應(yīng)力從而產(chǎn)生滑移、位錯(cuò)，或者p型單晶硅基板10中的摻雜物擴(kuò)散至n型硅外延層18。此外，n型單晶硅基板20的摻雜物濃度優(yōu)選為8.4×10¹²原子/cm³以上且9.0×10¹⁴原子/cm³以下，n型硅外延層18的摻雜物濃度優(yōu)選為n型單晶硅基板20的摻雜物濃度的10倍以上且1000倍以下。通過(guò)使其為10倍以上，能夠抑制上述耗盡層區(qū)域在縱向上的擴(kuò)展。此外，通過(guò)使其為1000倍以下，能夠抑制對(duì)器件特性造成影響的電場(chǎng)集中。

(第3實(shí)施方式)

接著，對(duì)本發(fā)明的第3實(shí)施方式進(jìn)行說(shuō)明。本實(shí)施方式中，直接使用p型單晶硅基板，并且在n型單晶硅基板的單面上形成具有比p型單晶硅基板的摻雜物濃度更高的摻雜物濃度的p型硅外延層，除此之外，與第2實(shí)施方式相同。

(p型單晶硅基板和n型單晶硅基板)

以下，針對(duì)在本發(fā)明的第1實(shí)施方式~第3實(shí)施方式中能夠使用的p型單晶硅基板10和n型單晶硅基板20進(jìn)行說(shuō)明。

作為p型單晶硅基板10和n型單晶硅基板20，可以使用由硅單晶構(gòu)成的單晶硅晶片。對(duì)于單晶硅晶片，可以使用將通過(guò)czochralski法(cz法)、懸浮區(qū)熔法(fz法)培育的單晶硅錠用線狀鋸等進(jìn)行切割而得到的晶片。在此，將期望厚度的pn接合硅晶片100、200用于立式結(jié)構(gòu)的功率器件時(shí)，如果器件形成區(qū)域的縱向上的任意區(qū)域中存在缺陷，則介由上述缺陷而在pn接合間產(chǎn)生漏電流，從而對(duì)器件特性造成影響。因此，從得到更良好的器件特性的觀點(diǎn)出發(fā)，優(yōu)選p型單晶硅基板10和n型單晶硅基板20為不含位錯(cuò)簇和空穴聚集缺陷(cop：crystaloriginatedparticle，晶體源生顆粒)的硅晶片。以下，參照?qǐng)D4來(lái)說(shuō)明不含位錯(cuò)簇和cop的硅晶片的制造方法。

作為硅晶片的原材料、即單晶硅錠的制造方法，可以舉出cz法作為代表性方法之一。通過(guò)該cz法進(jìn)行的單晶硅錠的制造中，通過(guò)將籽晶浸漬在石英坩堝內(nèi)所供給的硅熔液中，在使石英坩堝和籽晶旋轉(zhuǎn)的同時(shí)提拉籽晶，從而在籽晶的下方培育單晶硅錠。

已知以這樣的方式培育的單晶硅錠中會(huì)產(chǎn)生在器件形成步驟中成為問(wèn)題的各種原生(grown-in)缺陷。其代表性缺陷是因低速提拉條件下的培育而在晶格間隙硅為優(yōu)勢(shì)的區(qū)域(以下也稱為“i區(qū)域”)中產(chǎn)生的位錯(cuò)簇、以及因高速提拉條件下的培育而在空穴為優(yōu)勢(shì)的區(qū)域(以下也稱為“v區(qū)域”)中產(chǎn)生的cop。此外，在i區(qū)域與v區(qū)域的邊界附近處存在被稱為氧化感生堆垛層錯(cuò)(osf：oxidationinducedstackingfault)的分布成環(huán)狀的缺陷。

已知所培育的單晶硅錠中的這些缺陷的分布取決于兩個(gè)要因、即晶體的提拉速度v和固液界面的溫度梯度g。圖4是示出提拉速度v相對(duì)于固液界面處的溫度梯度g之比v/g與構(gòu)成單晶硅錠的結(jié)晶區(qū)域之間的關(guān)系的圖。如圖4所示那樣，單晶硅錠在v/g大的情況下，受到能檢測(cè)到cop的結(jié)晶區(qū)域、即cop產(chǎn)生區(qū)域61的支配，如果v/g變小，則形成實(shí)施特定的氧化熱處理時(shí)會(huì)顯現(xiàn)為環(huán)狀osf區(qū)域的osf潛在核區(qū)域62，該osf區(qū)域62中檢測(cè)不到cop。此外，對(duì)于由高速提拉條件下培育的單晶硅錠中采集到的硅晶片，晶片的大部分被cop產(chǎn)生區(qū)域61占據(jù)，因此，遍及晶體徑向的幾乎整個(gè)區(qū)域均產(chǎn)生cop。

此外，在osf潛在核區(qū)域62的內(nèi)側(cè)形成容易引起氧的析出且檢測(cè)不到cop的結(jié)晶區(qū)域、即氧析出促進(jìn)區(qū)域(以下也稱為“pv(1)區(qū)域”)63。

如果減小v/g，則在osf潛在核區(qū)域62的外側(cè)形成存在氧析出物且檢測(cè)不到cop的結(jié)晶區(qū)域、即氧析出促進(jìn)區(qū)域(以下也稱為“pv(2)區(qū)域”)64。

接著，如果減小v/g，則形成難以引起氧的析出且檢測(cè)不到cop的結(jié)晶區(qū)域、即氧析出抑制區(qū)域(以下也稱為“pi區(qū)域”)65，形成能檢測(cè)到位錯(cuò)簇的結(jié)晶區(qū)域、即位錯(cuò)簇區(qū)域66。

由根據(jù)提拉速度而顯示出這樣的缺陷分布的單晶硅錠中采集到的硅晶片中，除了cop產(chǎn)生區(qū)域61和位錯(cuò)簇區(qū)域66之外的結(jié)晶區(qū)域是通常被視作不存在缺陷的無(wú)缺陷區(qū)域的結(jié)晶區(qū)域，從由這些結(jié)晶區(qū)域構(gòu)成的單晶硅錠中采集到的硅晶片成為不含位錯(cuò)簇和cop的硅晶片。因此，本發(fā)明中，將從由除了cop產(chǎn)生區(qū)域61和位錯(cuò)簇區(qū)域66之外的結(jié)晶區(qū)域構(gòu)成的單晶硅錠、即由osf潛在核區(qū)域62、pv(1)區(qū)域63、pv(2)區(qū)域64和氧析出抑制區(qū)域(pi區(qū)域)65的結(jié)晶區(qū)域中的任一者或者它們的組合構(gòu)成的單晶硅錠中采集到的硅晶片用作p型單晶硅基板10和n型單晶硅基板20。

在此，本發(fā)明中的“不含cop的硅晶片”是指通過(guò)下述說(shuō)明的觀察評(píng)價(jià)而檢測(cè)不到cop的硅晶片。即，首先從通過(guò)cz法培育的單晶硅錠中切出并加工硅晶片，對(duì)所述硅晶片進(jìn)行sc-1洗滌(即，通過(guò)將氨水、過(guò)氧化氫水溶液與超純水以1:1:15混合而得到的混合液進(jìn)行洗滌)，對(duì)洗滌后的硅晶片表面，使用kla-tenchor公司制造的surfscansp-2作為表面缺陷檢查裝置來(lái)進(jìn)行觀察評(píng)價(jià)，鑒別出被推定為表面凹坑的亮點(diǎn)缺陷(lpd：lightpointdefect)。此時(shí)，觀察模式設(shè)為oblique模式(傾斜入射模式)，表面凹坑的推定基于寬窄通道(widenarrowchannel)的檢測(cè)尺寸比來(lái)進(jìn)行。對(duì)以這樣的方式鑒別出的lpd，使用原子力顯微鏡(afm：atomicforcemicroscope)評(píng)價(jià)是否為cop。將通過(guò)該觀察評(píng)價(jià)而觀察不到cop的硅晶片作為“不含cop的硅晶片”。

另一方面，位錯(cuò)簇是以過(guò)量的晶格間隙硅的聚集體的形式形成的尺寸大(10μm左右)的缺陷(位錯(cuò)環(huán))，通過(guò)實(shí)施secco蝕刻等蝕刻處理或者進(jìn)行cu修飾而顯現(xiàn)化，從而能夠以目視水平來(lái)簡(jiǎn)單地確認(rèn)有無(wú)位錯(cuò)簇。采用包含位錯(cuò)簇的硅晶片時(shí)，在p型單晶硅基板10和n型單晶硅基板20中大量產(chǎn)生以位錯(cuò)簇作為起點(diǎn)的缺陷(堆垛層錯(cuò)等)，因此介由缺陷而在pn接合間產(chǎn)生漏電流，對(duì)器件特性造成影響。

培育上述單晶硅錠時(shí)，在氧濃度過(guò)高的情況下，容易發(fā)生由氧析出物引起的缺陷，在包含osf潛在核區(qū)域62的結(jié)晶區(qū)域的晶片的情況下，由于該缺陷而有時(shí)在活化處理時(shí)無(wú)法順利地形成懸空鍵。為了抑制該缺陷，有效的是降低氧濃度，具體而言，氧濃度優(yōu)選為6×10¹⁷原子/cm³以下(astmf121-1979)。此外，從對(duì)器件進(jìn)行熱處理時(shí)的熱應(yīng)力耐性的觀點(diǎn)出發(fā)，優(yōu)選為1×10¹⁶原子/cm³以上。

此外，p型單晶硅基板10和n型單晶硅基板20的面取向優(yōu)選相同。具體而言，可以舉出晶體取向<100>、<110>。其原因在于，p型單晶硅基板10與n型單晶硅基板20的面取向不相同的情況下，雖然能夠通過(guò)真空常溫接合法來(lái)貼合p型單晶硅基板10和n型單晶硅基板20，但其后進(jìn)行熱處理時(shí)，構(gòu)成pn接合硅晶片的p型單晶硅基板10與n型單晶硅基板20彼此錯(cuò)開(kāi)，從而在pn接合硅晶片的貼合界面附近處產(chǎn)生微小缺陷，因該微小缺陷而產(chǎn)生漏電流，故而對(duì)器件特性造成影響。

實(shí)施例

(發(fā)明例1)

通過(guò)公知的方法來(lái)控制v/g值，以使得不含圖4中的cop產(chǎn)生區(qū)域61和位錯(cuò)簇區(qū)域66，切出不含位錯(cuò)簇和cop的硅晶片，作為p型單晶硅基板，準(zhǔn)備晶體取向?yàn)?lt;100>、直徑為200mm、作為摻雜物的硼的濃度為4.4×10¹⁴原子/cm³、氧濃度(astmf121-1979)為4.0×10¹⁷原子/cm³且不含位錯(cuò)簇和cop的硅晶片。此外，同樣地切出不含位錯(cuò)簇和cop的硅晶片，作為n型單晶硅基板，準(zhǔn)備晶體取向?yàn)?lt;100>、直徑為200mm、作為摻雜物的磷的濃度為1.4×10¹⁴原子/cm³、氧濃度(astmf121-1979)為5.0×10¹⁷原子/cm³且不含位錯(cuò)簇和cop的硅晶片。

接著，在25℃、低于1×10^-5pa的真空腔室內(nèi)流通ar從而產(chǎn)生等離子體，對(duì)p型單晶硅基板的單面和n型單晶硅基板的單面以600ev的加速電壓照射ar離子，將上述兩者的單面制成活化面后，接著在真空常溫下使上述兩者的活化面接觸，從而貼合p型單晶硅基板與n型單晶硅基板，得到pn接合硅晶片。應(yīng)予說(shuō)明，通過(guò)該活化處理，在pn接合硅晶片的貼合界面附近處產(chǎn)生層厚為1nm的變質(zhì)層。

接著，對(duì)上述活化處理而在pn接合硅晶片的貼合界面附近處產(chǎn)生的變質(zhì)層，用市售的微波退火裝置實(shí)施熱處理，由此使其重結(jié)晶化。條件如下：在氮?dú)夥諊?，電磁波的頻率為2450mhz，電磁波的輸出功率為1.7kw，溫度為1000℃，時(shí)間為15分鐘，升溫降溫速率為100℃/分鐘。

接著，通過(guò)對(duì)構(gòu)成pn接合硅晶片的p型單晶硅基板和n型單晶硅基板進(jìn)行研削和研磨，得到p型單晶硅基板的厚度為100μm、n型單晶硅基板的厚度為625μm的厚度為725μm的pn接合硅晶片。

(發(fā)明例2)

首先，準(zhǔn)備與發(fā)明例1中使用的p型單晶硅基板和n型單晶硅基板相同的硅晶片。

接著，將p型單晶硅基板運(yùn)送至單片式外延生長(zhǎng)裝置(アプライドマテリアルズ公司制)內(nèi)，在裝置內(nèi)在1120℃的溫度下實(shí)施30秒的氫氣烘烤處理后，以氫氣作為載氣、以三氯硅烷作為源氣體，在1150℃下通過(guò)cvd法在p型單晶硅基板的單面上外延生長(zhǎng)n型硅外延層(厚度：11μm，摻雜物：磷，摻雜物濃度：7.8×10¹⁶原子/cm³)。

接著，通過(guò)與發(fā)明例1相同的方法，將n型硅外延層的表面和n型單晶硅基板的單面制成活化面后，接著在真空常溫下使上述兩者的活化面接觸，從而以上述活化面作為貼合面而使p型單晶硅基板與n型單晶硅基板一體化，得到pn接合硅晶片。應(yīng)予說(shuō)明，通過(guò)該活化處理，在pn接合硅晶片的貼合界面附近處產(chǎn)生層厚為1nm的變質(zhì)層。

接著，通過(guò)與發(fā)明例1相同的方法，使通過(guò)上述活化處理而在pn接合硅晶片的貼合界面附近處產(chǎn)生的變質(zhì)層進(jìn)行重結(jié)晶化。

接著，通過(guò)對(duì)構(gòu)成pn接合硅晶片的p型單晶硅基板和n型單晶硅基板進(jìn)行研削和研磨，得到p型單晶硅基板的厚度為100μm、n型硅外延層的厚度為11μm、n型單晶硅基板的厚度為614μm的厚度為725μm的pn接合硅晶片。

(比較例1)

未使p型單晶硅基板和n型單晶硅基板的兩個(gè)貼合面的界面附近處產(chǎn)生的變質(zhì)層進(jìn)行重結(jié)晶化，除此之外，通過(guò)與發(fā)明例1相同的制造方法得到pn接合硅晶片。

(比較例2)

與發(fā)明例1同樣，作為n型單晶硅基板，準(zhǔn)備晶體取向?yàn)?lt;100>、直徑為200mm、作為摻雜物的磷濃度為1.4×10¹⁴原子/cm³、氧濃度(astmf121-1979)為5.0×10¹⁷原子/cm³的硅晶片。應(yīng)予說(shuō)明，n型單晶硅基板的厚度為625μm。

接著，將n型單晶硅基板運(yùn)送至單片式外延生長(zhǎng)裝置(アプライドマテリアルズ公司制)內(nèi)，在裝置內(nèi)在1120℃的溫度下實(shí)施30秒的氫氣烘烤處理后，以氫氣作為載氣、以三氯硅烷作為源氣體，在1150℃下通過(guò)cvd法在n型單晶硅基板上外延生長(zhǎng)p型的硅外延層(厚度：100μm，摻雜物：硼，摻雜物濃度：4.4×10¹⁴原子/cm³)，從而得到pn接合硅晶片。

(評(píng)價(jià)方法)

在各發(fā)明例和比較例中，進(jìn)行下述評(píng)價(jià)。

<是否產(chǎn)生滑移和位錯(cuò)(xrt評(píng)價(jià))>

在各發(fā)明例和比較例中，通過(guò)xrt(x-raydiffractiontopography，x射線衍射形貌術(shù))法，評(píng)價(jià)是否存在自硅晶片端產(chǎn)生的滑移、自硅晶片固定銷延伸的位錯(cuò)。將評(píng)價(jià)結(jié)果示于表1。

<磷的濃度分布(sims測(cè)定)>

在各發(fā)明例和比較例中，通過(guò)二次離子質(zhì)譜法(sims：secondaryionmassspectrometry)測(cè)定從n型區(qū)域擴(kuò)散至p型區(qū)域的磷的濃度。如果自pn接合部起算朝向貼合基板側(cè)的1μm深的位置處的磷濃度為8.0×10¹³原子/cm³以下，則不會(huì)對(duì)器件特性造成影響。將測(cè)定結(jié)果示于表1。

<cl評(píng)價(jià)>

在各發(fā)明例和比較例中，制作期望厚度的pn接合硅晶片后，實(shí)施與器件形成步驟中的熱處理相當(dāng)?shù)臒崽幚?。在此，與器件形成步驟相當(dāng)?shù)臒崽幚頌樵诘獨(dú)夥諊小?100℃下進(jìn)行15小時(shí)。通過(guò)實(shí)施這樣的熱處理，能夠正確地評(píng)價(jià)是否存在在制作期望厚度的pn接合硅晶片時(shí)不顯現(xiàn)、但會(huì)因器件形成步驟中的熱處理而顯現(xiàn)的微小缺陷。其后，在各發(fā)明例和比較例中，將pn接合硅晶片剖開(kāi)后，在殘留pn接合面的狀態(tài)下從表面?zhèn)冗M(jìn)行研削，進(jìn)一步進(jìn)行斜向研磨，通過(guò)cl法來(lái)評(píng)價(jià)pn接合面處的結(jié)晶性。在檢測(cè)不到d線、即檢測(cè)不到缺陷的情況下，pn接合區(qū)域中不存在位錯(cuò)，因此能夠抑制pn接合間的漏電流。將評(píng)價(jià)結(jié)果示于表1。

<二極管特性的評(píng)價(jià)(iv測(cè)定)>

在各發(fā)明例和比較例中，實(shí)施與上述器件形成步驟中的熱處理相當(dāng)?shù)臒崽幚?氮?dú)夥諊?100℃×15小時(shí))后，在pn接合硅晶片的表面上形成iv測(cè)定用的電極。其后，在發(fā)明例1、2和比較例1中，將pn接合硅晶片的表面之中p型單晶硅基板側(cè)的表面處的電壓設(shè)為0v，對(duì)pn接合硅晶片的表面之中n型單晶硅基板側(cè)的表面施加500v的電壓，進(jìn)行iv測(cè)定。比較例2中，將pn接合硅晶片的表面之中p型硅外延層的表面處的電壓設(shè)為0v，對(duì)pn接合硅晶片的表面之中n型單晶硅基板側(cè)的表面施加500v的電壓，進(jìn)行iv測(cè)定。應(yīng)予說(shuō)明，500v相當(dāng)于驅(qū)動(dòng)器件時(shí)對(duì)pn接合硅晶片施加的電壓(反向偏壓)。此時(shí)，如果反向偏壓方向的電流值低于1.0×10^-7a/cm²，則能夠抑制反向漏電流，可以評(píng)價(jià)為二極管特性優(yōu)異。將測(cè)定結(jié)果示于表1。

[表1]

。

工業(yè)實(shí)用性

根據(jù)本發(fā)明，可以提供不產(chǎn)生滑移和位錯(cuò)、能夠抑制摻雜物的擴(kuò)散、進(jìn)而能夠抑制pn接合間的漏電流的pn接合硅晶片的制造方法。

附圖標(biāo)記說(shuō)明

10p型單晶硅基板

12p型單晶硅基板上產(chǎn)生的變質(zhì)層

14n型單晶硅基板上產(chǎn)生的變質(zhì)層

16n型硅外延層上產(chǎn)生的變質(zhì)層

18n型硅外延層

20n型單晶硅基板

100、200期望厚度的pn接合硅晶片

50真空常溫接合裝置

51等離子體腔室

52氣體導(dǎo)入口

53真空泵

54脈沖電壓施加裝置

55a、55b晶片固定臺(tái)

61cop產(chǎn)生區(qū)域

62osf潛在核區(qū)域

63氧析出促進(jìn)區(qū)域(pv(1)區(qū)域)

64氧析出促進(jìn)區(qū)域(pv(2)區(qū)域)

65氧析出抑制區(qū)域(pi區(qū)域)

66位錯(cuò)簇區(qū)域。