本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別的，涉及一種高亮度LED芯片結(jié)構(gòu)及其制備方法。

背景技術(shù)：

半導(dǎo)體是指常溫下其導(dǎo)電性能介于絕緣體和導(dǎo)體之間的一種材料，具有很高的經(jīng)濟(jì)價(jià)值和發(fā)展前景。常見的半導(dǎo)體材料有GaN、硅、鍺等等。其中GaN材料是一種六角纖鋅礦結(jié)構(gòu)，具有禁帶寬度大、耐高溫、耐強(qiáng)酸堿、高電子漂移飽和速度以及化學(xué)性能穩(wěn)定等優(yōu)勢(shì)。目前GaN已經(jīng)成為第三代半導(dǎo)體材料的重要組成部分，其中GaN基材料制作的藍(lán)光、綠光等半導(dǎo)體器件在日常生活中廣泛應(yīng)用，在未來具有非常廣泛的應(yīng)用市場(chǎng)和商業(yè)前景。

由于芯片制作過程中采用Au來制作金屬電極，在芯片封裝過程中N電極很容易出現(xiàn)擠金的現(xiàn)象，從而影響燈珠的可靠性以及芯片的亮度。到目前為止，芯片廠商一般采用PAD合金的方法來解決此類問題，但是效果很一般，在封裝完成后還是存在安全隱患，因而不能完全杜絕此類芯片擠金異常的現(xiàn)象；部分LED芯片N電極周邊可能覆蓋有鈍化層，但由于鈍化層太薄，沒法承受LED芯片封裝對(duì)N電極所帶來的擠壓作用，因而也避免不了芯片擠金現(xiàn)象的產(chǎn)生。

因此，設(shè)計(jì)出高亮度且安全可靠的LED產(chǎn)品是目前急需解決的核心問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的在于提供一種高亮度LED芯片結(jié)構(gòu)及其制備方法，以解決現(xiàn)有技術(shù)中由于N電極的擠金現(xiàn)象造成LED芯片亮度不高且存在安全隱患的技術(shù)問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種高亮度LED芯片結(jié)構(gòu)，

所述LED芯片在厚度方向依次包括襯底、外延層和電極，且所述外延層包括緩沖層、N-GaN層、量子阱層及P-GaN層，N-GaN層為包括上臺(tái)階部和下臺(tái)階部的臺(tái)階型結(jié)構(gòu)，量子阱層及P-GaN層依次設(shè)置在所述上臺(tái)階部上方，所述下臺(tái)階部的N-GaN上設(shè)置有N區(qū)圍壩結(jié)構(gòu)，所述電極包括設(shè)置在所述N區(qū)圍壩結(jié)構(gòu)中間區(qū)域的N電極和設(shè)置在P-GaN層上的P電極，

所述N區(qū)圍壩結(jié)構(gòu)為一端由所述N-GaN層的下臺(tái)階部封閉的空心的柱體狀，所述圍壩的側(cè)壁上不留缺口或留有用于電流流出的缺口，所述圍壩結(jié)構(gòu)高度為0.7um～5um，且N區(qū)圍壩結(jié)構(gòu)的高度大于等于其所包圍的N電極高度，N區(qū)圍壩結(jié)構(gòu)的寬度為4um～40um，所述N區(qū)圍壩結(jié)構(gòu)為含GaN的結(jié)構(gòu)。

本發(fā)明中，所述N區(qū)圍壩結(jié)構(gòu)空心處的橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，優(yōu)選所述N區(qū)圍壩結(jié)構(gòu)的高度大于其所包圍的N電極高度。

本發(fā)明中，所述P-GaN層上方設(shè)有電流阻擋層，所述電流阻擋層和所述P-GaN層上方設(shè)有電流擴(kuò)展層，所述LED芯片結(jié)構(gòu)還包括一沉積于所述芯片表面的鈍化層；包括所述襯底以及含緩沖層、N-GaN層、量子阱層、P-GaN層的外延層的總厚度為4um～10um，所述電流阻擋層的厚度為所述電流擴(kuò)展層的厚度為所述鈍化層的厚度為所述P電極和N電極厚度為0.7um～5um。

本發(fā)明中，N區(qū)圍壩結(jié)構(gòu)上的缺口朝向P電極一側(cè)，且所述缺口的長度為N區(qū)圍壩結(jié)構(gòu)內(nèi)壁周長的1/3以內(nèi)，優(yōu)選在1/10以內(nèi)。

本發(fā)明中，所述圍壩結(jié)構(gòu)的底部與N-GaN層的結(jié)構(gòu)相同，圍壩結(jié)構(gòu)的上部可選地與電流阻擋層、P-GaN層、量子阱層或N-GaN層的結(jié)構(gòu)相同。

一種如上面所述LED芯片結(jié)構(gòu)的制備方法，包括先在襯底上形成所述外延層結(jié)構(gòu)，再從外延層結(jié)構(gòu)頂部的P-GaN層向下刻蝕至N-GaN層，使得刻蝕形成N-GaN層的臺(tái)階結(jié)構(gòu)和所述N區(qū)圍壩結(jié)構(gòu)；或者所述制備方法包括先在襯底上形成所述外延層結(jié)構(gòu)，再在外延層結(jié)構(gòu)頂部的P-GaN層上形成電流阻擋層，再從電流阻擋層頂部向下刻蝕至N-GaN層，使得刻蝕形成N-GaN層的臺(tái)階結(jié)構(gòu)和所述N區(qū)圍壩結(jié)構(gòu)；或者所述制備方法包括先在襯底上形成所述外延層結(jié)構(gòu)，再在外延層結(jié)構(gòu)頂部的P-GaN層上形成電流阻擋層和電流擴(kuò)展層，再從電流擴(kuò)展層頂部向下刻蝕至N-GaN層，使得刻蝕形成N-GaN層的臺(tái)階結(jié)構(gòu)和所述N區(qū)圍壩結(jié)構(gòu)，且刻蝕使得N區(qū)圍壩結(jié)構(gòu)的頂部不含有電流擴(kuò)展層的成分。

本發(fā)明中，在刻蝕形成N-GaN層的臺(tái)階結(jié)構(gòu)和所述N區(qū)圍壩結(jié)構(gòu)的步驟中，控制真空度為2mTorr～10mTorr，在MESA刻蝕形成N-GaN層臺(tái)階型結(jié)構(gòu)及N區(qū)圖形的同時(shí)采用BCl3和Cl2形成等離子體，其中BCl₃：Cl₂＝1：3～6，在N型GaN層的下臺(tái)階部上應(yīng)用ICP干法刻蝕所述N區(qū)圍壩結(jié)構(gòu)。

本發(fā)明中，在形成N-GaN層的臺(tái)階結(jié)構(gòu)和所述N區(qū)圍壩結(jié)構(gòu)后，在N區(qū)圍壩結(jié)構(gòu)內(nèi)部區(qū)域蒸鍍電極材料并剝離去膠形成所述N電極。

本發(fā)明中，形成N電極和P電極后，在N電極和P電極以外區(qū)域制作一層鈍化層，所述N區(qū)圍壩結(jié)構(gòu)頂部可選擇性地制作所述鈍化層，所述鈍化層的材料為SiO₂和Si₃N₄中的一種或者兩種組合。

本發(fā)明具有以下有益效果：

1、本發(fā)明的高亮度LED芯片，在N電極周圍設(shè)置一圈圍壩結(jié)構(gòu)，對(duì)N電極進(jìn)行保護(hù)，有效解決了現(xiàn)有技術(shù)中由于電極擠金影響芯片亮度的問題，同時(shí)還可以提高側(cè)壁出光效率，提高了芯片亮度。

2、本發(fā)明的高亮度LED芯片，還具有很好的抗ESD的能力及可靠性。

3、本發(fā)明的高亮度LED芯片的制備是在刻蝕MESA的同時(shí)刻蝕出N區(qū)的圍壩結(jié)構(gòu)，工藝簡單。

除了上面所描述的目的、特征和優(yōu)點(diǎn)之外，本發(fā)明還有其它的目的、特征和優(yōu)點(diǎn)。下面將參照?qǐng)D，對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。

附圖說明

構(gòu)成本申請(qǐng)的一部分的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。

在附圖中：

圖1是本發(fā)明優(yōu)選實(shí)施例的LED芯片結(jié)構(gòu)圖；

圖2是本發(fā)明優(yōu)選實(shí)施例的LED芯片結(jié)構(gòu)俯視圖；

圖3是本發(fā)明優(yōu)選實(shí)施例1和對(duì)比例的亮度分布圖；

附圖標(biāo)記：

1、襯底，2、緩沖層，3、N-GaN層，3a、上臺(tái)階部，3b、下臺(tái)階部，4、量子阱層，5、P-GaN層，6、電流阻擋層，7、電流擴(kuò)展層，8、P電極，9、鈍化層，10、N區(qū)圍壩結(jié)構(gòu)，11、N電極。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明，但是本發(fā)明可以根據(jù)權(quán)利要求限定和覆蓋的多種不同方式實(shí)施。

實(shí)施例1：

本發(fā)明提供了一種高亮度LED芯片的制備方法，該方法至少包括以下步驟：

步驟1、提供一襯底1，在襯底1上依次生長緩沖層2、N-GaN層3、量子阱層4及P-GaN層5，以形成發(fā)光外延層，所述襯底1可以是藍(lán)寶石襯底、SI襯底、SIC襯底、GaN襯底、ZnO襯底以及其他可以生長外延層的襯底材料；

步驟2、在外延層的表面上利用電子束蒸發(fā)設(shè)備蒸鍍電流阻擋層6，即生長一層SiO₂，控制生長溫度為100℃～500℃，同時(shí)蝕刻出圖形化的CBL層；

步驟3、然后采用電子束蒸發(fā)的方法在外延層和CBL層上生長出電流擴(kuò)展層7，所述電流擴(kuò)展層的生長時(shí)間為1-3h，所述電流擴(kuò)展層采用的材料為ITO、GIO、ZITO、ZIO、NIAU中的一種或者兩種以上組合。

步驟4、在所述電流擴(kuò)展層7表層上光刻P區(qū)圖形，具體為在電流擴(kuò)展層7表層上涂覆光刻膠、光罩曝光、顯影后露出多余部分電流擴(kuò)展層7；光刻后經(jīng)過化學(xué)腐蝕后將露出部分電流擴(kuò)展層7腐蝕掉，最后去掉光刻膠，露出P-GaN層5；

步驟5、在所述電流擴(kuò)展層7表層上MESA光刻和制作N區(qū)圖形，具體為利用ICP刻蝕自上至下依次刻蝕電流擴(kuò)展層7、電流阻擋層6、P-GaN層5、量子阱層4以及N-GaN層3，并使N-GaN層3形成具有上臺(tái)階部3a及下臺(tái)階部3b的臺(tái)階狀結(jié)構(gòu)，露出N-GaN層3；同時(shí)控制真空度為2mTorr～10mTorr，采用BCl₃和Cl₂形成等離子體，其中BCl₃：Cl₂＝1：5，在N-GaN層3的下臺(tái)階部3b上應(yīng)用ICP干法刻蝕出所述N區(qū)圍壩結(jié)構(gòu)10，所述N區(qū)圍壩結(jié)構(gòu)為一端由所述N-GaN層的下臺(tái)階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結(jié)構(gòu)朝向P電極的一側(cè)留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結(jié)構(gòu)內(nèi)壁周長的1/10，所述圍壩結(jié)構(gòu)高度為0.7um～5um，且N區(qū)圍壩結(jié)構(gòu)的高度大于其所包圍的N電極高度，N區(qū)圍壩結(jié)構(gòu)的寬度為4um～40um，所述N區(qū)圍壩結(jié)構(gòu)從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5組成或者由N-GaN層3、量子阱層4、P-GaN層5及電流阻擋層6組成；

步驟6、在所述N區(qū)圍壩結(jié)構(gòu)10的中間區(qū)域蒸鍍電極材料并剝離去膠形成所述N電極11，同時(shí)在所述P-GaN層5上蒸鍍電極材料并剝離去膠形成所述P電極8，所述電極厚度為0.7um～5um，而后對(duì)電極進(jìn)行PAD合金，所述合金溫度在100℃～400℃；

步驟7、對(duì)所述P電極8和N電極11進(jìn)行退火處理，在N電極11和P電極8以外區(qū)域制作一層鈍化層9(所述圍壩結(jié)構(gòu)頂部可選擇性地制作鈍化層)，所述鈍化層9的材料為SiO₂、Si₃N₄中的一種或者兩種組合，得到LED晶圓；

步驟8、對(duì)所述LED晶圓進(jìn)行研磨、拋光、切割得到所述LED芯片。

參見圖1和圖2，為本發(fā)明的一種高亮度LED芯片的結(jié)構(gòu)，LED芯片在厚度方向依次包括襯底1、外延層和電極，且外延層包括緩沖層2、N-GaN層3、量子阱層4及P-GaN層5，N-GaN層3為包括上臺(tái)階部3a和下臺(tái)階部3b的臺(tái)階型結(jié)構(gòu)，量子阱層4及P-GaN層5依次設(shè)置在上臺(tái)階部3a上方，下臺(tái)階部3b的N-GaN層3上直接設(shè)置有N區(qū)圍壩結(jié)構(gòu)10，所述電極包括設(shè)置在所述N區(qū)圍壩結(jié)構(gòu)10中間區(qū)域的N電極11和設(shè)置在P-GaN層5上的P電極8，還包括設(shè)置在P-GaN層5上方的電流阻擋層6、電流阻擋層6和P-GaN層5上方的電流擴(kuò)展層7以及沉積于所述芯片表面的鈍化層9。

在本實(shí)施例中，包括所述襯底1、緩沖層2、N-GaN層3、量子阱層4、P-GaN層5的外延層的總厚度為4um～10um，所述電流阻擋層6的厚度為所述電流擴(kuò)展層7的厚度為所述鈍化層9的厚度為所述P電極8和N電極11厚度為0.7um～5um。

實(shí)施例2

本實(shí)施例與實(shí)施例1的制作方法不同之處在于，在步驟1之后，步驟2改為在外延層表層上MESA光刻和制作N區(qū)圖形，具體為利用ICP刻蝕自上至下依次刻蝕P-GaN層5、量子阱層4以及N-GaN層3，并使N-GaN層3形成具有上臺(tái)階部3a及下臺(tái)階部3b的臺(tái)階狀結(jié)構(gòu)，露出N-GaN層3；同時(shí)控制真空度為2mTorr～10mTorr，采用BCl₃和Cl₂形成等離子體，其中BCl₃：Cl₂＝1：3，在N-GaN層3的下臺(tái)階部3b上應(yīng)用ICP干法刻蝕出所述N區(qū)圍壩結(jié)構(gòu)10，所述N區(qū)圍壩結(jié)構(gòu)為一端由所述N-GaN層的下臺(tái)階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結(jié)構(gòu)朝向P電極的一側(cè)留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結(jié)構(gòu)內(nèi)壁周長的1/5，所述圍壩結(jié)構(gòu)高度為0.7um～5um，且N區(qū)圍壩結(jié)構(gòu)的高度大于其所包圍的N電極高度，N區(qū)圍壩結(jié)構(gòu)的寬度為4um～40um，所述N區(qū)圍壩結(jié)構(gòu)從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5組成；然后本實(shí)施例的步驟3、4、5依次為根據(jù)實(shí)施例1中步驟2、3、4的方法生長電流阻擋層6、電流擴(kuò)展層7以及制作P區(qū)圖形；本實(shí)施例中的步驟6、7、8與實(shí)施例1中的步驟6、7、8相同。

實(shí)施例3

本實(shí)施例與實(shí)施例1的制作方法不同之處在于，在步驟2之后，步驟3改為在電流阻擋層表層上MESA光刻和制作N區(qū)圖形，具體為利用ICP刻蝕自上至下依次刻蝕P-GaN層5、量子阱層4以及N-GaN層3，并使N-GaN層3形成具有上臺(tái)階部3a及下臺(tái)階部3b的臺(tái)階狀結(jié)構(gòu)，露出N-GaN層3；同時(shí)控制真空度為2mTorr～10mTorr，采用BCl₃和Cl₂形成等離子體，其中BCl₃：Cl₂＝1：5，在N-GaN層3的下臺(tái)階部3b上應(yīng)用ICP干法刻蝕出所述N區(qū)圍壩結(jié)構(gòu)10，所述N區(qū)圍壩結(jié)構(gòu)為一端由所述N-GaN層的下臺(tái)階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結(jié)構(gòu)朝向P電極的一側(cè)留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結(jié)構(gòu)內(nèi)壁周長的1/12，所述圍壩結(jié)構(gòu)高度為0.7um～5um，且N區(qū)圍壩結(jié)構(gòu)的高度大于其所包圍的N電極高度，N區(qū)圍壩結(jié)構(gòu)的寬度為4um～40um，所述N區(qū)圍壩結(jié)構(gòu)從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5或者由N-GaN層3、量子阱層4、P-GaN層5以及電流阻擋層6組成；然后本實(shí)施例的步驟4、5依次為根據(jù)實(shí)施例1中步驟3、4的方法生長電流擴(kuò)展層7以及制作P區(qū)圖形；本實(shí)施例中的步驟6、7、8與實(shí)施例1中的步驟6、7、8相同。

在按本發(fā)明實(shí)施例1制作的LED芯片以及傳統(tǒng)的LED芯片中各選取波長、電壓、外延光致發(fā)光值相同的25片外延片制備成14*28mil芯片，在150mA點(diǎn)測(cè)電性參數(shù)進(jìn)行對(duì)比得出亮度分布圖(詳見圖3)。

實(shí)施例中的LED芯片為采用本發(fā)明中實(shí)施例1方法制備得到，而對(duì)比例中的LED芯片為傳統(tǒng)的LED芯片，是采用與本發(fā)明相似的方法制備，但對(duì)比例中的LED芯片均不涉及蝕刻N(yùn)區(qū)圍壩結(jié)構(gòu)10的步驟，也即N電極11設(shè)置在所述下臺(tái)階部3b上，其周邊沒有N區(qū)圍壩結(jié)構(gòu)10。

通過該圖可得出：實(shí)施例中的LED芯片平均亮度為223.2mW，而對(duì)比例中的LED芯片平均亮度為221.3mW，因此在N電極周邊設(shè)置N區(qū)圍壩結(jié)構(gòu)可大大提升LED芯片的亮度。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。