本發(fā)明涉及封裝技術(shù)領(lǐng)域，具體涉及一種電力電子器件的扇出型封裝結(jié)構(gòu)及封裝方法。

背景技術(shù)：

隨著半導體制造工藝的進步，對電力電子設(shè)備容量增大的需求以及對電力電子器件的性能和功率要求也越來越高,由此產(chǎn)生了耐高壓、大功率的電力電子器件。大功率電力電子器件具有耐壓高、電流大、開關(guān)頻率高、動態(tài)壓降小等優(yōu)越性能，越來越多地被應用到各類大中功率電力變換裝置中，成為現(xiàn)代電力電子技術(shù)的主導器件。

大功率電力電子器件也在致力于高可靠性、高效率和低功耗，其中，大功率電力電子器件低功耗的方向之一是減少由于芯片封裝所帶來的開關(guān)損耗。對于大功率電力電子器件，目前采用的封裝方法包括雙側(cè)引腳扁平封裝(dualflatpackage，dfp)、雙列直插式封裝(dualin-linepackage，dip)或者四側(cè)引腳扁平封裝(quadflatpackagewithbumper，bqfp)等，并采用傳統(tǒng)的引線鍵合方式，即使用細金屬線，利用熱、壓力、超聲波能量為使金屬引線與基板焊盤緊密焊合，實現(xiàn)芯片與基板間的電氣互連和芯片間的信息互通。

但是隨著大功率電力電子器件芯片耐壓和功率增大，要求引腳間所能承受的耐壓越來越高，采用傳統(tǒng)封裝方法的大功率電力電子器件，在高開關(guān)頻率下其集成參數(shù)較大，所帶來的功耗問題也越來越顯著。此外，芯片產(chǎn)生的熱量很難從封裝結(jié)構(gòu)中傳導出去，其散熱問題也亟待解決。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明實施例提供一種電力電子器件的扇出型封裝結(jié)構(gòu)及封裝方法，以解決現(xiàn)有技術(shù)中大功率電力電子器件在高開關(guān)頻率下的損耗和散熱問題。

一方面，本發(fā)明實施例提供了一種電力電子器件的扇出型封裝結(jié)構(gòu)，包括：

芯片載體和芯片，芯片的背面與芯片載體的表面鍵合，芯片的正面具有至少兩個電極和位于該電極上的導電柱；

芯片通過塑封工藝形成有塑封層，塑封層的表面與導電柱的表面平齊；

塑封層的表面上依次形成有介質(zhì)層和再布線層，介質(zhì)層和再布線層的表面平齊，再布線層與導電柱直接接觸。

可選地，芯片的背面與芯片載體的表面鍵合的方式包括共晶焊、燒結(jié)銀或高導熱膠涂覆。

可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。

可選地，芯片為平面型電力電子器件。

另一方面，本發(fā)明實施例提供了一種電力電子器件的扇出型封裝方法，包括：

提供一芯片載體和多個芯片，每個芯片的正面具有至少兩個電極，在每個電極上制作一個導電柱；

將每個芯片的背面與芯片載體鍵合，在芯片載體上形成芯片陣列；

通過塑封工藝對芯片進行塑封，形成的塑封層的表面與導電柱的表面平齊；

在塑封層的表面上依次形成介質(zhì)層和再布線層，介質(zhì)層和再布線層的表面平齊，再布線層與導電柱直接接觸；

切割以形成多個無引線的扇出型封裝結(jié)構(gòu)。

可選地，通過塑封工藝對芯片進行塑封，形成的塑封層的表面與導電柱的表面平齊，包括：

通過塑封工藝對芯片進行塑封，固化后形成的塑封層覆蓋芯片及芯片上的導電柱；

通過減薄工藝，對塑封層的上表面進行減薄，減薄至露出導電柱。

可選地，在塑封層的表面上依次形成介質(zhì)層和再布線層，包括：

在塑封層上形成介質(zhì)層，對介質(zhì)層刻蝕開孔，以露出導電柱和至少部分塑封層；

在露出的導電柱和至少部分塑封層上形成再布線層。

可選地，芯片的背面與所述芯片載體鍵合，包括：

芯片的背面通過共晶焊、燒結(jié)銀或高導熱膠涂覆與芯片載體鍵合。

可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。

可選地，芯片為平面型電力電子器件。

本發(fā)明實施例提供的電力電子器件的扇出型封裝結(jié)構(gòu)及封裝方法，通過提供一芯片載體和多個芯片，每個芯片的背面與芯片載體鍵合，在芯片載體上形成芯片陣列；每個芯片的正面具有至少兩個電極，在每個電極上制作一個導電柱；通過塑封工藝對芯片進行塑封，形成的塑封層的表面與導電柱的表面平齊；在塑封層的表面上依次形成介質(zhì)層和再布線層，介質(zhì)層和再布線層的表面平齊，再布線層與導電柱直接接觸；切割以形成多個無引線的扇出型封裝結(jié)構(gòu)。采用上述技術(shù)方法，形成一種無引線的電力電子器件的扇出型封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)可以直接貼合在電路基板上，露出的芯片電極與基板焊盤連接以實現(xiàn)該封裝結(jié)構(gòu)與電路基板的電氣互連，因此降低了封裝結(jié)構(gòu)的功率損耗，尤其是對于大功率電力電子器件來說，本發(fā)明提供的無引線的電力電子器件的扇出型封裝方法降低了大功率電力電子器件在高開關(guān)頻率下的損耗問題；此外，本發(fā)明提供的扇出型封裝結(jié)構(gòu)中，芯片載體有利于將芯片產(chǎn)生的熱量傳導出去，而且封裝結(jié)構(gòu)的電極直接與電路基板的焊盤連接，使得芯片產(chǎn)生的熱量通過焊盤傳導出去，解決了封裝結(jié)構(gòu)的散熱問題。

附圖說明

圖1為本發(fā)明實施例提供的一種電力電子器件的扇出型封裝方法的工藝流程圖；

圖2a為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中制作導電柱的剖面結(jié)構(gòu)示意圖；

圖2b為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中芯片載體的俯視示意圖；

圖2c為圖2b沿虛線a-a'的剖面結(jié)構(gòu)示意圖；

圖2d為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中形成塑封層的剖面結(jié)構(gòu)示意圖；

圖2e為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中減薄塑封層的剖面結(jié)構(gòu)示意圖；

圖2f為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中涂敷介質(zhì)層的剖面結(jié)構(gòu)示意圖；

圖2g為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中介質(zhì)層開孔的剖面結(jié)構(gòu)示意圖；

圖2h為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中形成再布線層的剖面結(jié)構(gòu)示意圖；

圖2i為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中切割工藝后的剖面結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的一種電力電子器件的扇出型封裝結(jié)構(gòu)的示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部。

圖1為本發(fā)明實施例提供的一種電力電子器件的扇出型封裝方法的工藝流程圖。如圖1所示，本實施例提供的電力電子器件的扇出型封裝方法包括：

s110、提供一芯片載體和多個芯片，每個芯片的正面具有至少兩個電極，在每個電極上制作一個導電柱。

s120、將每個芯片的背面與芯片載體鍵合，在芯片載體上形成芯片陣列。

s130、通過塑封工藝對芯片進行塑封，形成的塑封層的表面與導電柱的表面平齊。

s140、在塑封層的表面上依次形成介質(zhì)層和再布線層，介質(zhì)層和再布線層的表面平齊，再布線層與導電柱直接接觸。

s140、切割以形成多個無引線的扇出型封裝結(jié)構(gòu)。

本發(fā)明實施例提供的電力電子器件的扇出型封裝方法，實現(xiàn)了電力電子器件的無引線封裝，使得封裝結(jié)構(gòu)可以直接貼合在電路基板上，露出的芯片電極與基板焊盤連接以實現(xiàn)該封裝結(jié)構(gòu)與電路基板的電氣互連，從而降低了封裝結(jié)構(gòu)的功率損耗，尤其是對于大功率電力電子器件來說，本實施例提供的無引線的扇出型封裝方法降低了大功率電力電子器件在高開關(guān)頻率下的損耗問題，本實施例提供的封裝方法中，芯片載體有利于將芯片產(chǎn)生的熱量傳導出去，而且封裝結(jié)構(gòu)的電極直接與電路基板的焊盤連接，使得芯片產(chǎn)生的熱量通過焊盤傳導出去，解決了封裝結(jié)構(gòu)的散熱問題。

圖2a至圖2i為依據(jù)本發(fā)明實施例提供的電力電子器件的扇出型封裝方法的各個工藝步驟中所形成的結(jié)構(gòu)示意圖。下面結(jié)合圖2a至圖2i來具體闡述本發(fā)明實施例提供的電力電子器件的扇出封裝方法。

首先，提供一芯片載體210和多個芯片220，每個芯片220的正面具有至少兩個電極221，本實施例以每個芯片220具有三個電極221為例進行說明，在每個電極221上制作一個導電柱230，如圖2a所示，圖2a為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中制作導電柱的剖面結(jié)構(gòu)示意圖，導電柱230形成在電極221上，與電極221電連接，用于防止后續(xù)進行減薄塑封層工藝時可能對電極221造成的損傷?？蛇x地，導電柱為銅柱，銅柱具有較高的導電性，能夠?qū)㈦姌O引出，實現(xiàn)電極與外部焊盤或者其他結(jié)構(gòu)的電連接。

每個芯片220的背面與芯片載體210鍵合，并在芯片載體上形成芯片陣列，如圖2b所示，圖2b為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中芯片載體的俯視示意圖。本發(fā)明實施例提供的扇出型封裝方法可以對多個芯片進行封裝，可以在芯片載體上鍵合形成芯片陣列，按照本實施例提供的芯片封裝方法封裝完成后對該芯片陣列進行切割以形成單個的扇出型封裝結(jié)構(gòu)。本發(fā)明以下實施例以兩顆芯片的封裝過程為例進行說明。

圖2c為圖2b沿虛線a-a'的剖面結(jié)構(gòu)示意圖。如圖2c所示，芯片220的背面與芯片載體210鍵合，芯片220的正面具有三個電極221和位于每個電極221上的導電柱230。

可選地，芯片220的背面通過共晶焊、燒結(jié)銀或高導熱膠涂覆與芯片載體210鍵合。共晶焊是指在相對較低的溫度下共晶焊料發(fā)生共晶物熔合的現(xiàn)象，共晶合金直接從固態(tài)變到液態(tài)，而不經(jīng)過塑性階段，以實現(xiàn)芯片與芯片載體的鍵合連接。燒結(jié)銀是指通過燒結(jié)銀漿實現(xiàn)芯片與芯片載體的鍵合連接?；蛘呖梢酝ㄟ^涂覆高導熱膠實現(xiàn)芯片與芯片載體的鍵合連接。圖2c中240可以為共晶焊料、燒結(jié)銀漿或者高導熱膠，還可以是其他可以實現(xiàn)芯片與芯片載體鍵合連接的材料。

可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。金屬載體具有較高的導熱率，可以將芯片產(chǎn)生的熱量快速地傳導出去，其材料可以是銅或者鉬。芯片載體還可以是其他導熱率高的材料，例如陶瓷載體和高導熱復合載體，也能夠?qū)⑿酒a(chǎn)生的熱量快速地傳導出去，解決現(xiàn)有技術(shù)的散熱問題。

可選地，本實施例中的芯片為平面型電力電子器件，平面型電力電子器件的電極在同一平面上。本實施例提供的扇出型封裝方法可以應用于第三代半導體材料，例如碳化硅基和氮化鎵基功率電力電子器件，其本身具有耐高壓、耐大電流的優(yōu)點，采用本實施例提供的扇出型封裝方法后，同時具有高開關(guān)頻率下?lián)p耗低以及散熱好的優(yōu)點。

圖2d為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中形成塑封層的剖面結(jié)構(gòu)示意圖，如圖2d所示，通過塑封工藝對芯片220進行塑封，形成塑封層250，固化后形成的塑封層250厚度高于導電柱230的高度。

塑封是以塑料代替金屬、玻璃或者陶瓷包封電子元件的一種技術(shù)，塑封工藝可以減低芯片封裝的制造成本，節(jié)約貴金屬和合金，又能減輕封裝結(jié)構(gòu)的重量。常用的塑封材料包括環(huán)氧類塑封材料和硅酮類塑封材料，環(huán)氧類塑封材料的硬度高，耐磨性好，耐高壓；硅酮類塑封材料的熱穩(wěn)定性好，可靠性高，本實施例中的塑封材料可以采用上述兩者之一。

圖2e為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中減薄塑封層的剖面結(jié)構(gòu)示意圖，如圖2e所示，通過減薄工藝，對塑封層250的上表面進行減薄，減薄至露出電極221上的導電柱230，導電柱230可以防止減薄時對電極221的損傷。

圖2f為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中涂敷介質(zhì)層的剖面結(jié)構(gòu)示意圖，如圖2f所示，在減薄后的塑封層250上形成介質(zhì)層260。

圖2g為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中介質(zhì)層開孔的剖面結(jié)構(gòu)示意圖。如圖2g所示，對介質(zhì)層260刻蝕開孔，以露出導電柱230和至少部分塑封層。

圖2h為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中形成再布線層的剖面結(jié)構(gòu)示意圖，如圖2h所示，通過電鍍工藝，在芯片220上制作再布線層270，再布線層270與導電柱230直接接觸。再布線層270和介質(zhì)層260的表面平齊，使得封裝結(jié)構(gòu)表面平整，便于貼合。

圖2i為本發(fā)明實施例提供的電力電子器件的扇出型封裝方法中切割工藝后的剖面結(jié)構(gòu)示意圖，切割以形成多個無引線的扇出型封裝結(jié)構(gòu)200?？蛇x地，每個扇出型封裝結(jié)構(gòu)200內(nèi)可以包含一個芯片220，即將芯片陣列切割成具有單顆芯片的封裝結(jié)構(gòu)；或者，每個扇出型封裝結(jié)構(gòu)200內(nèi)可以包含多個芯片220，即根據(jù)實際需求將芯片陣列切割成具有多顆芯片的封裝結(jié)構(gòu)。

至此，完成電力電子器件的封裝，形成無引線的扇出型封裝結(jié)構(gòu)，可以將該封裝結(jié)構(gòu)直接貼合在電路基板上，露出的再布線層直接與基板焊盤連接，因此降低了封裝結(jié)構(gòu)的功率損耗，尤其是對于大功率電力電子器件來說，降低了其在高開關(guān)頻率下的損耗問題；此外，本發(fā)明提供的封裝結(jié)構(gòu)中，芯片載體有利于將芯片產(chǎn)生的熱量傳導出去，而且封裝結(jié)構(gòu)的再布線層直接與電路基板的焊盤連接，使得芯片產(chǎn)生的熱量通過焊盤傳導出去，解決了封裝結(jié)構(gòu)的散熱問題。

圖3為本發(fā)明實施例提供的一種電力電子器件的扇出型封裝結(jié)構(gòu)的示意圖，本實施例提供的封裝結(jié)構(gòu)按照上述封裝方法封裝而成，該封裝結(jié)構(gòu)包括：

芯片載體310和芯片320，芯片320的背面與芯片載體310的表面鍵合，芯片321的正面具有至少兩個電極321和位于該電極上的導電柱330；

芯片320通過塑封工藝形成有塑封層350，塑封層350的表面與導電柱330的表面平齊；

塑封層350的表面上依次形成有介質(zhì)層360和再布線層370，介質(zhì)層360和再布線層370的表面平齊，再布線層370與導電柱330直接接觸。

可選地，芯片320的背面與芯片載體310的表面鍵合的方式包括共晶焊、燒結(jié)銀或高導熱膠涂覆。

可選地，芯片載體310包括金屬載體、陶瓷載體和高導熱復合載體。

可選地，芯片320為平面型電力電子器件。

上述封裝結(jié)構(gòu)可執(zhí)行本發(fā)明任意實施例所提供的方法，該封裝結(jié)構(gòu)具有與上述芯片的封裝方法相同的有益效果，該封裝結(jié)構(gòu)為無引線的封裝結(jié)構(gòu)，可以直接貼合在電路基板上，露出的芯片電極與基板焊盤連接以實現(xiàn)該封裝結(jié)構(gòu)與電路基板的電氣互連，因此降低了封裝結(jié)構(gòu)的功率損耗，尤其是對于大功率電力電子器件來說，降低了大功率電力電子芯片在高開關(guān)頻率下的損耗問題；此外，本發(fā)明提供的扇出型封裝結(jié)構(gòu)中，芯片載體有利于將芯片產(chǎn)生的熱量傳導出去，而且封裝結(jié)構(gòu)的芯片電極直接與電路基板的焊盤連接，使得芯片產(chǎn)生的熱量通過焊盤傳導出去，解決了封裝結(jié)構(gòu)的散熱問題。

注意，上述僅為本發(fā)明的較佳實施例及所運用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領(lǐng)域技術(shù)人員來說能夠進行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。