本發(fā)明屬于電子器件材料制備技術(shù)領(lǐng)域，具體涉及一種顯示用電子器件高導電聯(lián)耦合電極及其制備方法。

背景技術(shù)：

伴隨信息化社會的快速發(fā)展，微電子集成程度越來越高，對構(gòu)成微電子基本電路的各種電子元器件在體積和性能上都提出了更高的要求。電子器件電極呈現(xiàn)出用銅電極替代鋁電極的發(fā)展趨勢。

目前，銅作為器件電極，主要面臨以下困難：(1)cu原子結(jié)構(gòu)中最外層只有一個核外電子，化學活性弱，難以與襯底鍵合，導致銅電極與襯底的結(jié)合強度差。(2)銅原子發(fā)生擴散造成銅污染，導致絕緣層或半導體有源層中形成深能級受主雜質(zhì)，使器件性能退化。(3)銅機械強度低。(4)銅電極表面存在氧化和硫化問題，導致電極電阻率上升。

基于以上問題，目前的解決方法主要有：(1)在銅薄膜電極和絕緣層或有源層之間，添加一層或多層其他金屬或氧化物薄膜，作為過渡層來阻擋銅原子的擴散并提高結(jié)合強度。如現(xiàn)在常見的使用mo/cu或ni/cu的疊層作為薄膜晶體管的源漏電極。這種處理方式，添加的過渡層與純銅薄膜的刻蝕特性存在差異，導致工藝復雜，成本較高。且在界面處存在晶格失配會導致寄生電容增加。(2)銅合金化：使用銅合金代替純銅作為電極材料。合金化雖然提高了電極與襯底的結(jié)合強度，但是會明顯削弱銅電極高導特性，使其失去優(yōu)勢甚至不能達到使用要求。(3)在銅電極和襯底之間生長銅籽晶層，用于改善結(jié)合強度和抗電遷移性。引入籽晶層的技術(shù)，雖然可以達到以上目的，但是仍無法阻止銅原子向襯底材料的擴散和污染。需要另加擴散阻擋層，這會導致工藝變復雜，成本急劇上升，不利于量產(chǎn)。

針對以上種種不足，提供一種工藝簡單、成本低廉、性能優(yōu)良的顯示用電子器件高導電聯(lián)耦合電極及其制備方法是很有意義的。

技術(shù)實現(xiàn)要素：

為了解決以上現(xiàn)有技術(shù)的缺點和不足之處，本發(fā)明的首要目的在于提供一種顯示用電子器件高導電聯(lián)耦合電極的制備方法。

本發(fā)明的另一目的在于提供一種通過上述方法制備得到的顯示用電子器件高導電聯(lián)耦合電極。

本發(fā)明目的通過以下技術(shù)方案實現(xiàn)：

一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，包括如下制備步驟：

(1)在襯底上沉積5～200nm厚度的銅合金薄膜作為粘附阻擋層；

(2)在銅合金薄膜上沉積5～1000nm厚度的純銅薄膜。

優(yōu)選地，步驟(1)完成后在溫度100～500℃的條件下進行退火0.5～2h，然后進行步驟(2)。更優(yōu)選在溫度300～350℃的條件下進行退火。

優(yōu)選地，步驟(2)完成后在溫度100～500℃的條件下進行退火0.5～2h。更優(yōu)選在溫度300～350℃的條件下進行退火。

優(yōu)選地，所述襯底包括玻璃襯底、單晶硅襯底、siox襯底、sinx襯底、al2o3襯底、izo(銦鋅氧化物)襯底或igzo(銦鎵鋅氧化物)襯底。

優(yōu)選地，所述銅合金薄膜中存在多種非籽晶層的晶格結(jié)構(gòu)。

所述銅合金薄膜的材料成分包括銅、鉻和鋯，以重量百分比計，cr占合金總量的比例為0.1％～0.39％，zr占合金總量的比例為0.1％～0.5％。優(yōu)選地，cr占合金總量的比例為0.29％～0.32％，zr占合金總量的比例為0.18％～0.21％。更優(yōu)選地，cr占合金總量的比例為0.3％，zr占合金總量的比例為0.2％。

優(yōu)選的，步驟(1)中以磁控濺射方法、自濺射方法、離子濺射方法、化學氣相沉積方法、蒸發(fā)方法或電化學方法在襯底上沉積銅合金薄膜作為粘附阻擋層。

優(yōu)選的，步驟(2)中以磁控濺射方法、自濺射方法、離子濺射方法、化學氣相沉積方法、蒸發(fā)方法或電化學方法在銅合金薄膜上沉積純銅薄膜作為導電電極主體。

一種顯示用電子器件高導電聯(lián)耦合電極，通過上述方法制備得到。

本發(fā)明原理為：由于純銅薄膜不易與玻璃襯底或單晶硅襯底發(fā)生較強的鍵合作用，導致純銅薄膜在上述襯底上的附著強度很差，采用銅合金薄膜作為粘附阻擋層的純銅電聯(lián)耦合電極技術(shù)，可以使電極的電阻率接近純銅的同時，又能保證較高的電極強度。由cu-cr和cu-zr合金二元相圖可知，cr和zr兩種元素在cu中的室溫固溶度極小，且不會生成中間化合物。采用過飽和固溶體的cu-cr-zr合金靶成膜，通過高溫退火處理會有過飽和的cr和zr排出，導致與銅相分離，在薄膜的界面處自發(fā)形成過渡層，可以阻擋cu的擴散，同時cr和zr更易與氧結(jié)合形成穩(wěn)定的氧化物，導致電極與襯底的結(jié)合強度明顯提高。純銅層與合金層界面處都是以cu(111)為主的晶格結(jié)構(gòu)，能夠很好的鍵合，不存在界面的晶格失配問題，這使該電極具備良好的導電性和附著性。

對銅合金薄膜襯底退火處理后再沉積純銅薄膜，由于銅合金薄膜經(jīng)退火處理在襯底界面處和上表面都形成了氧化物，再沉積純銅薄膜后，經(jīng)退火處理純銅與金屬氧化物薄膜可以發(fā)生很好的鍵合，使結(jié)合強度明顯增加。

對銅合金薄膜不進行退火處理而直接沉積純銅導電主體，由于cr和zr幾乎都排到襯底界面處形成穩(wěn)定的氧化物，合金層上表面成分接近純銅而發(fā)生緊密鍵合，可以使純銅薄膜牢牢附著在襯底上。最終制備出整體結(jié)合強度良好的導電電極。

與現(xiàn)有技術(shù)在銅薄膜電極和襯底之間，添加一層其他金屬或金屬氧化物薄膜，作為過渡層來阻擋銅污染并提高結(jié)合強度相比。本發(fā)明采用銅合金薄膜作為純銅電極的粘附阻擋層，銅合金薄膜提高了純銅電極與襯底的結(jié)合強度的同時，又保證了電極的低電阻率，兩薄膜的界面處，銅相結(jié)構(gòu)相同，不存在晶格失配問題。銅合金薄膜僅是作為襯底與純銅薄膜的粘附阻擋層，導電主體仍是純銅層，不會導致電阻率有明顯提高，但保證了純銅電極的結(jié)合強度，并阻止cu擴散。銅合金薄膜可以自發(fā)在電極和襯底界面處形成擴散阻擋層。銅合金層為非籽晶層，不需要考慮復雜的生長條件以控制晶體生長方向，使制備工藝明顯簡化，成本大大降低。本發(fā)明的導電主體仍是純銅，更能凸顯銅材料作為高導電聯(lián)耦合電極的電學性能優(yōu)勢。

相對于現(xiàn)有技術(shù)，本發(fā)明具有如下優(yōu)點及有益效果：

本發(fā)明制備的高導電聯(lián)耦合電極具有高結(jié)合強度，低電阻率，刻蝕兼容性好，工藝簡單，成本低廉的優(yōu)點。

附圖說明

圖1為本發(fā)明所制備的高導電聯(lián)耦合電極的結(jié)構(gòu)示意圖；

圖2是實施例1中沉積的cu-cr-zr合金薄膜的xrd分析圖譜。

具體實施方式

下面結(jié)合實施例及附圖對本發(fā)明作進一步詳細的描述，但本發(fā)明的實施方式不限于此。

實施例1

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，通過如下步驟進行：

(1)在襯底上以磁控濺射的方法沉積5nm厚度的銅合金薄膜作為粘附阻擋層；銅合金薄膜的材料成分由銅、鉻和鋯組成，以重量百分比計，cr占合金總量的比例為0.1％，zr占合金總量的比例為0.5％；然后在溫度100℃的條件下進行退火0.5h。

(2)在退火處理后，在銅合金薄膜上以磁控濺射方法沉積5nm厚度的純銅薄膜，并在溫度100℃的條件下進行退火0.5h。

本實施例所制備的高導電聯(lián)耦合電極的結(jié)構(gòu)示意圖如圖1所示。

本實施例步驟(1)沉積的cu-cr-zr合金薄膜的xrd分析圖譜如圖2所示，由圖2可知，銅合金薄膜中存在多種非籽晶層晶相結(jié)構(gòu)。

實施例2

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，通過如下步驟進行：

(1)在襯底上以磁控濺射的方法沉積200nm厚度的銅合金薄膜作為粘附阻擋層；銅合金薄膜的材料成分由銅、鉻和鋯組成，以重量百分比計，cr占合金總量的比例為0.1％，zr占合金總量的比例為0.5％；

(2)再在銅合金薄膜上以磁控濺射方法沉積1000nm厚度的純銅薄膜。

本實施例所制備的高導電聯(lián)耦合電極的結(jié)構(gòu)示意圖如圖1所示。

本實施例步驟(1)沉積的cu-cr-zr合金薄膜的xrd分析圖譜與實施例1相同，銅合金薄膜中存在多種非籽晶層晶相結(jié)構(gòu)。

實施例3

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，通過如下步驟進行：

(1)在襯底上以磁控濺射的方法沉積5nm厚度的銅合金薄膜作為粘附阻擋層；銅合金薄膜的材料成分由銅、鉻和鋯組成，以重量百分比計，cr占合金總量的比例為0.39％，zr占合金總量的比例為0.1％；然后在溫度100℃的條件下進行退火0.5h。

(2)在退火處理后，在銅合金薄膜上以磁控濺射方法沉積5nm厚度的純銅薄膜。

本實施例所制備的高導電聯(lián)耦合電極的結(jié)構(gòu)示意圖如圖1所示。

本實施例步驟(1)沉積的cu-cr-zr合金薄膜的xrd分析圖譜與實施例1相同，銅合金薄膜中存在多種非籽晶層晶相結(jié)構(gòu)。

實施例4

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，通過如下步驟進行：

(1)在襯底上以磁控濺射的方法沉積200nm厚度的銅合金薄膜作為粘附阻擋層；銅合金薄膜的材料成分由銅、鉻和鋯組成，以重量百分比計，cr占合金總量的比例為0.39％，zr占合金總量的比例為0.1％。

(2)在銅合金薄膜上以磁控濺射方法沉積1000nm厚度的純銅薄膜，并在溫度500℃的條件下進行退火2h。

本實施例所制備的高導電聯(lián)耦合電極的結(jié)構(gòu)示意圖如圖1所示。

本實施例步驟(1)沉積的cu-cr-zr合金薄膜的xrd分析圖譜與實施例1相同，銅合金薄膜中存在多種非籽晶層晶相結(jié)構(gòu)。

依照astmd3359描述的膠帶法評估薄膜的粘附性。粘附性測試的具體過程如下：首先，用刀片在薄膜上劃出10×10個邊長為1mm的方格；然后，將壓敏膠帶覆蓋在方格上，停留1min后將其撕下；最后觀察膜層的脫落狀況。用測試后膜層的脫落率來評價薄膜的粘附性。

以上實施例1～4制備電極的工藝和得到的電極測試效果如表1所示。

表1實施例1～4的制備工藝和得到的電極測試效果

由表1結(jié)果可知，本發(fā)明制得的導電電極，具有與基板結(jié)合強度高、電極電阻率低的特點。

實施例5

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，具體制備工藝和得到的電極測試效果如表2所示。

表2實施例5制備工藝和得到的電極的測試效果

由表2結(jié)果可知，本發(fā)明制得的導電電極，具有與基板結(jié)合強度高、電極電阻率低的特點。

實施例6

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，具體制備工藝和得到的電極測試效果如表3所示。

表3實施例6制備工藝和得到的電極的測試效果

由表3結(jié)果可知，本發(fā)明制得的導電電極，具有與基板結(jié)合強度高、電極電阻率低的特點。

實施例7

本實施例的一種顯示用電子器件高導電聯(lián)耦合電極的制備方法，具體制備工藝和得到的電極測試效果如表4所示。

表4實施例7制備工藝和得到的電極的測試效果

由表4結(jié)果可知，本發(fā)明制得的導電電極，具有與基板結(jié)合強度高、電極電阻率低的特點。

上述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受上述實施例的限制，其它的任何未背離本發(fā)明的精神實質(zhì)與原理下所作的改變、修飾、替代、組合、簡化，均應為等效的置換方式，都包含在本發(fā)明的保護范圍之內(nèi)。