本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別涉及一種存儲器。

背景技術(shù)：

在目前的半導體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型：邏輯器件、存儲器件和模擬電路，其中存儲器件在集成電路產(chǎn)品中占了相當大的比例。存儲器中通常包括多個存儲單元，所述存儲單元例如為存儲晶體管。

隨著半導體制作工藝中集成度的不斷增加，提升存儲器的集成密度已成為一種趨勢。然而，在元件尺寸縮減的要求下，存儲晶體管的導電溝道的寬度也會隨之縮減，進而使得存儲晶體管的驅(qū)動電流和導通電流下降。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種存儲器，以解決現(xiàn)有的存儲器中的存儲晶體管的驅(qū)動電路和導通電流下降的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種存儲晶體管，包括：

襯底，所述襯底上定義有多個形成有存儲晶體管的有源區(qū)和位于所述有源區(qū)外圍的隔離區(qū)；

字線，包括位于所述有源區(qū)上的柵極和位于所述隔離區(qū)上的導電層，所述柵極和所述導電層相互連接；以及，

微溝槽，位于所述隔離區(qū)的對應字線位置中且靠近所述襯底的所述柵極下方，所述導電層更填充于所述微溝槽中。

可選的，所述存儲器還包括：

溝槽隔離結(jié)構(gòu)，形成在所述隔離區(qū)的襯底中；其中，在所述隔離區(qū)的對應字線的位置中，所述導電層形成在所述溝槽隔離結(jié)構(gòu)上，所述微溝槽位于所述溝槽隔離結(jié)構(gòu)靠近所述柵極的側(cè)壁上。

可選的，所述溝槽隔離結(jié)構(gòu)包括：

隔離溝槽，形成在所述襯底中；以及，

介電材料，形成在所述隔離溝槽中；

其中，所述微溝槽形成在所述介電材料對應字線且靠近所述柵極的位置中，所述導電層形成在所述介電材料上。

可選的，所述介電材料包括：

第一介質(zhì)層，形成在所述隔離溝槽的底部和側(cè)壁上，所述微溝槽形成在所述第一介質(zhì)層中；以及，

第二介質(zhì)層，形成在所述第一介質(zhì)層上；以填充所述隔離溝槽；

其中，在所述溝槽隔離結(jié)構(gòu)的對應字線位置中，所述第一介質(zhì)層低于所述第二介質(zhì)層，使所述第二介質(zhì)層和所述隔離溝槽的側(cè)壁之間形成一凹陷區(qū)域，以構(gòu)成所述微溝槽；

所述溝槽隔離結(jié)構(gòu)在非對應字線位置中，所述第一介質(zhì)層的最大高度位置低于所述隔離溝槽的頂部位置，所述第二介質(zhì)層覆蓋所述第一介質(zhì)層并填充所述隔離溝槽，所述第二介質(zhì)層和所述第一介質(zhì)層為不同刻蝕選擇比的材質(zhì)。

可選的，所述溝槽隔離結(jié)構(gòu)在對應字線位置中形成有導電溝槽，所述微溝槽和所述導電溝槽均形成在所述介電材料中，所述微溝槽位于所述導電溝槽靠近所述柵極一側(cè)的下方，所述導電溝槽和所述微溝槽連通，所述微溝槽的深度為所述導電溝槽的深度的0.1％～50.0％。

可選的，所述有源區(qū)包括源極摻雜區(qū)和漏極摻雜區(qū)，所述存儲晶體管為溝槽晶體管，具有位于所述源極摻雜區(qū)和所述漏極摻雜區(qū)之間的柵極溝槽，所述柵極溝槽形成在所述有源區(qū)的所述襯底中，所述柵極位于所述柵極溝槽中。

可選的，在高度方向上的，所述柵極的表面低于所述襯底對應所述源極摻雜區(qū)和所述漏極摻雜區(qū)的表面。

可選的，所述柵極包括：

柵介質(zhì)層，形成在所述柵極溝槽的底部和側(cè)壁；

功函數(shù)層，形成在所述柵介質(zhì)層上；

柵極電極層，形成在所述功函數(shù)層上并填充所述柵極溝槽。

可選的，所述功函數(shù)層低于所述柵極電極層，使所述柵極電極層的接觸表面包括所述柵極電極層的上表面和未被所述功函數(shù)層包圍的側(cè)表面。

可選的，如權(quán)利要求1所述的存儲器，其特征在于，另包括溝槽隔離結(jié)構(gòu)，形成在所述隔離區(qū)在對應字線位置中，所述導電層形成在所述溝槽隔離結(jié)構(gòu)上，所述微溝槽位于所述溝槽隔離結(jié)構(gòu)靠近所述柵極的側(cè)壁上；

所述溝槽隔離結(jié)構(gòu)包括：

隔離溝槽，形成在所述襯底中；以及，

介電材料，形成在所述隔離溝槽中；

其中，所述微溝槽形成在所述介電材料對應字線且靠近所述柵極的位置中，所述導電層形成在所述介電材料上；

所述溝槽隔離結(jié)構(gòu)在對應字線位置中形成有導電溝槽，所述微溝槽和所述導電溝槽均形成在所述介電材料中，所述微溝槽位于所述導電溝槽靠近所述柵極一側(cè)的下方，所述導電溝槽和所述微溝槽連通；

所述柵極包括：

柵介質(zhì)層，形成在所述柵極溝槽的底部和側(cè)壁；

功函數(shù)層，形成在所述柵介質(zhì)層上；以及，

柵極電極層，形成在所述功函數(shù)層上并填充所述柵極溝槽；

所述柵介質(zhì)層和所述功函數(shù)層除了形成于所述柵極溝槽內(nèi)，更形成于在所述導電溝槽內(nèi)的所述介電材料上。

即，本發(fā)明提供的存儲器中，在對應字線位置的隔離區(qū)中形成有微溝槽，并且所述微溝槽靠近柵極下方的襯底，使所述微溝槽和所述有源區(qū)襯底在高度方向上存在空間重疊。從而當存儲晶體管導通時，在微溝槽與有源區(qū)襯底空間重疊的襯底中也能夠形成一高度方向上的導電區(qū)域，增加了導電溝道的寬度，有利于提高存儲晶體管的驅(qū)動電流和導通電流。并且，本發(fā)明提供的存儲器中，所述微溝槽時形成在隔離區(qū)中，并利用有源區(qū)在高度方向上的襯底區(qū)域，并不需要額外增加隔離區(qū)和有源區(qū)的尺寸，能夠在不改變存儲器尺寸的基礎(chǔ)上，擴展導電溝道的寬度，改善存儲器器件的性能。

附圖說明

圖1為本發(fā)明一實施例中的存儲器的俯視圖；

圖2為圖1所示的本發(fā)明一實施例中的存儲器沿aa’方向的剖面圖；

圖3為圖1所示的本發(fā)明一實施例中的存儲器沿bb’方向的剖面圖；

圖4為圖1所示的本發(fā)明一實施例中的存儲器在cc’區(qū)域的局部放大俯視圖；

圖5為圖1所示的本發(fā)明一實施例中的存儲器沿dd’方向上的剖面圖；

圖6為本發(fā)明一實施例中的存儲器的形成方法的流程示意圖；

圖7為本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s100時的存儲器的俯視圖；

圖8a‐8c為圖7所示本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s100的過程中沿aa’和bb’方向的剖面示意圖；

圖9為本發(fā)明一實施例中的存儲器的形成方法執(zhí)行步驟s200的流程示意圖；

圖10為本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s200時的俯視圖；

圖11為圖10所示的本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s200過程中沿aa’和bb’方向上的剖面示意圖；

圖12為本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s300時的俯視圖；

圖13a和圖13b為圖12所示的本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s300過程中沿aa’和bb’方向上的剖面示意圖；

其中，附圖標記如下：

1‐襯底；

10‐有源區(qū)；

100‐存儲晶體管；

110‐源極摻雜區(qū)；

120‐漏極摻雜區(qū)；

130‐柵極；

130a‐柵極溝槽；

131‐柵介質(zhì)層；

132‐功函數(shù)層；

133‐柵極電極層；

140‐導電溝道；

150‐阱區(qū)；

20‐隔離區(qū)；

210‐溝槽隔離結(jié)構(gòu)；

212‐隔離溝槽；

211‐介質(zhì)材料；

211a‐第一介質(zhì)層；

211b‐第二介質(zhì)層；

220‐導電層；

230‐微溝槽；

240‐導電溝槽；

30‐字線；

z1‐微溝槽深度；

z2‐導電溝槽深度；

z3‐溝槽隔離結(jié)構(gòu)深度；

z4‐掩膜蓋層厚度；

z5‐柵極表面與對應源極摻雜區(qū)/漏極摻雜區(qū)的襯底表面的高度差。

具體實施方式

承上所述，為了提高存儲器元件的密集程度，需相應的縮減存儲晶體管中的導電溝道的尺寸，從而會對存儲晶體管的驅(qū)動電流和導通電流造成影響。因此，在提高器件密集度的基礎(chǔ)上，如何提高存儲晶體管的驅(qū)動電流和導通電流以進一步改善存儲器性能至關(guān)重要。

為此，本發(fā)明提供了一種存儲器，包括：

襯底，所述襯底上定義有多個形成有存儲晶體管的有源區(qū)和位于所述有源區(qū)外圍的隔離區(qū)；

字線，包括位于所述有源區(qū)上的柵極和位于隔離區(qū)上的導電層，所述柵極和所述導電層相互連接；以及

微溝槽，位于所述隔離區(qū)的對應字線位置中且靠近所述襯底的所述柵極下方，所述導電層更填充于所述微溝槽中。

本發(fā)明提供的存儲器中，在對應字線位置且靠近有源區(qū)的隔離區(qū)中形成有微溝槽，并且所述微溝槽中填充有與有源區(qū)中柵極連接的導電層，因此，存儲晶體管導通時，在微溝槽在靠近柵極下方的襯底中能夠產(chǎn)生一高度方向上的導電區(qū)域，所述導電區(qū)域構(gòu)成存儲晶體管的導電溝道的一部分，這相當于增加了導電溝槽的寬度，有利于提高存儲晶體管的驅(qū)動電路和導通電流。即，所述微溝槽是形成在靠近柵極的隔離區(qū)中，不需要額外增加有源區(qū)和隔離區(qū)的尺寸，并且，利用有源區(qū)在高度方向的襯底區(qū)域，進一步拓寬所述導電溝道的寬度，從而可在不改變存儲器尺寸的基礎(chǔ)上，有效提高存儲器的性能。

以下結(jié)合附圖和具體實施例對本發(fā)明提出的存儲器作進一步詳細說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

圖1為本發(fā)明一實施例中的存儲器的俯視圖，如圖1所示，所述存儲器包括一襯底1，所述襯底1上定義有多個有源區(qū)10和位于所述有源區(qū)10外圍的隔離區(qū)20。其中，多個所述有源區(qū)10呈陣列式排布，在相鄰的有源區(qū)10之間形成有所述隔離區(qū)20，通過所述隔離區(qū)20使各個有源區(qū)10之間相互獨立，避免有源區(qū)10之間相互干擾。進一步的，在所述有源區(qū)10中形成有存儲晶體管100，所述存儲晶體管100包括源極摻雜區(qū)110、漏極摻雜區(qū)120和柵極130。

繼續(xù)參考圖1所示，所述存儲器還包括字線30，所述字線30包括位于有源區(qū)10上的柵極130和位于隔離區(qū)20上的導電層220，即，若干柵極130和導電層220相互連接構(gòu)成所述字線30的至少一部分。因此，可以理解的是，在對應字線的位置中，靠近有源區(qū)的區(qū)域即為靠近柵極的區(qū)域。其中，所述字線30和所述有源區(qū)10的延伸方向呈特定角度設(shè)置，例如，所述字線30的延伸方向和所述源區(qū)10的延伸方向的夾角θ為90°～130°等，通過使有源區(qū)10以相對于所述字線30傾斜排布，從而有利于提高有源區(qū)10的排布密度，提高存儲器件的密集程度。

需要說明的是，本發(fā)明所揭示的內(nèi)容中所稱的方位“上”及“下”僅是用來表示相對的位置關(guān)系，并非限定為“上方”及“下方”，還可指代“內(nèi)”。比如，柵極位于有源區(qū)上，即可以理解為柵極位于有源區(qū)上方，也可以理解為柵極位于有源區(qū)中(內(nèi))。

圖2為圖1所示的本發(fā)明一實施例中的存儲器沿aa’方向的剖面圖。結(jié)合圖1和圖2所示，所述存儲器還包括微溝槽230，位于所述隔離區(qū)20的對應字線位置中且靠近所述襯底1的所述柵極130下方，所述導電層220進一步填充于所述微溝槽中。即，在對應字線位置，且靠近存儲晶體管的柵極130下方的襯底的隔離區(qū)20中形成有所述微溝槽230，所述微溝槽230中填充有所述導電層220，應當理解，構(gòu)成字線30的導電層220中也包括填充于微溝槽230中的導電層。即，所述微溝槽230位于對應字線位置的隔離區(qū)20中且靠近所述柵極130下方的襯底1，從而使所述微溝槽230和柵極130下方的襯底在高度方向上至少部分空間重疊(在高度方向上空間重疊可以理解為：在高度方向上部分區(qū)間內(nèi)，同時具有所述微溝槽和柵極下方的襯底)。如此一來，當所述存儲晶體管導通時，在所述微溝槽與柵極下方的襯底(有源區(qū)襯底)空間重疊的襯底中能夠形成一高度方向上的導電區(qū)域，構(gòu)成存儲晶體管的導電溝道的一部分。

本文中，所述高度方向是指柵極130的高度方向，即垂直于襯底1表面的方向。本實施例中，在確保微溝槽230中的導電層220能夠與有源區(qū)襯底1隔離的基礎(chǔ)上，使微溝槽230緊鄰柵極130下方的襯底設(shè)置，該微溝槽230的寬度(沿字線長度方向的尺寸)并不作限制，只要不影響隔離區(qū)20的隔離功能即可。

參考圖2所示，當存儲晶體管100被字線30尋址而導通時，位于柵極130下方的襯底1中會形成第一導電區(qū)域a；同時，在填充有導電層的微溝槽230靠近柵極130一側(cè)的襯底1中會形成第二導電區(qū)域b，所述第一導電區(qū)域a和第二導電區(qū)域b共同構(gòu)成存儲晶體管的導電溝道140。圖2中，所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120分別位于所述柵極130在垂直于紙面方向上的兩側(cè)，因此，所述導電溝道140中電流的導通方向至少包括垂直于紙面的方向。也就是說，所述導電溝道140的截面積包括對應于柵極130下方的水平方向(字線長度方向)上的第一導電區(qū)域a的面積以及對應微溝槽230一側(cè)的深度方向(柵極高度方向)上的第二導電區(qū)域b的面積?？梢?，位于微溝槽230中的導電層220也能夠起到柵極的作用，從而可利用有源區(qū)在深度方向上的襯底區(qū)域，進一步增加一導電區(qū)域以構(gòu)成導電溝道140的一部分，這相當于了增加了導電溝道140的寬度，有利于提高存儲晶體管的導通電流。

進一步的，所述存儲器還包括溝槽隔離結(jié)構(gòu)210，形成在所述隔離區(qū)20的襯底1中。本實施例中，形成有溝槽隔離結(jié)構(gòu)210的區(qū)域即定義為隔離區(qū)20。其中，在所述隔離區(qū)20對應字線位置中，所述導電層220形成在所述溝槽隔離結(jié)構(gòu)210上，所述微溝槽230位于所述溝槽隔離結(jié)構(gòu)210靠近柵極130的側(cè)壁上。

繼續(xù)參考圖2所示，本實施例中，所述溝槽隔離結(jié)構(gòu)210包括隔離溝槽212以及介電材料211，所述隔離溝槽212形成在所述襯底1中，所述介電材料211填充在所述隔離溝槽212中。其中，所述微溝槽230形成在介電材料211對應字線且靠近所述柵極130的位置中，并使所述導電層220形成在所述介電材料211上并填充所述微溝槽230。

如上所述，所述第二導電區(qū)域b包括所述微溝槽230在靠近柵極130一側(cè)的襯底區(qū)域。具體的說，當在隔離區(qū)20中，與柵極130下方的襯底在高度方向上存在空間重疊的僅為微溝槽230時，即相當于在對應字線位置的隔離區(qū)20中，與有源區(qū)襯底在高度方向上存在空間重疊的導電層220僅包括位于微溝槽230中的導電層220，則所述第二導電區(qū)域b僅包括微溝槽230在靠近柵極130一側(cè)的襯底區(qū)域。顯然，在對應字線位置的隔離區(qū)20中，還可通過進一步增加導電層220在高度方向上與有源區(qū)襯底的空間重疊面積，從而可增加導電層220在深度方向上所覆蓋的襯底面積，當存儲晶體管導通時，可增加第二導電區(qū)域b的面積，使存儲晶體管的導電溝道140進一步加寬。

本實施例中，所述溝槽隔離結(jié)構(gòu)210在對應字線30位置中還形成有導電溝槽240，所述導電溝槽240和所述微溝槽230可均形成在所述介電材料211中，所述微溝槽230位于所述導電溝槽240靠近柵極一側(cè)的下方。可以理解的是，在對應字線位置的隔離區(qū)20中，所述介質(zhì)材料211僅形成在所述隔離溝槽212靠近底部的區(qū)域，所述隔離溝槽212靠近頂部的區(qū)域則填充導電層220，從而使所述導電層220在深度方向上所覆蓋的有源區(qū)的襯底區(qū)域不僅包括微溝槽230內(nèi)的導電層對應的襯底區(qū)域，還包括位于導電溝槽240內(nèi)的導電層所對應的襯底區(qū)域。

具體參考圖2所示，當所述存儲晶體管100導通時，柵極130下方的襯底1中形成水平方向上的第一導電區(qū)域a，位于導電溝槽240和微溝槽230中的導電層220在靠近柵極130一側(cè)的襯底1中形成深度方向上的第二導電區(qū)域b，構(gòu)成存儲晶體管100的導電溝道140。此外，由于在隔離區(qū)20中形成有溝槽隔離結(jié)構(gòu)210，所述溝槽隔離結(jié)構(gòu)210延伸至襯底1內(nèi)部，并且其深度遠遠大于導電溝道140的深度，從而可避免對其他存儲晶體管造成影響。進一步，所述溝槽隔離結(jié)構(gòu)210在襯底1中延伸深度可根據(jù)實際所形成的存儲器結(jié)構(gòu)進行調(diào)整。

具體參考圖2所示，所述隔離溝槽212的底部位于第一深度位置d1。在對應字線位置的隔離區(qū)中，所隔離溝槽212的頂部位于第二深度位置d2，所述介質(zhì)材料211的表面位于第三深度位置d3，所述微溝槽230由第三深度位置d3延伸至第四深度位置d4，所述導電溝槽240由第二深度位置d2延伸至第三深度位置d3。即，所述微溝槽230的深度值z1＝d3高度值‐d4高度值；所述導電溝槽240的深度值z2＝d2高度值‐d3高度值。結(jié)合圖1和圖2所示，本實施例中，所述存儲晶體管100的柵極130和所述導電層220連接構(gòu)成字線30，在對字線30尋址時，為提高所述存儲器的性能，可根據(jù)實際需求，調(diào)整所述導電溝槽240的深度值z2，使位于溝槽隔離結(jié)構(gòu)210中的導電層220的厚度維持在預定的范圍內(nèi)。此外，還可對所述微溝槽230的深度值z1進行調(diào)整，以在確保所述存儲器的性能的基礎(chǔ)上，提高所述存儲晶體管的導通電流。例如，所述微溝槽230的深度值z1可以為第二深度位置d3至所述隔離溝槽的頂部位置d2之間的高度差值的0.1％～50.0％，即，z1＝(0.1％～50.0％)*z2?；蛘呖芍苯釉O(shè)定所述微溝槽230的深度值z1小于等于38nm。

作為具體的示例，所述介質(zhì)材料211進一步包括第一介質(zhì)層211a以及第二介質(zhì)層211b，所述第一介質(zhì)層211a形成在所述隔離溝槽212的底部和側(cè)壁上(僅覆蓋隔離溝槽212的底部和側(cè)壁，并不填滿隔離溝槽212)，所述第二介質(zhì)層211b形成在所述第一介質(zhì)層211a上，所述第一介質(zhì)層211a以及第二介質(zhì)層211b共同填滿所述隔離溝槽212。所述微溝槽230形成在所述第一介質(zhì)層211a中，即，所述微溝槽230從所述第一介質(zhì)層211a的表面向下延伸。

其中，在所述溝槽隔離結(jié)構(gòu)210對應字線位置中，所述第二介質(zhì)層211b的表面位于第三深度位置d3，即，在第二介質(zhì)層211b上方的隔離溝槽212構(gòu)成導電溝槽240；而在所述溝槽隔離結(jié)構(gòu)210非對應字線位置中，所述第一介質(zhì)層211a的最大高度位置低于所述隔離溝槽212的頂部位置(即，第二深度位置d2)，并且所述第二介質(zhì)層211b覆蓋所述第一介質(zhì)層211a并填充所述隔離溝槽212。溝槽隔離結(jié)構(gòu)210非對應字線位置的結(jié)構(gòu)將在后續(xù)進行詳細說明。

進一步的，溝槽隔離結(jié)構(gòu)210在對應字線位置中，所述第二介質(zhì)層211b的高度大于所述第一介質(zhì)層211a的高度，此時，所述第二介質(zhì)層211b與所述隔離溝槽212的側(cè)壁之間存在有一凹陷區(qū)域，所述凹陷區(qū)域即可構(gòu)成所述微溝槽230。本實施例中，通過采用兩種不同介質(zhì)層，并且兩種介質(zhì)層具有不同的刻蝕選擇比，從而在對兩種介質(zhì)層進行刻蝕時，刻蝕速率較快的介質(zhì)層中會相應的形成凹陷。即，本實施例中，第一介質(zhì)層211a采用具有較快刻蝕速率的材質(zhì)形成，第二介質(zhì)層211b采用具有較慢的刻蝕速率的材質(zhì)形成，應當理解，此處“較快刻蝕速率”是指與“較慢刻蝕速率”比較而言，只要第一介質(zhì)層211a的刻蝕速率大于第二介質(zhì)層211b的刻蝕速率，均可認為第一介質(zhì)層211a的刻蝕速率為較快刻蝕速率，第二介質(zhì)層211b的刻蝕速率為較慢刻蝕速率。例如，所述第一介質(zhì)層211a的材質(zhì)可以為氧化硅(sio)，所述第二介質(zhì)層211b的材質(zhì)可以為氮化硅(sin)。此外，本領(lǐng)域技術(shù)人員應當認識到，形成微溝槽230時，其形貌、深度和開口的大小均可根據(jù)實際需求進行調(diào)整，例如可通過調(diào)整刻蝕工藝或者調(diào)整所述第一介質(zhì)層和所述第二介質(zhì)層的厚度等來調(diào)整微溝槽230的形貌、深度和開口的大小，此處不做限定。

圖3為圖1所示的本發(fā)明一實施例中的存儲器沿bb’方向的剖面圖，即，圖3示出了源極摻雜區(qū)/漏極摻雜區(qū)和非對應字線位置的隔離區(qū)的結(jié)構(gòu)。結(jié)合圖1和圖3所示，在bb’方向上，有源區(qū)10中形成有存儲晶體管100的源極摻雜區(qū)/漏極摻雜區(qū)，隔離區(qū)20中形成有隔離結(jié)構(gòu)210。與圖2所示的沿aa’方向的剖面結(jié)構(gòu)相比，在圖3所示的沿bb’方向的剖面結(jié)構(gòu)中，隔離區(qū)20中僅形成有溝槽隔離結(jié)構(gòu)210而并沒有形成導電層。

參考圖3所示，在非對應字線位置的隔離區(qū)20中，不需要形成導電層，進而也不需要對介質(zhì)材料210進行刻蝕。如上所述，介質(zhì)材料210包括第一介質(zhì)層211a和第二介質(zhì)層211b。其中，在非對應字線位置的溝槽隔離結(jié)構(gòu)210中，第一介質(zhì)層211a形成在所述隔離溝槽的底部和側(cè)壁，并且所述第一介質(zhì)層211a的最大高度位置低于所述隔離溝槽212的頂部位置，所述第二介質(zhì)層211b形成在所述第一介質(zhì)層211a上并與第一介質(zhì)層211a共同填充所述隔離溝槽212?？梢?，在所述隔離溝槽212靠近頂部的區(qū)域中，其側(cè)壁上沒有形成第一介質(zhì)層211a，而是完全填充第二介質(zhì)層211b以覆蓋第一介質(zhì)層211a，即，靠近隔離溝槽210頂部的第二介質(zhì)層211b可構(gòu)成一掩膜蓋層，從而，在后續(xù)的工藝中(例如，刻蝕工藝)，能夠?qū)Φ谝唤橘|(zhì)層211a進行保護，避免隔離溝槽中的介質(zhì)材料211被消耗，確保溝槽隔離結(jié)構(gòu)210的隔離效果。

因此，如上所述，當采用兩者具有不同刻蝕速率的介質(zhì)材料時，一方面可利用不同的刻蝕選擇比，而通過一次刻蝕形成微溝槽，同時所形成的微溝槽230自對準的形成在隔離溝槽212的側(cè)壁上，從而使對應字線位置且靠近柵極130一側(cè)的溝槽隔離結(jié)構(gòu)210中形成有所述微溝槽230；另一方面，在非對應字線位置的溝槽隔離結(jié)構(gòu)210中，還可利用第二介質(zhì)層在第一介質(zhì)層上形成一掩膜蓋層，保護隔離溝槽212中的介質(zhì)材料211。

此外，結(jié)合圖2和圖3所示，由于圖2所示的對應字線位置的溝槽隔離結(jié)構(gòu)210中還形成有導電溝槽240和微溝槽230，因此在對應字線位置的隔離區(qū)中的結(jié)構(gòu)和非對應字線位置的隔離區(qū)中的結(jié)構(gòu)存在差異。

進一步的，可通過調(diào)整所述第一介質(zhì)層211a的最大高度位置，進而改變所述掩膜蓋層的厚度，從而在執(zhí)行刻蝕工藝以形成微溝槽230時，可調(diào)整所形成的微溝槽230的高度位置。其中，所述掩膜蓋層的厚度可根據(jù)所述溝槽隔離結(jié)構(gòu)210的深度進行調(diào)整，例如，可使所述掩膜蓋層的厚度為圖3所示的溝槽隔離結(jié)構(gòu)210的深度的0.1％～50％。

圖4為圖1所示的本發(fā)明一實施例中的存儲器在cc’區(qū)域的局部放大圖，圖5為圖1所示的本發(fā)明一實施例中的存儲器沿dd’方向上的剖面圖。即，圖4示出了一個存儲晶體管的結(jié)構(gòu)示意圖，圖5示出了所述存儲晶體管在沿著導電溝道中電流的流通方向的剖面示意圖。需說明的是，為便于理解，圖4中并未完全示出cc’區(qū)域中的所有結(jié)構(gòu)，而是對部分結(jié)構(gòu)進行簡化，例如，圖4中的柵極130僅示出了柵極電極層，應當理解的是，在所述柵極電極層和襯底之間還可進一步包括柵介質(zhì)層，再進一步還可包括功函數(shù)層；以及，在圖4中，位于c側(cè)示出了漏極摻雜區(qū)和溝槽隔離結(jié)構(gòu)，而在c’側(cè)僅示出了源極摻雜區(qū)的結(jié)構(gòu)。

結(jié)合圖4和圖5所示，本實施例中，所述存儲晶體管為溝槽晶體管，所述柵極130位于所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120之間的柵極溝槽130a中，所述柵極溝槽130a形成在所述有源區(qū)10的襯底1中。即，所述柵極130可以采用溝槽柵極，從而在沿著電流的導通方向上(即，源極摻雜區(qū)110至漏極摻雜區(qū)的電流流通方向)可形成u型的導電溝道，從而提高了導電溝道的長度。如此一來，隨著存儲器尺寸的縮減，即使源極摻雜區(qū)110和漏極摻雜區(qū)120之間的絕對距離縮減，然而，由于所形成的導電溝道為u型溝道，從而可有效改善存儲晶體管的短溝道效應。

本實施例中，在對應字線位置的隔離區(qū)20中還形成有導電溝槽240，所述導電溝槽240、微溝槽230和所述柵極溝槽130a連通，構(gòu)成字線溝槽，進而可同時形成字線材料以制備出字線30。進一步的，所述柵極溝槽130a的底部位置與所述導電溝槽240的頂部位置齊平或接近齊平。也就是說，所述導電溝槽240的深度位置低于所述柵極溝槽130a的深度位置，從而使導電溝槽240在高度方向上與柵極溝槽130a下方的襯底1之間具有空間重疊區(qū)域。

接著結(jié)合圖2～圖5所示，所述柵極130形成在柵極溝槽130a中，并且，在高度方向上，所述柵極130的表面低于所述襯底1對應所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120的表面。相應的，所述柵極130的上表面也不高于靠近源極摻雜區(qū)/漏極摻雜區(qū)的溝槽隔離結(jié)構(gòu)210的頂部位置(即，圖3所示的沿bb’方向的溝槽隔離結(jié)構(gòu)210中的第五深度位置d5)。本實施例中，所述柵極130的上表面低于所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120的上表面，以及，所述柵極130的上表面與所述導電層220的上表面齊平或接近齊平，也就是說，所述導電層220的上表面也低于所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120的上表面。因此，結(jié)合圖2、圖3和圖4所示可以發(fā)現(xiàn)，在對應字線位置的結(jié)構(gòu)的整體高度低于非對應字線位置的結(jié)構(gòu)的整體高度。

具體參考圖2～圖4所示，與圖2所示的沿aa’方向的隔離區(qū)的結(jié)構(gòu)相比，在圖3所示的沿bb’方向的隔離區(qū)的結(jié)構(gòu)中，其頂部高度大于所述圖2所示的隔離區(qū)結(jié)構(gòu)的頂部高度。即，圖2所示的隔離區(qū)中其頂部位于第二深度位置d2，圖3所示的隔離區(qū)中其頂部位于第五深度位置d5，第五深度位置d5高于所述第二深度位置d2，并且，第五深度位置d5也是圖3所示的隔離溝槽212的頂部位置，因此，在非對應字線位置的隔離區(qū)中，隔離溝槽121的深度值z3＝d5的高度值‐d1的高度值。以及，在非對應字線位置的溝槽隔離結(jié)構(gòu)210中，第一介質(zhì)層211a的最大高度位置位于第六深度位置d6，因此，所述掩膜蓋層的厚度值z4＝d5的高度值‐d6的高度值，相應的，本實施例中，所述掩膜蓋層的厚度值z4＝(0.1％～50％)z3。

進一步的，參考圖2、圖4和圖5所示，所述柵極130包括柵介質(zhì)層131、功函數(shù)層132以及柵極電極層133。所述柵介質(zhì)層131形成在所述柵極溝槽130a的底部和側(cè)壁。所述功函數(shù)層132形成在所述柵介質(zhì)層131上。所述柵極電極層133形成在所述功函數(shù)層132上并填充所述柵極溝槽。所述柵介質(zhì)層131例如為氧化氧和/或氮化層；所述功函數(shù)層132例如為氮化鈦(tin)、硅化鈦(siti)或硅化鈷(cosi)等；所述柵極電極層133例如為鎢(w)或鋁(al)等。

本實施例中，所述柵極電極層133和所述導電層220連接，并且所述柵極電極層133和所述導電層220可采用相同的導電材料形成，從而使所述柵極電極層133和所述導電層220能夠同時形成。此外，在所述隔離區(qū)20中，導電層220的下方也可相應的形成有絕緣層，通過所述絕緣層使導電層220和所述襯底1隔離。進一步的，所述絕緣層和所述柵介質(zhì)層131可同時形成，例如可采用熱氧化工藝形成。類似的，在所述隔離區(qū)20中也可同樣的形成有功函數(shù)層，位于隔離區(qū)20中的功函數(shù)層形成在導電溝槽和微溝槽的底部和側(cè)壁上，即所述功函數(shù)層位于絕緣層和介電材料層上。

繼續(xù)參考圖4和圖5所示，所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120分別位于所述柵極130的兩側(cè)。根據(jù)不同導電類型的存儲晶體管，所述源極摻雜區(qū)110和漏極摻雜區(qū)120中摻雜相應導電類型的離子，例如所述存儲晶體管為n型晶體管時，則所述源極摻雜區(qū)110和漏極摻雜區(qū)120中的摻雜離子為n型摻雜離子，所述n型摻雜離子例如為磷(p)離子。進一步的，在所述有源區(qū)10的襯底1中還形成有一阱區(qū)150，所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120均形成在所述阱區(qū)150中，當存儲晶體管導通時，能夠在阱區(qū)150中形成導電溝道140。其中，所述阱區(qū)150在襯底1中的摻雜深度(深度方向)大于所述微溝槽230的深度，進一步的，所述阱區(qū)150在水平方向上延伸至隔離區(qū)20和有源區(qū)20的邊界區(qū)域。本實施例中，所述存儲晶體管為n型晶體管，相應的，所述阱區(qū)150中的摻雜離子為p型離子，例如為硼(b)離子。

重點參考圖4和圖5所示，本實施例中，所述柵極130的表面低于對應源極摻雜區(qū)110/漏極摻雜區(qū)120的襯底表面，以減少了柵極130覆蓋源極摻雜區(qū)/漏極摻雜區(qū)的面積，從而可有效改善電場變化而產(chǎn)生結(jié)電流現(xiàn)象。然而，應當認識到，雖然所述柵極130的表面低于源極摻雜區(qū)110和所述漏極摻雜區(qū)120的襯底表面，但是所述柵極130和所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120之間仍然存在有空間重疊的區(qū)域，即，所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120的摻雜深度低于所述柵極130的表面，以確保所述存儲晶體管能夠正常運行。

進一步的，所述柵極130中的功函數(shù)層132低于所述源極摻雜區(qū)/漏極摻雜區(qū)的襯底，從而使功函數(shù)層132與所述源極摻雜區(qū)/漏極摻雜區(qū)之間的距離增加，有利于防止功函數(shù)層132在源極摻雜區(qū)/漏極摻雜區(qū)之間發(fā)生柵至漏極摻雜區(qū)泄露(gated‐inducedrainleakage，gidl)。

優(yōu)選的方案中，在所述柵極130表面低于對應源極摻雜區(qū)/漏極摻雜區(qū)的襯底表面的基礎(chǔ)上，使所述柵極電極層133進一步高于所述功函數(shù)層132，即，所述柵極電極層133從所述功函數(shù)層132所包圍的區(qū)域中凸出設(shè)置(柵極電極層133與功函數(shù)層132具有高度差)，如此一來，可使柵極電極層133用于與后續(xù)的結(jié)構(gòu)實現(xiàn)接觸連接的表面積不僅包括柵極電極層133上表面的面積，還包括柵極電極層133未被功函數(shù)層132包圍的側(cè)表面的面積，從而可有效增大所述柵極電極層130的接觸表面積，有利于降低接觸電阻。其中，所述柵極電極層133和所述功函數(shù)層132之間的高度差例如為所述柵極電極層133和所述源極摻雜區(qū)/漏極摻雜區(qū)的高度差的0.01％～15.0％。

根據(jù)如上所述的存儲器，以下介紹一種形成所述存儲器的方法，具體參考圖6所示，所述存儲器的形成方法包括：

步驟s100，提供一襯底，所述襯底上定義有用于形成存儲晶體管的有源區(qū)以及位于所述有源區(qū)外圍的隔離區(qū)；

步驟s200，形成微溝槽在所述隔離區(qū)對應字線位置且靠近所述有源區(qū)中；即，在對應字線位置且靠近有源區(qū)的隔離區(qū)中形成微溝槽，從而可使所述微溝槽和所述有源區(qū)的襯底在高度方向上至少部分空間重疊；

步驟s300，形成柵極在所述有源區(qū)中，并形成導電層在所述隔離區(qū)對應字線位置中，所述導電層填充所述微溝槽。在所述有源區(qū)中形成柵極，以構(gòu)成存儲晶體管的柵極，以及在對應字線位置的隔離區(qū)中形成導電層，使所述柵極和所述導電層連接進而構(gòu)成字線。

下面以具體的實施例并結(jié)合圖6、圖7和圖8a‐8c所示，對本發(fā)明中的存儲器的形成方法進行詳細說明。其中，圖7為本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s100時的存儲器的俯視圖，圖8a‐8c為圖7所示本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s100的過程中沿aa’和bb’方向的剖面示意圖。

首先，執(zhí)行步驟s100，具體參考圖7和圖8a‐圖8c所示，提供一襯底1，所述襯底1上定義有用于形成存儲晶體管的有源區(qū)10以及位于所述有源區(qū)10外圍的隔離區(qū)20。

進一步的，在所述隔離區(qū)20中形成有溝槽隔離結(jié)構(gòu)210。本實施例中，形成有溝槽隔離結(jié)構(gòu)210的區(qū)域即定義為隔離區(qū)20，以通過溝槽隔離結(jié)構(gòu)210使相鄰有源區(qū)10之間相互隔離。其中，所述溝槽隔離結(jié)構(gòu)210包括一隔離溝槽212和填充所述隔離溝槽212的介質(zhì)材料。

本實施例中，采用兩種不同的介質(zhì)材料填充所述隔離溝槽212，以便于在后續(xù)形成微溝槽時，能夠?qū)崿F(xiàn)自對準的將所述微溝槽形成隔離區(qū)20的邊界區(qū)域，從而使微溝槽靠近有源區(qū)10。具體的，所述溝槽隔離結(jié)構(gòu)210的形成方法可參考圖8a‐8c所示，具體的：

步驟一，參考圖8a所示，形成隔離溝槽212在所述襯底1的所述隔離區(qū)20中，所述隔離溝槽212的深度z3可根據(jù)實際需求調(diào)整；其中，在所述隔離區(qū)20的襯底1中形成隔離溝槽212方法例如為：首先，在襯底1上形成圖形化的硬掩膜層，所述圖形化的硬掩膜層覆蓋所述有源區(qū)10的襯底，并暴露出隔離區(qū)20的襯底；接著，對暴露出的襯底1執(zhí)行刻蝕工藝，以在隔離區(qū)20中形成所述隔離溝槽212，所述刻蝕工藝可以為干法蝕刻；所述圖形化的硬掩膜層可在刻蝕工藝中被消耗掉，或者，對暴露出的襯底1執(zhí)行刻蝕工藝后單獨去除所述圖形化的硬掩膜層；

步驟二，繼續(xù)參考圖8a所示，形成第一介質(zhì)層211a在所述隔離溝槽212的側(cè)壁和底部上；具體的，可通過氣相沉積工藝，在所述隔離溝槽212的側(cè)壁和底部上沉積第一介質(zhì)層211a的介質(zhì)材料，以形成第一介質(zhì)層211a，，本實施例中，所述第一介質(zhì)層211a的介質(zhì)材料為氧化硅；

步驟三，參考圖8c所示，形成第二介質(zhì)層211b在所述第一介質(zhì)層211a上，所述第二介質(zhì)層211b填充所述隔離溝槽212，以形成溝槽隔離結(jié)構(gòu)210；類似的，在所述第一介質(zhì)層211a上形成第二介質(zhì)層211b時，也可通過氣相沉積工藝沉積第二介質(zhì)層211b的介質(zhì)材料；進一步的，在沉積所述第二介質(zhì)層211b的介質(zhì)材料后，還可進一步對其執(zhí)行平坦化處理，所述平坦化處理例如為化學機械平坦化處理或者等離子蝕刻等。本實施例中，所述第二介質(zhì)層211a的介質(zhì)材料為氮化硅。

進一步的，在沉積所述第一介質(zhì)層211a和第二介質(zhì)層211b之后，還包括對所述第一介質(zhì)層211a和所述第二介質(zhì)層211b執(zhí)行致密化處理(densification)，以增加介質(zhì)材料的致密性，確保溝槽隔離結(jié)構(gòu)210的隔離效果，以及強化其機械強度。本實施例中，在沉積完第一介質(zhì)層211a和第二介質(zhì)層21b的介質(zhì)材料后，執(zhí)行第一次致密化處理，不僅能夠提高介質(zhì)材料的致密性，同時還可有效釋放第一介質(zhì)層和第二介質(zhì)層中的應力，提高所述第一介質(zhì)層和第二介質(zhì)層的機械強度；以及，在對所述第二介質(zhì)層211b執(zhí)行平坦化處理的同時，或者在執(zhí)行平坦化處理之后，還包括執(zhí)行第二次致密化處理。具體的，所述第一次致密化處理和所述第二次致密化處理可均為高溫熱退火工藝，所述高溫熱退火工藝的制程溫度例如為800℃～1200℃。在具體實施過程中，在第二次致密化處理中高溫熱退火工藝的溫度也可以大于第一次致密化處理中高溫熱退火工藝的溫度。此外，在執(zhí)行高溫熱退火工藝時還可進一步通入臭氧(o3)和/或一氧化碳(co)等強反應性氣體。當然，所述第一次致密化處理和所述第二次致密化處理也可以是結(jié)合高能光線激化和所述熱退火工藝實現(xiàn)，所述高能光線例如為紫外光(uv)或激光(laser)等。

重點參考圖8b和圖8c所示，優(yōu)選的方案中，在執(zhí)行步驟二之后，以及執(zhí)行步驟三之前，還包括刻蝕所述第一介質(zhì)層211a，使刻蝕后的第一介質(zhì)層211a的最大高度位置低于所述隔離溝槽212的頂部高度位置。然后，再執(zhí)行步驟三，填充所述第二介質(zhì)層211b在所述隔離溝槽212中，此時，位于所述第一介質(zhì)層211a的最大高度位置以上的隔離溝槽212中完全填充第二介質(zhì)層211b而覆蓋所述第一介質(zhì)層211a，以構(gòu)成一掩膜蓋層。具體可通過控制第一介質(zhì)層211a的蝕刻量，調(diào)整掩膜蓋層的厚度z4。如上述實施例所述，所述掩膜蓋層的厚度z4可以為所述隔離溝槽212的深度z3的0.01％～50.0％。

此外，在步驟s100中，還進一步包括在有源區(qū)10的襯底1中形成一阱區(qū)150，所述阱區(qū)150可通過離子注入工藝形成。具體的，阱區(qū)150的摻雜類型根據(jù)需形成的存儲晶體管的導電類型決定，例如本實施例中，所形成的存儲晶體管為n型晶體管，則所述阱區(qū)150為p型摻雜區(qū)。具體的，形成所述阱區(qū)150的離子注入工藝可在形成溝槽隔離結(jié)構(gòu)210之后執(zhí)行，即在形成溝槽隔離結(jié)構(gòu)210之后，執(zhí)行離子注入工藝并進一步結(jié)合擴散工藝，使所述阱區(qū)150形成在有源區(qū)10中，并且在水平方向上擴散至隔離區(qū)20和有源區(qū)10的邊界區(qū)域。以及，所述阱區(qū)150的摻雜深度可根據(jù)實際狀況進行調(diào)整，例如，本實施例中，在考慮后續(xù)所形成的微溝槽的情況下，需使所述阱區(qū)150的摻雜深度大于后續(xù)所形成的微溝槽的深度。

接著，執(zhí)行步驟s200，具體參考圖9、圖10和圖11所示。其中，圖9為本發(fā)明一實施例中的存儲器的形成方法執(zhí)行步驟s200的流程示意圖，圖10為本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s200時的俯視圖，圖11為圖10所示的本發(fā)明一實施例中的存儲器的形成方法在執(zhí)行步驟s200過程中沿aa’和bb’方向上的剖面示意圖。

如圖10和圖11所示，在對應字線30位置且靠近有源區(qū)的襯底的隔離區(qū)20中形成微溝槽230，從而使所述微溝槽230和所述有源區(qū)的襯底1在高度方向上至少部分空間重疊。由于需形成的字線30包括后續(xù)形成在隔離區(qū)20中的導電層220和形成在有源區(qū)10中的柵極130，并且導電層220和柵極130連接，因此，在對應字線的位置中，靠近有源區(qū)10也意味著靠近后續(xù)形成的柵極的位置。所述微溝槽230可通過刻蝕工藝形成，即，在形成有溝槽隔離結(jié)構(gòu)210的隔離區(qū)20中，通過刻蝕溝槽隔離結(jié)構(gòu)210中的介質(zhì)材料以形成所述微溝槽230。

具體參考圖11所示，本實施例中，所述微溝槽230的形成方法為：在對應字線位置的隔離區(qū)20中，對相應的第一介質(zhì)層211a和所述第二介質(zhì)層211b執(zhí)行刻蝕工藝；由于第一介質(zhì)層211a和第二介質(zhì)層211b分別采用不用的介質(zhì)材料形成，并且對所述第二介質(zhì)層211b和對所述第一介質(zhì)層211a的刻蝕選擇比大于1，因此在同一刻蝕工藝中，第一介質(zhì)層211a的消耗量大于第二介質(zhì)層211b的消耗量，從而可使刻蝕后的第一介質(zhì)層211a的表面(頂面)低于刻蝕后的第二介質(zhì)層211b的表面(頂面)，使刻蝕后的第二介質(zhì)層211b和所述隔離溝槽212的側(cè)壁之間形成一凹陷區(qū)域，所述凹陷區(qū)域構(gòu)成所述微溝槽230。即，本實施例中，利用兩種不同的介質(zhì)材料填充隔離溝槽，從而可僅利用一道刻蝕工藝形成微溝槽230，并且，所形成的微溝槽230能夠自對準的形成在靠近有源區(qū)的位置，從而可簡化工藝提高工藝窗口。

進一步的，對所述第一介質(zhì)層211a和所述第二介質(zhì)層211b執(zhí)行刻蝕工藝以形成微溝槽230時，還同時形成導電溝槽240在所述微溝槽230上方(即，在微溝槽230的上方形成導電溝槽240)，所述導電溝槽240和所述微溝槽230連通，所述導電溝槽240和所述微溝槽230在后續(xù)的制程中，用于填充導電層，進而構(gòu)成存儲器字線的一部分。此時，由于對應字線位置且靠近有源區(qū)的區(qū)域即為靠近柵極位置的區(qū)域，因此，所形成的導電溝槽240和所述微溝槽230均靠近用于形成柵極的區(qū)域，并且，導電溝槽240和所述微溝槽230在高度方向上均與有源區(qū)的襯底空間重疊。

應當理解的是，本實施例中，在溝槽隔離結(jié)構(gòu)210中形成有掩膜蓋層，根據(jù)需形成的存儲器結(jié)構(gòu)，可通過調(diào)整掩膜蓋層的厚度，從而可改變所形成的導電溝槽240的深度，以及微溝槽230的高度位置。

此外，本實施例中，需形成的存儲晶體管為溝槽晶體管，因此，在形成存儲晶體管的柵極時，還包括形成柵極溝槽在所述襯底1的所述有源區(qū)10中，形成柵極溝槽。類似的，也可通過刻蝕工藝對襯底1進行刻蝕，以在有源區(qū)10的襯底1中形成所述柵極溝槽。

也就是說，本實施例中，所述柵極溝槽、導電溝槽和微溝槽中均需填充導電材料，以構(gòu)成存儲器的字線30，因此，所形成的柵極溝槽、導電溝槽和微溝槽的位置均與后續(xù)所形成的字線位置對應?；诖?，在優(yōu)選的方案中，可通過直接定義出字線的圖形，從而能夠利用同一道光刻工藝并結(jié)合相應的刻蝕工藝分別形成所述柵極溝槽、導電溝槽和微溝槽，所述柵極溝槽、導電溝槽和微溝槽即可構(gòu)成字線溝槽。以下參考圖9、圖10和圖11所示，對本實施例中的柵極溝槽、導電溝槽和微溝槽的形成方法進行詳細說明。

步驟s210，形成圖形化的掩膜層在所述襯底1上，圖形化的所述掩膜層定義出字線圖形，即，所述字線圖形包括柵極溝槽130a和導電溝槽220的圖形。

步驟s220，參考圖10和圖11所示，以所述圖形化的掩膜層為掩膜執(zhí)行刻蝕工藝，形成柵極溝槽130a在有源區(qū)10的襯底1中，以及形成導電溝槽240和微溝槽230在隔離區(qū)20的溝槽隔離結(jié)構(gòu)210的對應字線位置中，所述微溝槽230位于所述導電溝槽240靠近所述柵極溝槽130a一側(cè)的下方，并與所述導電溝槽240連通，即，所述微溝槽230位于所述導電溝槽240下方且緊鄰所述柵極溝槽130a。

具體的，在步驟s220中，可利用多次刻蝕的方式，例如：

執(zhí)行第一次刻蝕，刻蝕有源區(qū)10中對應字線位置的襯底1，形成柵極溝槽130a；所述第一次刻蝕可以為等離子刻蝕，其刻蝕氣體可包括溴化氫(hbr)和氯氣(cl2)；參考圖11所示，由于在對應字線位置(即，圖10所示的aa’方向)的襯底1被刻蝕以形成柵極溝槽130a，因此，在對應字線位置(圖10所示的aa’方向)的襯底高度低于在非對應字線位置(圖10所示的bb’方向)的襯底高度；

執(zhí)行第二次刻蝕，刻蝕隔離區(qū)20中對應字線位置的介質(zhì)材料，以形成導電溝槽240和微溝槽230；如上所述，由于第二次刻蝕對第一介質(zhì)層211a和第二介質(zhì)層211b具有不同的刻蝕速率，從而在形成導電溝槽240的基礎(chǔ)上，還能夠在所述導電溝槽240的下方形成微溝槽240，同時，由于所述第一介質(zhì)層211形成在隔離溝槽的側(cè)壁上的，這也確保了微溝槽230能夠自對準的形成在隔離區(qū)靠近有源區(qū)的位置(例如，本實施例中的溝槽隔離結(jié)構(gòu)的側(cè)壁位置)；以及，參考如上所述，所形成的導電溝槽240的深度z2和微溝槽230的深度值z1可根據(jù)需求進行調(diào)整，其調(diào)整方式例如可結(jié)合介質(zhì)材料的基礎(chǔ)上調(diào)整刻蝕工藝或者調(diào)整隔離區(qū)20中掩膜蓋層的厚度等。

可見，本實施例中，通過一道光刻工藝，在襯底上形成圖形化的掩膜層，以通過所述掩膜層同時定義出柵極溝槽、導電溝槽和微溝槽的圖形，有利于簡化工藝流程；并且，在有源區(qū)中形成柵極溝槽以及在隔離區(qū)對應字線的位置中形成導電溝槽時，均是通過利用同一掩膜層而執(zhí)行的刻蝕工藝，不僅可減少工藝步驟，并且還能夠確保微溝槽的形成位置，增大了工藝窗口。當然，應當認識到，執(zhí)行第一次刻蝕和執(zhí)行第二次刻蝕的先后順序并不做限定，本領(lǐng)域技人員可根據(jù)實際需求調(diào)整第一次刻蝕和第二次刻蝕的順序。

接著，執(zhí)行步驟s300，具體參考圖12和圖13a‐圖13c所示，在所述有源區(qū)10中形成柵極130，在對應字線位置的隔離區(qū)20中形成導電層220，所述導電層220填充所述微溝槽230，所述柵極130和所述導電層220連接并構(gòu)成字線30。

參考圖13a和圖13b的aa’區(qū)的結(jié)構(gòu)示意圖，本實施例中，所述柵極130為溝槽柵極，所述柵極130形成在柵極溝槽130a中，其具體形成方法包括：形成柵介質(zhì)層131在所述柵極溝槽130a的側(cè)壁和底部；形成功函數(shù)層132在所述柵介質(zhì)層131上；以及形成柵極電極層133在所述功函數(shù)層132上，所述柵極電極層133填充所述柵極溝槽130a。即，所述形成的柵極130包括柵介質(zhì)層131、功函數(shù)層132和柵極電極層133。

繼續(xù)參考圖13a和圖13b的aa’區(qū)的結(jié)構(gòu)示意圖并結(jié)合圖12所示，在對應字線位置的隔離區(qū)20中形成導電層220，所述導電層220與所述柵極電極層133連接，從而可用于構(gòu)成字線30。以及，在所述導電層220和有源區(qū)10的襯底1之間還形成有絕緣層，以對所述導電層220和襯底1進行隔離。具體參考圖11所示，在執(zhí)行刻蝕工藝以形成導電溝槽240和微溝槽230時，會使導電溝槽240在靠近有源區(qū)10一側(cè)的側(cè)壁暴露出有源區(qū)的襯底表面，因此，可在暴露出的襯底表面形成絕緣層，以使后續(xù)所形成的導電層220與襯底1隔離。

所述柵極130、導電層220連接構(gòu)成字線30。因此，優(yōu)選的方案中，所述導電層220和所述柵極電極層133可采用相同的字線材料形成，從而可直接在柵極溝槽130a、導電溝槽240和微溝槽230中同時填充字線材料，以制備出字線，有利于縮減制備流程，節(jié)省成本。

重點參考圖13a所述，在字線溝槽的底部和側(cè)壁上形成絕緣材料層(即，在柵極溝槽和導電溝槽的底部和側(cè)墻上形成絕緣材料層)，位于柵極溝槽130a中的絕緣材料層構(gòu)成柵介質(zhì)層131，位于導電溝槽240和微溝槽230中的絕緣材料層即對后續(xù)所形成的導電層和有源區(qū)襯底進行隔離。進一步的，所述絕緣材料層例如可均為氧化硅層或氮化硅層，其電阻率范圍優(yōu)選為2*10¹¹(ωm)～1*10²⁵(ωm)。更進一步的，所述絕緣材料層可通過原子沉積工藝(atomiclayerdeposition)形成，或者可通過化學氣相沉積工藝(chemicalvapordeposition)形成，又或者也可通過熱氧化工藝形成。其中，所形成的柵介質(zhì)層131和絕緣層的厚度例如為3nm～500nm。

繼續(xù)參考圖13a所示，在柵極溝槽130a中形成所述柵介質(zhì)層131后，在所述柵介質(zhì)層131上形成功函數(shù)層132。所述功函數(shù)層132也可通過原子沉積工藝或化學氣相沉積工藝形成。并且，在形成功函數(shù)層時，位于隔離區(qū)20中的導電溝槽240中也會沉積有功函數(shù)層。本實施例中，保留所述導電溝槽240中的功函數(shù)層，一方面避免增加一道光刻和蝕刻工藝，有利于節(jié)省成本；另一方面，所述導電溝槽240中會形成導電層，并且，所述導電層部分相當于柵極，控制有源區(qū)襯底中的電場分布，增加存儲晶體管的導電溝道，因此，在所述導電層220和絕緣層之間保留所述功函數(shù)層，相當于能夠?qū)ζ涔瘮?shù)進行調(diào)整，實現(xiàn)具有與柵極相當?shù)男阅堋?/p>

結(jié)合參考圖13a和圖13b所示，在字線溝槽中填充字線材料，即在所述導電溝槽240、微溝槽230和所述柵極溝槽130a中填充字線材料，并使位于柵極溝槽130a中的字線材料構(gòu)成有源區(qū)10中的柵極電極層133，位于導電溝槽中240和微溝槽230中的字線材料構(gòu)成隔離區(qū)20中的導電層220。所述柵介質(zhì)層131和所述功函數(shù)層132除了形成于所述柵極溝槽130a內(nèi)，更形成于在所述導電溝槽240內(nèi)的所述介電材料211上。

較佳的，在所述柵極溝槽130a和所述導電溝槽240中填充所述字線材料后，還包括對所述字線材料進行平坦化處理，使有源區(qū)10和隔離區(qū)20上的字線材料的高度一致或接近一致。

進一步的，所述存儲器的形成方法還包括在柵極130兩側(cè)的有源區(qū)10的襯底1中形成源極摻雜區(qū)110和漏極摻雜區(qū)120。所述源極摻雜區(qū)110和所述漏極摻雜區(qū)120可通過離子注入工藝形成，并使其形成在阱區(qū)150中。即，所述源極摻雜區(qū)110和漏極摻雜區(qū)120的摻雜深度小于阱區(qū)150的摻雜深度。同時，為確保所形成的存儲晶體管的性能，還需使源極摻雜區(qū)/漏極摻雜區(qū)和柵極130之間具有部分空間重疊區(qū)域，確保柵極130在高度方向上至少部分覆蓋所述源極摻雜區(qū)/漏極摻雜區(qū)。

此外，本實施例中，在填充字線材料以形成柵極130和導電層220時，還進一步還包括對所述柵極130進行回刻蝕工藝(etchback)，使刻蝕后的柵極130低于源極摻雜區(qū)和漏極摻雜區(qū)對應的襯底表面。即，本實施例中，所述柵極電極層133和功函數(shù)層132低于源極摻雜區(qū)和漏極摻雜區(qū)對應的襯底表面。

進一步的，還可使功函數(shù)層132低于所述柵極電極層133，從而使所述柵極電極層133從所述功函數(shù)層132所包圍的區(qū)域中凸出設(shè)置。優(yōu)選的方案中，可根據(jù)柵極電極層133的材質(zhì)和功函數(shù)層132的材質(zhì)，進而利用特定的刻蝕劑，所述刻蝕劑均能夠?qū)艠O電極層133和功函數(shù)層132進行刻蝕，并且，對功函數(shù)層132和柵極電極層133的刻蝕選擇比大于1。如此一來，即可結(jié)合柵極的回刻工藝，一方面，能夠刻蝕柵極電極層133和功函數(shù)層132，使柵極130的表面低于源極摻雜區(qū)和漏極摻雜區(qū)的襯底表面；另一方面，由于對功函數(shù)層132的刻蝕速率較大，從而使功函數(shù)層132在深度方向上的消耗量大于柵極電極層133的消耗量，進而，使回刻后的柵極電極層133從回刻后的功函數(shù)層132中凸出設(shè)置，有利于提高柵極電極層133的接觸面積。

綜上所述，本發(fā)明提供的存儲器中，在對應字線位置且靠近有源區(qū)的隔離區(qū)中形成有微溝槽，所述微溝槽中填充有與柵極連接的導電層，從而當存儲晶體管導通時，在微溝槽與有源區(qū)襯底空間重疊的襯底區(qū)域中也能夠形成一導電區(qū)域，進一步增加了導電溝道的寬度，有利于提高存儲晶體管的驅(qū)動電流和導通電流?？梢?，本發(fā)明提供的存儲器中，在隔離區(qū)中形成微溝槽，而不需要額外增加隔離區(qū)和有源區(qū)的尺寸，從而在不改變存儲器尺寸的基礎(chǔ)上，利用有源區(qū)中高度方向上的襯底區(qū)域擴展導電溝道的寬度，改善存儲器器件的性能。

進一步的，在形成所述存儲器的方法中，通過采用兩種不同的介質(zhì)材料形成溝槽隔離結(jié)構(gòu)，從而可僅通過一道刻蝕工藝同時形成微溝槽和導電溝槽；并且，所形成的微溝槽能夠自對準的形成在靠近有源區(qū)的溝槽隔離結(jié)構(gòu)的側(cè)壁上，有效簡化了工藝流程，增加工藝窗口，能夠節(jié)省制備成本。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護范圍。