本發(fā)明涉及顯示技術領域，特別是涉及一種顯示基板及其制作方法、顯示裝置。

背景技術：

薄膜晶體管因具有功耗低、制作成本低等優(yōu)點被廣泛應用在平板顯示技術領域。但是受到工藝限制，會造成薄膜晶體管的閾值電壓的具有一定的離散性。由于像素驅動薄膜晶體管直接控制像素的顯示過程，因此，閾值電壓的離散性對畫面品質具有不可忽視的影響。

目前，除工藝改善外，采用具有閾值補償功能的像素電路是改善閾值電壓離散性的有效手段。在這種電路中，像素電路驅動薄膜晶體管工作時，加載在驅動薄膜晶體管的柵電極的驅動信號包括兩種：一種是像素顯示信號，另一種是閾值電壓補償信號。為了提供充足的充電時間，設置所述驅動信號通過一儲能單元(如存儲電容)提供給驅動薄膜晶體管的柵電極。

現有技術中，閾值電壓補償信號通過一分壓電路來提供，在所述分壓電路中設置一鉗位電阻，并將所述鉗位電阻的分壓通過儲能單元提供給驅動薄膜晶體管的柵電極。這種方式需要額外增加鉗位電阻的掩膜板，工藝比較復雜，且由于工藝存在缺陷，電阻特性不穩(wěn)定。

技術實現要素：

本發(fā)明提供一種顯示基板及其制作方法、顯示裝置，用以至少解決為了克服薄膜晶體管的閾值電壓的離散性設置鉗位電阻時，造成工藝復雜、電阻特性不穩(wěn)定的問題。

為解決上述技術問題，本發(fā)明實施例中提供一種顯示基板，包括多個像素區(qū)域，每一像素區(qū)域包括驅動薄膜晶體管和儲能單元，每一像素區(qū)域還包括：

鉗位電阻，所述鉗位電阻與驅動薄膜晶體管的有源層為同層結構，所述儲能單元的第一端與位于同一像素區(qū)域的驅動薄膜晶體管的柵電極電連接，第二端與所述鉗位電阻的一端電連接，通過所述鉗位電阻向驅動薄膜晶體管提供閾值補償電壓，以使所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同。

本發(fā)明實施例中還提供一種顯示裝置，包括如上所述的顯示基板。

本發(fā)明實施例中還提供一種顯示基板的制作方法，所述顯示基板包括多個像素區(qū)域，所述制作方法包括：

在每一像素區(qū)域形成驅動薄膜晶體管和儲能單元，所述制作方法還包括：

在每一像素區(qū)域形成鉗位電阻，并通過同一構圖工藝形成所述鉗位電阻和所述驅動薄膜晶體管的有源層，所述儲能單元的第一端與位于同一像素區(qū)域的驅動薄膜晶體管的柵電極電連接，第二端與所述鉗位電阻的一端電連接，通過所述鉗位電阻向驅動薄膜晶體管提供閾值補償電壓，以使所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同。

本發(fā)明的上述技術方案的有益效果如下：

上述技術方案中，通過同一構圖工藝制備鉗位電阻和驅動薄膜晶體管的有源層，從而不需要額外增加制備鉗位電阻的掩膜板，簡化制作工藝，降低生產成本。同時，通過控制每一像素區(qū)域對應的鉗位電阻提供的閾值補償電壓，能夠保證所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同，提高電阻特性的穩(wěn)定性，提升顯示畫面的品質。

附圖說明

為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1表示表示本發(fā)明實施例中顯示基板的局部結構示意圖；

圖2-圖4表示本發(fā)明實施例中顯示基板的制作過程示意圖。

具體實施方式

下面將結合附圖和實施例，對本發(fā)明的具體實施方式作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。

實施例一

如圖1所示，本實施例中提供一種顯示基板，包括多個像素區(qū)域，每一像素區(qū)域包括驅動薄膜晶體管和儲能單元，所述儲能單元的第一端與驅動薄膜晶體管的柵電極電連接，用于在一定的時間內維持驅動薄膜晶體管為打開狀態(tài)，使像素充分充電，保證顯示質量。

如圖1所示，每一像素區(qū)域還包括鉗位電阻2，鉗位電阻2與驅動薄膜晶體管的有源層1為同層結構。所述儲能單元的第二端與鉗位電阻2的一端電連接，通過鉗位電阻2向驅動薄膜晶體管提供閾值補償電壓，以使所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同。其中，施加在驅動薄膜晶體管的柵電極3的電壓包括像素顯示電壓和閾值補償電壓。

上述技術方案鉗位電阻和驅動薄膜晶體管的有源層為同層結構，通過同一構圖工藝制得，從而不需要額外增加制備鉗位電阻的掩膜板，簡化制作工藝，降低生產成本。同時，所述鉗位電阻上的分壓施加到驅動薄膜晶體管的柵電極，可以提供閾值補償電壓，通過控制每一像素區(qū)域對應的鉗位電阻的分壓，能夠保證所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同，提高電阻特性的穩(wěn)定性，提升顯示畫面的品質。

其中，所述儲能單元可以但并不局限于為一存儲電容。當所述儲能單元為存儲電容時，所述儲能單元的其中一個電極可以與驅動薄膜晶體管的柵電極為同一結構，以簡化結構和制作工藝。所述儲能單元的第一端即是指存儲電容的一個電極，第二端即是指存儲電容的另一個電極。

驅動薄膜晶體管的有源層1可以由多晶硅制得，具有較高的電子遷移率，提高薄膜晶體管性能。當然，所述有源層也可以由非晶硅、金屬氧化物(如：hizo、zno、tio2、cdsno、mgzno、igo、izo、ito或igzo)等半導體材料制得。

本實施例中以有源層1由多晶硅制得來具體介紹本發(fā)明的技術方案。

當驅動薄膜晶體管的有源層1由多晶硅制得時，為了減小源電極4、漏電極5與有源層1的源漏接觸電阻，設置所述有源層1與源電極4接觸的源區(qū)10以及與漏電極5接觸的漏區(qū)11由摻雜多晶硅制得。有源層1的位于源區(qū)10和漏區(qū)11之間的區(qū)域為溝道區(qū)12，在薄膜晶體管工作時，溝道區(qū)12形成導電溝道。

鉗位電阻2具體由摻雜多晶硅制得，可以通過調整鉗位電阻2的離子注入摻雜了來調整鉗位電阻2的電阻值，以獲得所需的閾值補償電壓(即鉗位電阻2上的分壓)。

可選的，設置源區(qū)10和漏區(qū)11的離子摻雜量大于鉗位電阻2的離子摻雜量，以獲得更小的源漏接觸電阻，而較小的離子摻雜量，有利于調整鉗位電阻的電阻值。

上述結構的驅動薄膜晶體管，需要對有源層的源區(qū)和漏區(qū)進行離子注入摻雜工藝，以形成摻雜多晶硅。為了不額外增加掩膜板，降低成本，本實施例中以柵電極3為掩膜，通過自對準工藝實現對有源層1的源區(qū)10和漏區(qū)11的離子注入摻雜。對應的結構為：所述驅動薄膜晶體管還包括覆蓋有源層1的柵絕緣層101和設置在柵絕緣層101上的柵電極3，其中，柵電極3與溝道區(qū)12的位置對應，且柵電極3與溝道區(qū)12的圖形一致，從而在離子注入摻雜工藝中，柵電極3能夠形成阻擋，僅對有源層1的源區(qū)10和漏區(qū)11進行離子注入摻雜。

在一個具體的實施方式中，所述顯示基板還包括：

覆蓋柵電極3的介質層102；

源電極4和漏電極5，所述源電極4通過貫穿介質層102和柵絕緣層101的第一過孔13與源區(qū)10電性接觸，所述漏電極5通過貫穿介質層102和柵絕緣層101的第二過孔14與漏區(qū)11電性接觸；

覆蓋源電極4、漏電極5和鉗位電阻2的鈍化層103。

進一步地，設置所述顯示基板還包括：

第一連接電極6和第二連接電極7，所述第一連接電極6和第二連接電極7與源電極4為同層結構，第一連接電極6與鉗位電阻2的一端電連接，第二連接電極7與鉗位電阻2的另一端連接，所述儲能單元的第二端通過第二連接電極7與鉗位電阻2電連接。

上述顯示基板與源電極、漏電極同層形成連接電極，方便鉗位電阻與其他結構的電連接。

該實施方式中，源電極4和漏電極5位于柵電極3、有源層1的上方。需要說明的是，源電極和漏電極也可以位于有源層的背離柵電極的一側。

需要說明的是，一結構位于另一結構的上方是指所述一結構位于所述另一結構的背離顯示基板的基底的一側，同樣，一結構位于另一結構的下方是指所述一結構位于所述另一結構的靠近顯示基板的基底的一側。

本實施例中，所述顯示基板具體包括：

透明的基底100，如：玻璃基底、有機樹脂基底、石英基底；

多個像素區(qū)域，每一像素區(qū)域包括：

設置在基底100上的緩沖層104，可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構，以阻隔水氧，保護薄膜晶體管；

設置在緩沖層104上的有源層1和鉗位電阻2，有源層1和鉗位電阻2為同層結構，由同一多晶硅層制得。所述有源層1包括源區(qū)10、漏區(qū)11和溝道區(qū)12，并向源區(qū)10、漏區(qū)11和鉗位電阻2中摻雜離子，形成摻雜多晶硅。其中，源區(qū)10和漏區(qū)11的離子摻雜量大于鉗位電阻2的離子摻雜量，以獲得更小的源漏接觸電阻，而較小的離子摻雜量有利于調整鉗位電阻2的電阻值；

覆蓋有源層1、鉗位電阻2的柵絕緣層101，可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構；

設置在柵絕緣層101上的柵電極3，柵電極3與有源層1的溝道區(qū)12的位置對應，且柵電極3與溝道區(qū)12圖形一致，即，柵電極3在基底100上的正投影與溝道區(qū)12在基底100上的正投影完全重合；

覆蓋柵電極的介質層102，可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構；

設置在介質層102上的源電極4和漏電極5，源電極4通過貫穿介質層102和柵絕緣層101的第一過孔與源區(qū)10電性接觸，漏電極5通過貫穿介質層102和柵絕緣層101的第二過孔與漏區(qū)11電性接觸；

與源電極4和漏電極5為同層結構的第一連接電極6和第二連接電極7，通過對同一源漏金屬層的構圖工藝制得，介質層102和柵絕緣層101中具有位置對應的窗口，露出鉗位電阻2，第一連接電極6與鉗位電阻2的一端電連接，第二連接電極7與鉗位電阻2的另一端連接；

覆蓋源電極4、漏電極5以及第一連接電極6和第二連接電極7的鈍化層103。

儲能單元，其一個電極與柵電極3為同一結構，通過第二連接電極7與鉗位電阻2電連接，圖中未示出儲能單元的另一個電極。

至于顯示基板的其他結構與現有技術相同，在此不再贅述。

以上內容中僅是以驅動薄膜晶體管的有源層為多晶硅為例來具體介紹本發(fā)明的技術方案。其中，所述鉗位電阻由摻雜多晶硅制得，與有源層由同一膜層制得。當然，所述鉗位電阻也可以由導體材料制得，如：cu，al，ag，mo，cr，nd，ni，mn，ti，ta，w等金屬以及這些金屬的合金，則所述鉗位電阻的下方還具有與鉗位電阻的圖形一致的半導體層圖形，所述半導體層圖形與有源層由同一膜層制得。具體可以通過調整鉗位電阻的寬度和長度來調整鉗位電阻的電阻值，即所有像素區(qū)域對應的鉗位電阻的寬度和長度不完全相同。

當所述有源層為非晶硅、金屬氧化物等半導體材料時，也能夠實現本發(fā)明的技術方案，對應的顯示基板的結構與上述類似，在此不再詳述。

本實施例中還提供一種顯示裝置，包括如上所述的顯示基板，由于所有像素區(qū)域的驅動薄膜晶體管的閾值電壓一致，能夠提高電阻特性的穩(wěn)定性，提升顯示畫面的品質，并簡化制作工藝，降低成本。

所述顯示裝置可以為液晶顯示裝置、有機電致發(fā)光顯示裝置等以薄膜晶體管作為驅動器件的顯示裝置。

實施例二

基于同一發(fā)明構思，本實施例中提供一種實施例一中的顯示基板的制作方法，所述顯示基板包括多個像素區(qū)域，所述制作方法包括：

在每一像素區(qū)域形成驅動薄膜晶體管和儲能單元，所述制作方法還包括：

在每一像素區(qū)域形成鉗位電阻，并通過同一構圖工藝形成所述鉗位電阻和所述驅動薄膜晶體管的有源層，所述儲能單元的第一端與位于同一像素區(qū)域的驅動薄膜晶體管的柵電極電連接，第二端與所述鉗位電阻的一端電連接，通過所述鉗位電阻向驅動薄膜晶體管提供閾值補償電壓，以使所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同。

上述步驟制得的顯示基板包括用于提供閾值補償電壓的鉗位電阻，且鉗位電阻和驅動薄膜晶體管的有源層由同一構圖工藝制得，從而不需要額外增加制備鉗位電阻的掩膜板，簡化制作工藝，降低生產成本。同時，通過控制每一像素區(qū)域對應的鉗位電阻提供的閾值補償電壓，能夠保證所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同，提高電阻特性的穩(wěn)定性，提升顯示畫面的品質。

其中，所述有源層和鉗位電阻可以由同一多晶硅層制得，則，參見圖2所示，通過同一構圖工藝在每一像素區(qū)域形成鉗位電阻2和所述驅動薄膜晶體管的有源層1的步驟包括：

形成非晶硅層，對所述非晶硅層進行構圖工藝，形成第一非晶硅圖形和第二非晶硅圖形；

對所述第一非晶硅圖形和第二非晶硅圖形進行晶化處理，形成第一多晶硅圖形和第二多晶硅圖形，由所述第一多晶硅圖形形成有源層1，由所述第二多晶硅圖形形成鉗位電阻2。

為了減小源漏接觸電阻，本實施例中所述制作方法還包括：

形成覆蓋有源層1和鉗位電阻2的柵絕緣層101；

在柵絕緣層101上形成柵金屬層，對所述柵金屬層進行構圖工藝，形成柵電極3和遮擋圖形30，柵電極3與有源層1的溝道區(qū)12的位置對應，遮擋圖形30與鉗位電阻的2的位置對應，且遮擋圖形30與鉗位電阻2的圖形一致；

以柵電極3為阻擋對有源層1的不與所述柵電極位置對應的區(qū)域進行第一次離子注入摻雜工藝，形成摻雜多晶硅，位于所述溝道區(qū)12的一側的摻雜多晶硅形成源區(qū)10，位于所述溝道區(qū)12的相對的另一側的摻雜多晶硅形成漏區(qū)11。

上述步驟以柵電極為掩膜，通過自對準工藝實現對有源層的源區(qū)和漏區(qū)的離子注入摻雜，不需要額外增加掩膜板，降低成本。并與柵電極同層形成遮擋圖形，用于在對源區(qū)和漏區(qū)進行離子注入摻雜時形成阻擋，不對鉗位電阻進行離子注入摻雜。因為為了減小源漏接觸電阻，所述第一次離子注入摻雜工藝采用的離子束能量較大，不利用控制離子摻雜量來調整鉗位電阻的電阻值。

進一步地，如圖3所示，為了便于調整鉗位電阻2的電阻值，從而調整每一像素區(qū)域的閾值補償電壓，所述制作方法還包括：

形成覆蓋柵電極3和所述遮擋圖形的介質層102；

通過一次構圖工藝形成貫穿介質層102和柵絕緣層101的第一過孔13和第二過孔14，通過第一過孔13露出源區(qū)10的一部分，通過第二過孔14露出漏區(qū)11的一部分，并通過該構圖工藝同時去除鉗位電阻2上方的所述遮擋圖形、介質層102和柵絕緣層101，形成窗口15，露出鉗位電阻2；

通過第一過孔13和第二過孔14對源區(qū)10和漏區(qū)11進行第二次離子注入摻雜工藝，同時對鉗位電阻2進行離子注入摻雜。

上述步驟對鉗位電阻進行離子注入摻雜，形成摻雜多晶硅，通過調整離子注入量可以調整鉗位電阻的電阻值，從而調整鉗位電阻提供的閾值補償電壓，以使所有像素區(qū)域的驅動薄膜晶體管的閾值電壓相同。并在對鉗位電阻進行離子注入摻雜的同時，對所述源區(qū)和漏區(qū)進行第二次離子注入摻雜工藝，進一步提高源區(qū)和漏區(qū)的離子摻雜量，減小源漏接觸電阻。

基于便于控制鉗位電阻的電阻值的目的，對所述鉗位電阻的離子摻雜量較小。為了減小源漏接觸電阻，設置所述第一次離子注入摻雜工藝采用的離子束能量大于所述第二次離子注入摻雜工藝采用的離子束能量，從而第一次離子注入摻雜工藝后，即可獲得較小的源漏接觸電阻。而較小的離子束能量便于控制離子摻雜量，有利于調整鉗位電阻的電阻值。在離子注入摻雜工藝后，還可以進行退火工藝，以提高性能。

為了提高離子注入摻雜效果，上述步驟中，通過一次構圖工藝形成貫穿所述介質層和柵絕緣層的第一過孔和第二過孔時，還可以同時形成貫穿所述介質層和柵絕緣層的窗口，以露出鉗位電阻。而且，在之后的制作工藝中，源電極和漏電極分別通過所述第一過孔和第二過孔與有源層電性接觸，不會增加制作工藝。

進一步地，如圖4所示，為了便于鉗位電阻2與其他結構的電連接，還可以在制作源電極4和漏電極5的同時，形成第一連接電極6和第二連接電極7，即，通過對同一源漏金屬層的構圖工藝形成源電極4和漏電極5，以及第一連接電極6和第二連接電極7。則鉗位電阻2可以通過第一連接電極6和第二連接電極7與其他結構電連接。例如：鉗位電阻2通過第二連接電極7與儲能單元的第二端電連接。

以上制作方法中，源電極和漏電極位于柵電極、有源層的上方。需要說明的是，源電極和漏電極也可以位于有源層的背離柵電極的一側。

本實施例中，結合圖1-圖4所示，所述顯示基板的制作方法具體包括：

提供一透明的基底100，如：玻璃基底100、有機樹脂基底100、石英基底100；

形成多個像素區(qū)域，形成每一像素區(qū)域的步驟包括：

參見圖2所示，在基底100上形成緩沖層104，緩沖層104可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構，以阻隔水氧，保護薄膜晶體管；

在緩沖層104上形成多晶硅層，對所述多晶硅層進行構圖工藝形成有源層1和鉗位電阻2。所述有源層1包括源區(qū)10、漏區(qū)11和溝道區(qū)12，并向源區(qū)10、漏區(qū)11和鉗位電阻2中摻雜離子。其中，源區(qū)10和漏區(qū)11的離子摻雜量大于鉗位電阻2的離子摻雜量，以獲得更小的源漏接觸電阻，而較小的的摻雜量有利于調整鉗位電阻2的電阻值；

形成覆蓋有源層1、鉗位電阻2的柵絕緣層101，柵絕緣層101可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構；

在柵絕緣層101上形成柵電極3和遮擋圖形30，柵電極3與有源層1的溝道區(qū)12的位置對應，且柵電極3與有源層1的溝道區(qū)12圖形一致，即，柵電極在基底100上的正投影與溝道區(qū)12在基底100上的正投影完全重合。遮擋圖形30與鉗位電阻2的位置對應，且遮擋圖形30與鉗位電阻2的圖形一致，即，遮擋圖形30在基底100上的正投影與鉗位電阻2在基底100上的正投影完全重合；

參見圖3所示，形成覆蓋柵電極3和所述遮擋圖形的介質層102，介質層102可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構；

結合圖3和圖4所示，在介質層102上形成源漏金屬層，對所述源漏金屬層進行構圖工藝形成源電極4和漏電極5，以及第一連接電極6和第二連接電極7。其中，源電極4通過貫穿介質層102和柵絕緣層101的第一過孔13與所述源區(qū)10電性接觸，所述漏電極5通過貫穿介質層102和柵絕緣層101的第二過孔14與所述漏區(qū)11電性接觸；通過貫穿介質層102和柵絕緣層101的窗口15露出鉗位電阻2，第一連接電極6與鉗位電阻2的一端電連接，第二連接電極7與鉗位電阻2的另一端連接；

參見圖1所示，形成覆蓋源電極4、漏電極5以及第一連接電極6和第二連接電極7的鈍化層103，鈍化層103可以為由氮化硅、氧化硅或氮氧化硅等絕緣材料制得的單層或復合層結構。

形成儲能單元，其一個電極與柵電極3為同一結構，通過第二連接電極7與鉗位電阻2電連接，圖中未示出所述儲能單元的另一個電極。

至于顯示基板的其他結構的制作工藝與現有技術相同，在此不再贅述。

以上內容中僅是以驅動薄膜晶體管的有源層為多晶硅為例來具體介紹本發(fā)明的技術方案。其中，所述鉗位電阻由摻雜多晶硅制得，與有源層由同一膜層制得。當然，所述鉗位電阻也可以由導體材料制得，如：cu，al，ag，mo，cr，nd，ni，mn，ti，ta，w等金屬以及這些金屬的合金，則，通過同一構圖工藝在每一像素區(qū)域形成鉗位電阻和所述驅動薄膜晶體管的有源層的步驟包括：

依次形成多晶硅層和導體層；

在所述導體層上形成光刻膠，對所述光刻膠進行曝光，顯影后形成光刻膠完全保留區(qū)域、光刻膠部分保留區(qū)域和光刻膠不保留區(qū)域，其中，光刻膠完全保留區(qū)域對應鉗位電阻所在的區(qū)域，光刻膠部分保留區(qū)域對應有源層所在的區(qū)域，光刻膠不保留區(qū)域對應其他區(qū)域；

去除光刻膠不保留區(qū)域的多晶硅層和導體層，形成有源層的圖形和鉗位電阻的圖形；

通過灰化工藝去除，光刻膠部分保留區(qū)域的光刻膠；

去除光刻膠部分保留區(qū)域的導體層；

剝離剩余的光刻膠，形成有源層和鉗位電阻。

通過上述步驟制得的鉗位電阻，可以通過調整鉗位電阻的寬度和長度來調整鉗位電阻的電阻值，即所有像素區(qū)域對應的鉗位電阻的寬度和長度不完全相同。

當所述有源層為非晶硅、金屬氧化物等半導體材料時，也能夠實現本發(fā)明的技術方案，對應的顯示基板的制作方法與上述類似，在此不再詳述。

以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明技術原理的前提下，還可以做出若干改進和替換，這些改進和替換也應視為本發(fā)明的保護范圍。