本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種扇出型晶圓級封裝結(jié)構(gòu)及其制備方法。

背景技術(shù)：

更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標(biāo)。在未來，集成電路封裝將通過不斷減小最小特征尺寸來提高各種電子元器件的集成密度。目前，先進(jìn)的封裝方法包括：晶圓片級芯片規(guī)模封裝(waferlevelchipscalepackaging，wlcsp)，扇出型晶圓級封裝(fan-outwaferlevelpackage，fowlp)，倒裝芯片(flipchip)，疊層封裝(packageonpackage，pop)等等。

扇出型晶圓級封裝是一種晶圓級加工的嵌入式芯片封裝方法，是目前一種輸入/輸出端口(i/o)較多、集成靈活性較好的先進(jìn)封裝方法之一。扇出型晶圓級封裝相較于常規(guī)的晶圓級封裝具有其獨(dú)特的優(yōu)點(diǎn)：①i/o間距靈活，不依賴于芯片尺寸；②只使用有效裸片(die)，產(chǎn)品良率提高；③具有靈活的3d封裝路徑，即可以在頂部形成任意陣列的圖形；④具有較好的電性能及熱性能；⑤高頻應(yīng)用；⑥容易在重新布線層(rdl)中實(shí)現(xiàn)高密度布線。

目前，扇出型晶圓級封裝方法一般為：提供載體，在載體表面形成粘合層；第一介電層在粘合層上光刻、電鍍出重新布線層(redistributionlayers，rdl)；采用芯片鍵合/倒裝芯片工藝將倒裝芯片安裝在重新布線層上；進(jìn)行整體烘干；進(jìn)行毛細(xì)管底部填充(cuf)；再次進(jìn)行整體烘干；采用注塑工藝將倒裝芯片塑封于塑封材料層中；塑封研磨、開通孔；填充通孔；光刻、電鍍出球下金屬化層；進(jìn)行植球回流，形成焊球凸塊陣列；移除載體。然而，在現(xiàn)有的扇出型晶圓級封裝結(jié)構(gòu)存在如下問題：1.扇出型晶圓級封裝結(jié)構(gòu)中倒裝芯片呈單層排布，倒裝芯片之間通過打線方式相連接，相連接的倒裝芯片之間的間距較遠(yuǎn)，使得倒裝芯片之間溝通響應(yīng)時間較長；2.焊球凸塊直接經(jīng)由下金屬化層形成于塑封材料層表面或重新布線層表面，在植球回流過程中，處于球滴狀態(tài)的焊球凸塊很容易發(fā)生移動而出現(xiàn)位置的偏移，從而影響扇出型晶圓級封裝結(jié)構(gòu)的器件性能，甚至導(dǎo)致封裝失敗。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種扇出型晶圓級封裝結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中的扇出型晶圓級封裝結(jié)構(gòu)由于倒裝芯片呈單層排布而導(dǎo)致的倒裝芯片之間溝通響應(yīng)時間較長的問題，以及由于焊球凸塊直接經(jīng)由下金屬化層形成于塑封材料層表面或重新布線層表面而導(dǎo)致的在植球回流過程中處于球滴狀態(tài)的焊球凸塊很容易發(fā)生移動而出現(xiàn)位置的偏移，從而影響扇出型晶圓級封裝結(jié)構(gòu)的器件性能，甚至導(dǎo)致封裝失敗的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種扇出型晶圓級封裝結(jié)構(gòu)，所述扇出型晶圓級封裝結(jié)構(gòu)至少包括：

重新布線層；

第一倒裝芯片，鍵合于所述重新布線層的上表面，且與所述重新布線層電連接；

金屬連接柱，鍵合于所述重新布線層的上表面，且與所述重新布線層電連接；

第二倒裝芯片，鍵合于所述金屬連接柱的上表面，且位于所述第一倒裝芯片的上方，所述第二倒裝芯片經(jīng)由所述金屬連接柱與所述重新布線層電連接；

塑封層，位于所述重新布線層的上表面，且填滿所述第一倒裝芯片、所述金屬連接柱、所述第二倒裝芯片及所述重新布線層之間的間隙，并將所述第一倒裝芯片、所述金屬連接柱及所述第二倒裝芯片封裹塑封；

鈍化層，位于所述重新布線層的下表面；所述鈍化層內(nèi)形成有若干個開口，所述開口暴露出部分所述重新布線層的下表面；

焊球凸塊，位于所述開口內(nèi)，且與所述重新布線層電連接。

優(yōu)選地，所述重新布線層至少包括：

第一介電層；

金屬疊層結(jié)構(gòu)，位于所述第一介電層內(nèi)，所述金屬疊層結(jié)構(gòu)包括多層間隔排布的金屬線層及金屬插塞，所述金屬插塞位于相鄰所述金屬線層之間，以將相鄰的所述金屬線層電連接；

下金屬化層，位于所述第一介電層的上表面，且與所述金屬線層電連接。

優(yōu)選地，所述第一倒裝芯片至少包括：

裸芯片；

連接層，位于所述裸芯片的上表面；

互聯(lián)凸塊，位于所述連接層上，且所述互聯(lián)凸塊通過所述連接層實(shí)現(xiàn)與所述裸芯片的電性連接；

其中，所述第一倒裝芯片通過所述互聯(lián)凸塊鍵合于所述下金屬化層的上表面，從而實(shí)現(xiàn)與所述重新布線層的電性連接。

優(yōu)選地，所述連接層至少包括：

多個焊盤，位于所述裸芯片的上表面；

第二介電層，覆蓋于所述裸芯片的上表面及所述焊盤；

絕緣層，位于所述第二介電層的上表面；

通孔，貫穿所述絕緣層及所述第二介電層，以暴露出所述焊盤的上表面。

優(yōu)選地，所述互聯(lián)凸塊形成于所述焊盤的上表面并覆蓋部分絕緣層，且所述互聯(lián)凸塊通過所述焊盤實(shí)現(xiàn)與所述裸芯片的電性連接。

優(yōu)選地，所述金屬連接柱、所述焊球凸塊及所述互聯(lián)凸塊分別為由金屬柱及形成于所述金屬柱上表面的金屬帽組成的金屬組合結(jié)構(gòu)，或者所述金屬連接柱、所述焊球凸塊及所述互聯(lián)凸塊分別為金屬焊料球。

優(yōu)選地，所述金屬柱的材料包括cu或ni，所述金屬帽的材料及所述金屬焊料球的材料分別包括錫、銅、鎳、銀錫銅合金或錫基合金。

優(yōu)選地，所述第一介電層及所述第二介電層均采用低k介電材料。

優(yōu)選地，所述塑封層的材料包括聚酰亞胺、硅膠或環(huán)氧樹脂。

優(yōu)選地，所述鈍化層的材料包括氧化硅或氮化硅。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，所述扇出型晶圓級封裝結(jié)構(gòu)的制備方法至少包括如下步驟：

提供一載體，于所述載體的上表面形成粘合層，并于所述粘合層的上表面形成鈍化層；

于所述鈍化層的上表面形成重新布線層；

于所述重新布線層的上表面鍵合第一倒裝芯片及金屬連接柱，所述倒裝芯片及所述金屬連接柱均與所述重新布線層實(shí)現(xiàn)電性連接；

于所述重新布線層的上表面形成第一塑封層，所述第一塑封層填滿所述第一倒裝芯片、所述金屬連接柱及所述重新布線層之間的間隙，并將所述第一倒裝芯片及所述金屬連接柱封裹塑封；

于所述第一塑封層的上表面鍵合第二倒裝芯片；所述第二倒裝芯片位于所述第一倒裝芯片的上方，且經(jīng)由所述金屬連接柱與所述重新布線層電連接；

于所述第一塑封層的上表面形成第二塑封層，所述第二塑封層填滿所述第二倒裝芯片與所述第一塑封層之間的間隙，并將所述第二倒裝芯片封裹塑封；

去除所述載體及所述粘合層；

于所述鈍化層內(nèi)形成若干個開口，所述開口暴露出部分所述重新布線層；

于所述開口內(nèi)的所述重新布線層的表面形成焊球凸塊。

優(yōu)選地，于所述鈍化層的上表面形成重新布線層包括如下步驟：

于所述鈍化層的上表面形成第一層金屬線層；

于所述鈍化層的上表面形成覆蓋第一層所述金屬線層的上表面及側(cè)壁的第一介電層；

于所述第一介電層內(nèi)形成與所述第一層金屬線層電性連接的其他金屬線層，相鄰所述金屬線層之間經(jīng)由金屬插塞電連接；

于所述第一介電層的上表面形成下金屬化層，所述下金屬化層與所述金屬布線層電連接。

優(yōu)選地，所述第一倒裝芯片至少包括：裸芯片；連接層，位于所述裸芯片的上表面；互聯(lián)凸塊，位于所述連接層上，且所述互聯(lián)凸塊通過所述連接層實(shí)現(xiàn)與所述裸芯片的電性連接；其中，所述第一倒裝芯片通過所述互聯(lián)凸塊鍵合于所述下金屬化層的上表面，從而實(shí)現(xiàn)與所述重新布線層的電性連接；于所述重新布線層的上表面鍵合所述第一倒裝芯片包括如下步驟：

于所述互聯(lián)凸塊的上表面或者所述下金屬化層的上表面形成助焊劑膠層；

將所述互聯(lián)凸塊的頂部對準(zhǔn)所述下金屬化層所在的位置，然后進(jìn)行回流焊接，從而使所述第一倒裝芯片通過所述互聯(lián)凸塊鍵合于所述下金屬化層的上表面。

優(yōu)選地，采用模塑底部填充工藝于所述重新布線層的上表面形成所述第一塑封層；采用模塑底部填充工藝于所述第一塑封層的上表面形成所述第二塑封層。

優(yōu)選地，采用激光打孔工藝于所述鈍化層內(nèi)形成所述開口。

如上所述，本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)及其制備方法，具有以下有益效果：本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)中，通過在重新再布線層的下表面形成鈍化層，所述鈍化層可以有效防止在植球回流過程中處于球滴狀態(tài)的焊球凸塊發(fā)生移動而出現(xiàn)位置的偏移，從而確保扇出型晶圓級封裝結(jié)構(gòu)的器件性能，以提高產(chǎn)量；同時，本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)中，第一倒裝芯片與第二倒裝芯片呈垂直堆棧分布，使得所述第一倒裝芯片與所述第二倒裝芯片之間的間距達(dá)到最短，從而縮短了所述第一倒裝芯片與所述第二倒裝芯片的溝通響應(yīng)時間。

附圖說明

圖1顯示為本發(fā)明實(shí)施例一中提供的扇出型晶圓級封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖。

圖2顯示為本發(fā)明實(shí)施例一中提供的扇出型晶圓級封裝結(jié)構(gòu)中的第一倒裝芯片的結(jié)構(gòu)示意圖。

圖3顯示為本發(fā)明實(shí)施例二中提供的扇出型晶圓級封裝結(jié)構(gòu)的制備方法的流程示意圖。

圖4～圖13顯示為本發(fā)明實(shí)施例二中提供的扇出型晶圓級封裝方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。

元件標(biāo)號說明

1重新布線層

11第一介電層

12金屬疊層結(jié)構(gòu)

13下金屬化層

2第一倒裝芯片

21裸芯片

22連接層

221焊盤

222第二介電層

223絕緣層

23互聯(lián)凸塊

231金屬柱

232金屬帽

3金屬連接柱

4第二倒裝芯片

5塑封層

51第一塑封層

52第二塑封層

6鈍化層

61開口

7焊球凸塊

8載體

9粘合層

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請參閱圖1至圖13。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，雖圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的形態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

實(shí)施例一

請參閱圖1，本發(fā)明提供一種扇出型晶圓級封裝結(jié)構(gòu)，所述扇出型晶圓級封裝結(jié)構(gòu)至少包括：重新布線層1；第一倒裝芯片2，所述第一倒裝芯片2鍵合于所述重新布線層1的上表面，且與所述重新布線層1電連接；金屬連接柱3，所述金屬連接柱3鍵合于所述重新布線層1的上表面，且與所述重新布線層1電連接；第二倒裝芯片4，所述第二倒裝芯片4鍵合于所述金屬連接柱3的上表面，且位于所述第一倒裝芯片2的上方，所述第二倒裝芯片4經(jīng)由所述金屬連接柱3與所述重新布線層1電連接；塑封層5，所述塑封層5位于所述重新布線層1的上表面，且填滿所述第一倒裝芯片2、所述金屬連接柱3、所述第二倒裝芯片4及所述重新布線層1之間的間隙，并將所述第一倒裝芯片2、所述金屬連接柱3及所述第二倒裝芯片4封裹塑封；鈍化層6，所述鈍化層6位于所述重新布線層1的下表面；所述鈍化層6內(nèi)形成有若干個開口61，所述開口61暴露出部分所述重新布線層1的下表面；焊球凸塊7，所述焊球凸塊7位于所述開口61內(nèi)，且與所述重新布線層1電連接。本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)中，通過在所述重新再布線層1的下表面形成所述鈍化層6，所述鈍化層6可以有效防止在植球回流過程中處于球滴狀態(tài)的所述焊球凸塊7發(fā)生移動而出現(xiàn)位置的偏移，從而確保扇出型晶圓級封裝結(jié)構(gòu)的器件性能，以提高產(chǎn)量；同時，本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)中，所述第一倒裝芯片2與所述第二倒裝芯片4呈垂直堆棧分布，使得所述第一倒裝芯片2與所述第二倒裝芯片4之間的間距達(dá)到最短，從而縮短了所述第一倒裝芯片2與所述第二倒裝芯片4的溝通響應(yīng)時間。

本實(shí)施方式的扇出型晶圓級封裝結(jié)構(gòu)中，所述塑封層5填滿所述第一倒裝芯片2、所述金屬連接柱3、所述第二倒裝芯片4及所述重新布線層1之間的間隙，并將所述第一倒裝芯片2、所述金屬連接柱3及所述第二倒裝芯片4封裹塑封，一方面能夠保護(hù)所述第一倒裝芯片2及所述第二倒裝芯片4與所述重新布線層1之間的互聯(lián)部分，另一方面為所述第一倒裝芯片2及所述第二倒裝芯片4與所述重新布線層1之間提供了無縫隙粘合以及良好的接合結(jié)構(gòu)，具有良好的封裝效果，避免了界面分層的風(fēng)險，提高了封裝結(jié)構(gòu)的可靠性，更適用于高集成度器件封裝，在半導(dǎo)體封裝領(lǐng)域具有廣泛的應(yīng)用前景。此外，在形成所述塑封層5時，采用塑封材料進(jìn)行底部填充，塑封材料可以順暢而迅速地流入所述第一倒裝芯片2、所述金屬連接柱3、所述第二倒裝芯片4及所述重新布線層1之間的間隙，降低了工藝難度，能夠用于更小的連接縫隙。

作為示例，所述金屬連接柱3位于可以如圖1中所示，分別位于所述第一倒裝芯片2的兩側(cè)，且所述金屬連接柱3的上表面高于或等于所述第一倒裝芯片2的上表面。所述第二倒裝芯片4位于所述第一倒裝芯片2的正上方，且經(jīng)由與位于所述第一倒裝芯片2兩側(cè)的所述金屬連接柱3與所述重新布線層1電連接。

作為示例，所述重新布線層1至少包括：第一介電層11；金屬疊層結(jié)構(gòu)12，所述金屬疊層結(jié)構(gòu)12位于所述第一介電層11內(nèi)，所述金屬疊層結(jié)構(gòu)12包括多層間隔排布的金屬線層及金屬插塞，所述金屬插塞位于相鄰所述金屬線層之間，以將相鄰的所述金屬線層電連接；下金屬化層13，所述下金屬化層13位于所述第一介電層11的上表面，且與所述金屬線層電連接。

作為示例，所述金屬線層可以包括單層金屬層，也可以包括兩層或多層金屬層。作為示例，所述金屬線層及所述金屬插塞可以采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

作為示例，所述下金屬化層13的材料可以為銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

作為示例，請參閱圖2，所述第一倒裝芯片2至少包括：裸芯片21；連接層22，所述連接層22位于所述裸芯片21的上表面；互聯(lián)凸塊23，所述互聯(lián)凸塊23位于所述連接層22上，且所述互聯(lián)凸塊23通過所述連接層22實(shí)現(xiàn)與所述裸芯片21的電性連接；其中，所述第一倒裝芯片2通過所述互聯(lián)凸塊23鍵合于所述下金屬化層13的上表面，從而實(shí)現(xiàn)與所述重新布線層1的電性連接。

作為示例，所述連接層22至少包括：多個焊盤221，所述焊盤221位于所述裸芯片21的上表面；第二介電層222，所述第二介電層222覆蓋于所述裸芯片21的上表面及所述焊盤221；絕緣層223，所述絕緣層223位于所述第二介電層222的上表面；通孔，所述通孔貫穿所述絕緣層223及所述第二介電層222，以暴露出所述焊盤221的上表面。

作為示例，所述互聯(lián)凸塊23形成于所述焊盤221的上表面并覆蓋部分絕緣層223，且所述互聯(lián)凸塊23通過所述焊盤221實(shí)現(xiàn)與所述裸芯片21的電性連接。

作為示例，絕緣層223可以采用二氧化硅或者pet等材料。

需要解釋的是，雖然圖2所示的結(jié)構(gòu)示意圖中僅包括兩個所述焊盤221、兩個互聯(lián)凸塊23，但圖2僅為為了具體解釋第一倒裝芯片2所繪制的簡易示意圖，實(shí)際上，本實(shí)施方式中的所述第一倒裝芯片2可以包含多個所述焊盤221、多個所述互聯(lián)凸塊23，并不以圖2所示的結(jié)構(gòu)示意圖為限制。

在一示例中，如圖2所示，所述互聯(lián)凸塊23為由金屬柱231及形成于金屬柱231上表面的金屬帽232組成的金屬組合結(jié)構(gòu)。而金屬連接柱3及焊球凸塊7也可以采用與所述互聯(lián)凸塊23相同的金屬組合結(jié)構(gòu)。

作為示例，金屬柱231可以采用cu或ni金屬材料。其中，金屬柱231優(yōu)選采用cu柱。

作為示例，金屬帽232可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

在另一示例中，所述互聯(lián)凸塊23也可以為金屬焊料球(solderball)。而金屬連接柱3及焊球凸塊7也可以為金屬焊料球。

作為示例，金屬焊料球可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

作為示例，所述第一介電層11及所述第二介電層222均可以采用低k介電材料。作為示例，第一介電層11及第二介電層222可以采用環(huán)氧樹脂、硅膠、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一種材料。

作為示例，所述塑封層5的材料可以為聚酰亞胺、硅膠或環(huán)氧樹脂。

作為示例，所述鈍化層6的材料可以為氧化硅或氮化硅。

實(shí)施例二

請參閱圖3，本發(fā)明還提供一種扇出型晶圓級封裝結(jié)構(gòu)的制備方法，所述扇出型晶圓級封裝結(jié)構(gòu)的制備方法適于制備如實(shí)施例一中所述的扇出型晶圓級封裝結(jié)構(gòu)，所述扇出型晶圓級封裝結(jié)構(gòu)的制備方法至少包括如下步驟：

s1：提供一載體，于所述載體的上表面形成粘合層，并于所述粘合層的上表面形成鈍化層；

s2：于所述鈍化層的上表面形成重新布線層；

s3：于所述重新布線層的上表面鍵合第一倒裝芯片及金屬連接柱，所述倒裝芯片及所述金屬連接柱均與所述重新布線層實(shí)現(xiàn)電性連接；

s4：于所述重新布線層的上表面形成第一塑封層，所述第一塑封層填滿所述第一倒裝芯片、所述金屬連接柱及所述重新布線層之間的間隙，并將所述第一倒裝芯片及所述金屬連接柱封裹塑封；

s5：于所述第一塑封層的上表面鍵合第二倒裝芯片；所述第二倒裝芯片位于所述第一倒裝芯片的上方，且經(jīng)由所述金屬連接柱與所述重新布線層電連接；

s6：于所述第一塑封層的上表面形成第二塑封層，所述第二塑封層填滿所述第二倒裝芯片與所述第一塑封層之間的間隙，并將所述第二倒裝芯片封裹塑封；

s7：去除所述載體及所述粘合層；

s8：于所述鈍化層內(nèi)形成若干個開口，所述開口暴露出部分所述重新布線層；

s9：于所述開口內(nèi)的所述重新布線層的表面形成焊球凸塊。

在步驟s1中，請參閱圖3中的s1步驟及圖4，提供一載體8，于所述載體8的上表面形成粘合層9，并于所述粘合層9的上表面形成鈍化層6。

作為示例，所述載體8的材料可以為硅、玻璃、氧化硅、陶瓷、聚合物以及金屬中的一種材料或兩種以上的復(fù)合材料，其形狀可以為晶圓形、方形或其它任意所需形狀。

作為示例，所述粘合層9在后續(xù)工藝中作為所述鈍化層6及位于所述鈍化層6上的其他結(jié)構(gòu)與所述載體8之間的分離層，其最好選用具有光潔表面的粘合材料制成，其必須與所述鈍化層5具有一定的結(jié)合力，以保證所述鈍化層5在后續(xù)工藝中不會產(chǎn)生移動等情況，另外，其與所述載體8亦具有較強(qiáng)的結(jié)合力，一般來說，其與所述載體8的結(jié)合力需要大于與所述鈍化層6的結(jié)合力。作為示例，所述粘合層9的材料選自雙面均具有粘性的膠帶或通過旋涂工藝制作的粘合膠等。膠帶優(yōu)選采用uv膠帶，其在uv光照射后很容易被撕離。在其它實(shí)施方式中，所述粘合層9也可選用物理氣相沉積法或化學(xué)氣相沉積法形成的其他材料層，如環(huán)氧樹脂(epoxy)、硅橡膠(siliconerubber)、聚酰亞胺(pi)、聚苯并惡唑(pbo)、苯并環(huán)丁烯(bcb)等。在后續(xù)分離所述載體8時，可采用濕法腐蝕、化學(xué)機(jī)械研磨等方法去除所述粘合層9。

作為示例，所述鈍化層6的材料可以為氧化硅或氮化硅。在所述粘合層9與所述重新布線層1之間形成所述鈍化層6，可以增強(qiáng)所述重新布線層1與所述載體8的粘合性。且所述鈍化層6還可以作為后續(xù)形成的所述焊球凸塊7的阻擋層，可以有效防止在植球回流過程中處于球滴狀態(tài)的所述焊球凸塊7發(fā)生移動而出現(xiàn)位置的偏移。

作為示例，所述鈍化層6可以采用物理氣相沉積工藝或化學(xué)氣相沉積工藝在所述粘合層9的表面形成所述鈍化層6。

在步驟s2中，請參閱圖3中的s2步驟及圖5，于所述鈍化層6的上表面形成重新布線層1。

作為示例，于所述鈍化層6的上表面形成重新布線層1包括如下步驟：

s21：于所述鈍化層6的上表面形成第一層金屬線層；

s22：于所述鈍化層6的上表面形成覆蓋第一層所述金屬線層的上表面及側(cè)壁的第一介電層11；

s23：于所述第一介電層11內(nèi)形成與所述第一層金屬線層電性連接的其他金屬線層，相鄰所述金屬線層之間經(jīng)由金屬插塞電連接；各層所述金屬線層及所述金屬插塞共同構(gòu)成金屬疊層結(jié)構(gòu)12；

s24：于所述第一介電層11的上表面形成下金屬化層13，所述下金屬化層13與所述金屬布線層電連接。

作為示例，所述金屬線層可以包括單層金屬層，也可以包括兩層或多層金屬層。作為示例，所述金屬線層及所述金屬插塞可以采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

作為示例，所述第一介電層11的材料可以為低k介電材料。作為示例，所述第一介電層11可以采用環(huán)氧樹脂、硅膠、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一種材料，并可以采用諸如旋涂、cvd、等離子增強(qiáng)cvd等工藝形成所述第一介電層11。

作為示例，所述下金屬化層13的材料可以為銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

在步驟s3中，請參閱圖3中的s3步驟及圖6及圖7，于所述重新布線層1的上表面鍵合第一倒裝芯片2及金屬連接柱3，所述倒裝芯片2及所述金屬連接柱3均與所述重新布線層1實(shí)現(xiàn)電性連接。

作為示例，請繼續(xù)參閱實(shí)施例一中的圖2，所述第一倒裝芯片2至少包括：裸芯片21；連接層22，所述連接層22位于所述裸芯片21的上表面；互聯(lián)凸塊23，所述互聯(lián)凸塊23位于所述連接層22上，且所述互聯(lián)凸塊23通過所述連接層22實(shí)現(xiàn)與所述裸芯片21的電性連接；其中，所述第一倒裝芯片2通過所述互聯(lián)凸塊23鍵合于所述下金屬化層13的上表面，從而實(shí)現(xiàn)與所述重新布線層1的電性連接；于所述重新布線層1的上表面鍵合所述第一倒裝芯片2包括如下步驟：

于所述互聯(lián)凸塊23的上表面或者所述下金屬化層13的上表面形成助焊劑膠層；

將所述互聯(lián)凸塊23的頂部(即所述互聯(lián)凸塊23遠(yuǎn)離所述連接層22的表面)對準(zhǔn)所述下金屬化層13所在的位置，然后進(jìn)行回流焊接，從而使所述第一倒裝芯片2通過所述互聯(lián)凸塊23鍵合于所述下金屬化層13的上表面。形成的結(jié)構(gòu)如圖6所示。

需要解釋的是，所述助焊劑膠層可以清除所述互聯(lián)凸塊23及所述下金屬化層13表面上的氧化層，提高焊劑的潤濕效果及接合的可靠性。所述助焊劑膠層可以采用浸沾或者噴涂等方式形成，應(yīng)盡可能薄及均勻。

作為示例，所述連接層22至少包括：多個焊盤221，所述焊盤221位于所述裸芯片21的上表面；第二介電層222，所述第二介電層222覆蓋于所述裸芯片21的上表面及所述焊盤221；絕緣層223，所述絕緣層223位于所述第二介電層222的上表面；通孔，所述通孔貫穿所述絕緣層223及所述第二介電層222，以暴露出所述焊盤221的上表面。

在一示例中，如實(shí)施例一中圖2所示，所述互聯(lián)凸塊23為由金屬柱231及形成于金屬柱231上表面的金屬帽232組成的金屬組合結(jié)構(gòu)。而金屬連接柱3及焊球凸塊7也可以采用與所述互聯(lián)凸塊23相同的金屬組合結(jié)構(gòu)。

作為示例，金屬柱231可以采用cu或ni金屬材料。其中，金屬柱231優(yōu)選采用cu柱。

作為示例，金屬帽232可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

在另一示例中，所述互聯(lián)凸塊23也可以為金屬焊料球(solderball)。而金屬連接柱3及焊球凸塊7也可以為金屬焊料球。

作為示例，金屬焊料球可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

需要說明的是，所述第一倒裝芯片2可包含多種電路結(jié)構(gòu)，在本實(shí)施方式中，可以鍵合多個相同類型的所述第一倒裝芯片2，也可以鍵合多個不同類型的所述第一倒裝芯片2，可根據(jù)需要進(jìn)行選擇。

作為示例，可以采用電鍍等工藝于所述重新布線層1的上表面形成所述金屬連接柱3，形成的結(jié)構(gòu)如圖7所示。

在步驟s4中，請參閱圖3中的s4步驟及圖8，于所述重新布線層1的上表面形成第一塑封層51，所述第一塑封層51填滿所述第一倒裝芯片2、所述金屬連接柱3及所述重新布線層1之間的間隙，并將所述第一倒裝芯片2及所述金屬連接柱3封裹塑封。

作為示例，采用模塑底部填充工藝于所述重新布線層1的上表面形成所述第一塑封層51。采用模塑底部填充工藝于所述重新布線層1的上表面形成所述第一塑封層51，塑封材料可以順暢而迅速地填滿所述第一倒裝芯片2、所述金屬連接柱3及所述重新布線層1之間的間隙，可以有效避免在出現(xiàn)界面分層；且模塑底部填充不會像現(xiàn)有技術(shù)中的毛細(xì)底部填充工藝那樣受到限制，大大降低了工藝難度，可以用于更小的連接間隙，更適用于堆疊架構(gòu)。

在步驟s5中，請參閱圖3中的s5步驟及圖9，于所述第一塑封層51的上表面鍵合第二倒裝芯片4；所述第二倒裝芯片4位于所述第一倒裝芯片2的上方，且經(jīng)由所述金屬連接柱3與所述重新布線層1電連接。

如圖9所示，所述第二倒裝芯片4與所述第一倒裝芯片2呈垂直堆棧分布，使得所述第一倒裝芯片2與所述第二倒裝芯片4之間的間距達(dá)到最短，從而縮短了所述第一倒裝芯片2與所述第二倒裝芯片4的溝通響應(yīng)時間。

在步驟s6中，請參閱圖3中的s6步驟及圖10，于所述第一塑封層51的上表面形成第二塑封層52，所述第二塑封層52填滿所述第二倒裝芯片4與所述第一塑封層51之間的間隙，并將所述第二倒裝芯片4封裹塑封。

作為示例，采用模塑底部填充工藝于所述第一塑封層51的上表面形成所述第二塑封層52。采用模塑底部填充工藝于所述第一塑封層51的上表面形成所述第二塑封層52，塑封材料可以順暢而迅速地填滿所述第二倒裝芯片4與所述第一塑封層51之間的間隙，可以有效避免在出現(xiàn)界面分層；且模塑底部填充不會像現(xiàn)有技術(shù)中的毛細(xì)底部填充工藝那樣受到限制，大大降低了工藝難度，可以用于更小的連接間隙，更適用于堆疊架構(gòu)。

需要說明的是，本實(shí)施例中的所述第一塑封層51及所述第二塑封層52二者疊加起來即為實(shí)施例一中所述的塑封層5。由于所述第一塑封層51與所述第二塑封層52的材料完全相同，在形成所述第二塑封層52之后，所述第一塑封層51與所述第二塑封層52整體即為一層塑封層，即實(shí)施例一中所述的塑封層5。

在步驟s7中，請參閱圖3中的s7步驟及圖11，去除所述載體8及所述粘合層9。

作為示例，可以采用研磨工藝、減薄工藝等進(jìn)行去除所述載體8及所述粘合層9。優(yōu)選地，本實(shí)施例中，采用撕掉所述粘合層9的方式以去除所述載體8。

在步驟s8中，請參閱圖3中的s8步驟及圖12，于所述鈍化層6內(nèi)形成若干個開口61，所述開口61暴露出部分所述重新布線層1。

作為示例，可以采用激光打孔工藝于所述鈍化層6內(nèi)形成所述開口61。

在步驟s9中，請參閱圖3中的s9步驟及圖13，于所述開口61內(nèi)的所述重新布線層1的表面形成焊球凸塊7。

形成所述焊球凸塊7的工藝為本領(lǐng)域人員所熟知，此處不再累述。

由于所述焊球凸塊7形成于所述開口61內(nèi)的所述重新布線層1的表面，位于所述焊球凸塊7外圍的所述鈍化層6可以有效防止在植球回流過程中處于球滴狀態(tài)的焊球凸塊7發(fā)生移動而出現(xiàn)位置的偏移，從而確保扇出型晶圓級封裝結(jié)構(gòu)的器件性能，以提高產(chǎn)量。

綜上所述，本發(fā)明提供一種扇出型晶圓級封裝結(jié)構(gòu)及其制備方法，所述扇出型晶圓級封裝結(jié)構(gòu)至少包括：重新布線層；第一倒裝芯片，鍵合于所述重新布線層的上表面，且與所述重新布線層電連接；金屬連接柱，鍵合于所述重新布線層的上表面，且與所述重新布線層電連接；第二倒裝芯片，鍵合于所述金屬連接柱的上表面，且位于所述第一倒裝芯片的上方，所述第二倒裝芯片經(jīng)由所述金屬連接柱與所述重新布線層電連接；塑封層，位于所述重新布線層的上表面，且填滿所述第一倒裝芯片、所述金屬連接柱、所述第二倒裝芯片及所述重新布線層之間的間隙，并將所述第一倒裝芯片、所述金屬連接柱及所述第二倒裝芯片封裹塑封；鈍化層，位于所述重新布線層的下表面；所述鈍化層內(nèi)形成有若干個開口，所述開口暴露出部分所述重新布線層的下表面；焊球凸塊，位于所述開口內(nèi)，且與所述重新布線層電連接。本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)中，通過在重新再布線層的下表面形成鈍化層，所述鈍化層可以有效防止在植球回流過程中處于球滴狀態(tài)的焊球凸塊發(fā)生移動而出現(xiàn)位置的偏移，從而確保扇出型晶圓級封裝結(jié)構(gòu)的器件性能，以提高產(chǎn)量；同時，本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)中，第一倒裝芯片與第二倒裝芯片呈垂直堆棧分布，使得所述第一倒裝芯片與所述第二倒裝芯片之間的間距達(dá)到最短，從而縮短了所述第一倒裝芯片與所述第二倒裝芯片的溝通響應(yīng)時間。

上述實(shí)施方式僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施方式進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。