本發(fā)明屬半導(dǎo)體器件技術(shù)領(lǐng)域，特別涉及一種基于橫向結(jié)構(gòu)的led。

背景技術(shù)：

近年來，為克服大規(guī)模集成電路中金屬互連信號延遲與功耗的問題，si光電子技術(shù)作為高速光互聯(lián)中的核心技術(shù)，已成為領(lǐng)域內(nèi)研究發(fā)展的熱點和重點。高質(zhì)量的si基片上光源器件，是實現(xiàn)si基單片光電集成的一個重要環(huán)節(jié)。其中，基于低強度張應(yīng)變結(jié)合n型重摻雜改性技術(shù)的ge發(fā)光器件，即準(zhǔn)直接帶隙改性ge發(fā)光器件，其工藝結(jié)構(gòu)與現(xiàn)有si工藝兼容。

利用si襯底與ge外延層之間的熱膨脹系數(shù)不同，常規(guī)工藝過程中采用合理的熱退火工藝制度，si襯底上ge外延層可以引入低強度張應(yīng)變。然而，由于si襯底與ge外延層之間晶格失配較大，si襯底上常規(guī)工藝制備的ge外延層位錯密度高，且si襯底與ge外延層之間的界面特性差，進而影響器件的性能。

技術(shù)實現(xiàn)要素：

為了解決上述技術(shù)問題，本發(fā)明提供了一種基于橫向結(jié)構(gòu)的led，其中，包括：

soi襯底(11)；

n型si區(qū)域(12)與p型si區(qū)域(13)，設(shè)置于所述soi襯底(11)上部并位于所述soi襯底(11)的兩側(cè)位置處；

n型晶化ge層(14)，設(shè)置于所述soi襯底(11)表面并位于所述n型si區(qū)域(12)與所述p型si區(qū)域(13)的中間位置處；

負電極(15)，設(shè)置于所述n型si區(qū)域(12)的表面；

正電極(16)，設(shè)置于所述p型si區(qū)域(13)的表面。

在本發(fā)明的一個實施例中，所述n型si區(qū)域(13)的摻雜濃度為1×10¹⁹cm^-3。

在本發(fā)明的一個實施例中，所述p型si區(qū)域(13)的摻雜濃度為1×10¹⁹cm^-3。

在本發(fā)明的一個實施例中，所述n型晶化ge層(14)由ge籽晶層和ge主體層經(jīng)過晶化處理后形成。

在本發(fā)明的一個實施例中，所述ge籽晶層的厚度為40～50nm。

在本發(fā)明的一個實施例中，所述ge主體層的厚度為150～250nm。

在本發(fā)明的一個實施例中，所述晶化處理包括如下步驟：

將包括所述soi襯底、所述ge籽晶層、所述ge主體層的整個襯底材料加熱至700℃；

利用激光再晶化工藝(laserre-crystallization,簡稱lrc)晶化所述整個襯底材料；其中l(wèi)rc工藝的激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s；

對所述整個襯底材料進行高溫?zé)嵬嘶鹛幚硪酝瓿伤鼍Щ幚怼?/p>

在本發(fā)明的一個實施例中，所述led還包括鈍化層，所述鈍化層設(shè)置于所述soi襯底及所述p型晶化ge層臺階結(jié)構(gòu)的上表面，厚度為150～200nm，用于隔離所述負電極及所述正電極。

在本發(fā)明的一個實施例中，所述負電極(15)為cr-au合金，厚度為150～200nm。

在本發(fā)明的一個實施例中，所述正電極(16)為cr-au合金，厚度為150～200nm。

需要說明強調(diào)的是，激光再晶化工藝(laserre-crystallization,簡稱lrc)是一種熱致相變結(jié)晶的方法，通過激光熱處理，使si襯底上ge外延層熔化再結(jié)晶，橫向釋放ge外延層的位錯缺陷，不僅可獲得高質(zhì)量的ge外延層，同時，由于lrc工藝可精確控制晶化區(qū)域，一方面避免了常規(guī)工藝中si襯底與ge外延層之間的si、ge互擴問題，另一方面si/ge之間材料界面特性好。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：

1)本發(fā)明改性ge發(fā)光器件結(jié)構(gòu)擬采用p⁺-si/準(zhǔn)直接帶隙改性ge/n⁺-si的橫向結(jié)構(gòu)pin，準(zhǔn)直接帶隙改性ge區(qū)域不僅可以發(fā)光，也是波導(dǎo)區(qū)；

2)本發(fā)明利用激光再晶化工藝(lrc)，通過激光熱處理，使si襯底上ge外延層熔化再結(jié)晶，橫向釋放ge外延層的位錯缺陷，獲得低位錯密度的ge外延層；同時，由于lrc工藝可精確控制晶化區(qū)域，si與ge之間材料界面特性好，從而提高了器件性能。

附圖說明

下面將結(jié)合附圖，對本發(fā)明的具體實施方式進行詳細的說明。

圖1為本發(fā)明實施例提供的一種基于橫向結(jié)構(gòu)的led的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的一種晶化處理工藝的流程示意圖；

圖3為本發(fā)明實施例提供的一種lrc工藝方法示意圖；

圖4a-圖4m為本發(fā)明實施例的一種基于橫向結(jié)構(gòu)的led的制備工藝示意圖。

具體實施方式

下面結(jié)合具體實施例對本發(fā)明做進一步詳細的描述，但本發(fā)明的實施方式不限于此。

實施例一

請參見圖1，圖1為本發(fā)明實施例提供的一種基于橫向結(jié)構(gòu)的led10的結(jié)構(gòu)示意圖。該led包括：

soi襯底11；

n型si區(qū)域12與p型si區(qū)域13，設(shè)置于所述soi襯底11上部并位于所述soi襯底的兩側(cè)位置處；

n型晶化ge層14，設(shè)置于所述soi襯底表面并位于所述n型si區(qū)域與所述p型si區(qū)域的中間位置處；

負電極15，設(shè)置于所述n型si區(qū)域12的表面；

正電極16，設(shè)置于所述p型si區(qū)域13的表面。

優(yōu)選地，所述n型si區(qū)域12的摻雜濃度為1×10¹⁹cm^-3。

優(yōu)選地，所述p型si區(qū)域13的摻雜濃度為1×10¹⁹cm^-3。

優(yōu)選地，所述n型晶化ge層14由ge籽晶層和ge主體層經(jīng)過晶化處理后形成。

其中，所述ge籽晶層的厚度為40～50nm；所述ge主體層的厚度為150～250nm。

優(yōu)選地，請參見圖2，圖2為本發(fā)明實施例提供的一種晶化處理工藝的流程示意圖。所述晶化處理包括如下步驟：

步驟1、將包括所述soi襯底、所述ge籽晶層、所述ge主體層的整個襯底材料加熱至700℃；

步驟2、利用lrc工藝晶化所述整個襯底材料；其中l(wèi)rc工藝的激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kw/cm²，激光移動速度為25mm/s；

步驟3、對所述整個襯底材料進行高溫?zé)嵬嘶鹛幚硪酝瓿伤鼍Щ幚怼?/p>

請進一步參見圖3，圖3為本發(fā)明實施例提供的一種lrc工藝方法示意圖，lrc工藝是一種熱致相變結(jié)晶的方法，通過激光熱處理，使soi襯底上ge外延層熔化再結(jié)晶，橫向釋放ge外延層的位錯缺陷，不僅可獲得高質(zhì)量的ge外延層，同時，由于lrc工藝可精確控制晶化區(qū)域，一方面避免了常規(guī)工藝中soi襯底與ge外延層之間的si、ge互擴問題，另一方面si與ge之間材料界面特性好。

優(yōu)選地，所述負電極15為cr-au合金，厚度為150～200nm。

優(yōu)選地，所述正電極16為cr-au合金，厚度為150～200nm。

優(yōu)選地，還包括鈍化層17，所述鈍化層設(shè)置于所述soi襯底及所述p型晶化ge層臺階結(jié)構(gòu)的表面，用于隔離所述負電極及所述正電極。

其中，所述鈍化層的厚度為150～200nm。

本發(fā)明縱向結(jié)構(gòu)的led，利用soi襯底與ge外延層界面特性好的優(yōu)勢，采用p⁺-si/準(zhǔn)直接帶隙改性ge/n⁺-si的橫向結(jié)構(gòu)pin，極大地提高led的發(fā)光效率。

實施例二

請參照圖4，圖4a-圖4m為本發(fā)明實施例的一種基于橫向結(jié)構(gòu)的led的制備方法示意圖，該制備方法包括如下步驟：

第1步、選取soi襯底001，如圖4a所示。

第2步、在275℃～325℃溫度下，利用cvd工藝,在所述soi襯底001表面指定區(qū)域生長40～50nm的ge籽晶層002，如圖4b所示。

第3步、在500℃～600℃溫度下，利用cvd工藝，在所述ge籽晶層002上生長150～250nm的ge主體層003，如圖4c所示。

第4步、利用cvd工藝，在所述ge主體層003上生長sio2氧化層004，如圖4d所示。

第5步、將包括所述soi襯底001、所述ge籽晶層002、所述ge主體層003及所述sio2氧化層004的整個襯底材料加熱至700℃，連續(xù)利用激光再晶化工藝，處理所述整個襯底材料，然后再利用干法刻蝕工藝，刻蝕所述sio2氧化層004得到晶化ge層005，如圖4e所示，其中，激光波長為808nm，激光光斑尺寸為100μm×100μm，激光功率為1.5kw/cm²，曝光時間為40ms。

第6步、在所述外延層及所述soi襯底未生長所述外延層的區(qū)域上生長200nm的第一sio2保護層006，然后利用刻蝕工藝，選擇性刻蝕所述第一sio2保護層006，形成第一待摻雜區(qū)域，如圖4f所示。

第7步、在所述第一摻雜區(qū)域注入p離子，形成摻雜濃度為1×10¹⁹cm^-3的n型si區(qū)域；將包括所述soi襯底、所述外延層的整個材料進行退火處理，然后刻蝕掉所述第一sio2保護層006，如圖4g所示。

第8步、在所述外延層及所述soi襯底未生長所述外延層的區(qū)域上生長200nm的第二sio2保護層008，然后利用刻蝕工藝，選擇性刻蝕所述第二sio2保護層006，形成第二待摻雜區(qū)域，如圖4h所示。

第9步、在所述第二待摻雜區(qū)域注入b離子，形成摻雜濃度為1×10¹⁹cm^-3的p型si區(qū)域；將包括所述soi襯底、所述外延層的整個材料退火，然后刻蝕掉所述第二sio2保護層008，如圖4i所示。

第10步、在所述外延層及所述soi襯底未生長所述外延層的區(qū)域上生長200nm的第三sio2保護層010，然后利用刻蝕工藝，選擇性刻蝕所述第三sio2保護層010，形成第三待摻雜區(qū)域，如圖4j所示。

第11步、在所述n型晶化ge層摻雜區(qū)域注入p離子，形成摻雜濃度為1.4×10¹⁹cm^-3的p型晶化ge層011；將包括所述soi襯底、所述外延層的整個材料進行退火處理，然后刻蝕掉所述第三sio2保護層010，如圖4k所示。

第12步、在所述n型si層、所述p型si層及所述p型晶化ge層上生長150～200nm的sio2鈍化層012，利用刻蝕工藝選擇性刻蝕掉指定區(qū)域的所述sio2鈍化層形成金屬接觸孔,如圖4l所示。

第13步、利用電子束蒸發(fā)淀積工藝在所述金屬接觸孔區(qū)域生長150～200nm的cr-au合金電極,如圖4m所示。

綜上所述，本文中應(yīng)用了具體個例對本發(fā)明的結(jié)構(gòu)及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制，本發(fā)明的保護范圍應(yīng)以所附的權(quán)利要求為準(zhǔn)。