本申請涉及半導體技術領域，尤其涉及一種薄膜晶體管及其制備方法、陣列基板和顯示面板。

背景技術：

低溫多晶硅(lowtemperaturepoly-silicon，ltps)薄膜由于其原子排列規(guī)則，載流子遷移率高(10～300cm²/vs)，一般作為薄膜晶體管的有源層，在應用到液晶顯示面板時，可以使液晶顯示面板具有較高的驅動電流，可加快液晶分子的反應時間，縮小薄膜晶體管的體積，增加像素單元中的透過面積，使顯示裝置具有更高的亮度和分辨率，因此，薄膜晶體管的制作工藝中廣泛采用ltps薄膜制備有源層。非晶硅的晶化問題一直是ltps領域研究的重點。

循序性橫向晶化法(sequentiallateralsolidification，sls)，一般常用來將非晶硅晶化為多晶硅，通常是使用308或355nm準分子激光或固態(tài)激光，同時搭配具有圖形的光刻板與光學系統，改變激光的強度分布，控制硅晶界的位置與微米級尺寸晶粒的形成。為了增大晶粒尺寸，必須控制好成核時的超級冷卻特性，較低的超級冷卻具有較慢的結晶速率，配合外在光刻板的輔助形成較大的溫度梯度，使得晶粒往同一個方向生長。

但是，現有技術在通過循序性橫向晶化方法將非晶硅轉換為多晶硅時，會使多晶硅膜層在晶界區(qū)形成隆起，而在晶界區(qū)形成的隆起會使后續(xù)在多晶硅膜層上形成的柵極絕緣層膜厚不均勻，而柵極絕緣層膜厚不均勻會導致最終形成的薄膜晶體管的閾值電壓不穩(wěn)定，甚至在晶界區(qū)會出現由于柵極絕緣層太薄而漏電的現象。

技術實現要素：

本申請?zhí)峁┮环N薄膜晶體管及其制備方法、陣列基板和顯示面板，以改善現有技術中采用循序性橫向晶化制備薄膜晶體管時，由于柵極絕緣層厚度不一致導致的薄膜晶體管的閾值電壓不穩(wěn)定的問題。

本申請實施例提供一種薄膜晶體管的制作方法，包括：

通過循序性橫向晶化法在襯底基板之上形成多晶硅有源層，所述多晶硅有源層的表面具有多個凸起結構，所述凸起結構所在區(qū)域作為晶界區(qū)，相鄰兩個所述凸起結構之間所在區(qū)域作為晶粒內部區(qū)；

在所述多晶硅有源層之上形成柵極絕緣層，其中，形成的所述柵極絕緣層內厚度差在第一預設范圍內；

薄化所述晶粒內部區(qū)的所述柵極絕緣層，使薄化后的所述柵極絕緣層內厚度差在第二預設范圍內，其中，所述第二預設范圍小于所述第一預設范圍。

優(yōu)選的，所述薄化所述晶粒內部區(qū)的所述柵極絕緣層，具體包括：

將所述晶粒內部區(qū)的所述柵極絕緣層的厚度薄化至與所述晶界區(qū)的所述柵極絕緣層的厚度一致。

優(yōu)選的，所述薄化所述晶粒內部區(qū)的所述柵極絕緣層，具體包括：

在所述柵極絕緣層之上形成遮擋所述晶界區(qū)的光刻膠層圖案；

對所述晶粒內部區(qū)的所述柵極絕緣層刻蝕預設時長。

優(yōu)選的，所述通過循序性橫向晶化法在襯底基板之上形成多晶硅有源層，具體包括：

在襯底基板之上形成非晶硅膜層；

通過循序性橫向晶化法，晶化所述非晶硅膜層形成多晶硅膜層；

通過構圖工藝，使所述多晶硅膜層形成多晶硅有源層。

優(yōu)選的，所述通過循序性橫向晶化法，晶化所述非晶硅膜層形成多晶硅膜層之前，所述制作方法還包括：

對所述非晶硅膜層退火，去除所述非晶硅膜層中的氫。

優(yōu)選的，所述在襯底基板之上形成非晶硅膜層之前，所述制作方法還包括：在襯底基板之上形成緩沖層。

優(yōu)選的，所述薄化所述晶粒內部區(qū)的所述柵極絕緣層，之后，所述制作方法還包括：在所述柵極絕緣層之上依次形成柵極、層間絕緣層以及源漏極層。

一種采用本申請實施例提供的所述制作方法制作的薄膜晶體管，所述薄膜晶體管包括：

設置在襯底基板之上的多晶硅有源層；

設置在所述多晶硅有源層之上的柵極絕緣層，其中，所述柵極絕緣層內厚度差在所述第二預設范圍內。

本申請實施例還提供一種陣列基板，包括本申請實施例提供的所述的薄膜晶體管。

本申請實施例還提供一種顯示面板，包括本申請實施例提供的所述的陣列基板。

本申請實施例有益效果如下：本申請實施例的薄膜晶體管，在通過循序性橫向晶化法將非晶硅膜層轉換為多晶硅膜層后，對形成在多晶硅膜層上的柵極絕緣層的相鄰兩個晶界區(qū)之間的晶粒內部區(qū)進行減薄處理，使薄化后的所述柵極絕緣層內厚度差在第二預設范圍內，進而可以使最終形成的柵極絕緣層在各個位置處的膜厚基本一致，改善薄膜晶體管由于柵極絕緣層厚度不一致導致的薄膜晶體管的閾值電壓不穩(wěn)定的問題。

附圖說明

圖1為本申請實施例提供的薄膜晶體管的制備方法的流程圖；

圖2為本申請實施例中，制備完成非晶硅層的薄膜晶體管的結構示意圖；

圖3為本申請實施例中，制備完成多晶硅有源層的薄膜晶體管的結構示意圖；

圖4為本申請實施例中，制備完成柵極絕緣層的薄膜晶體管的結構示意圖；

圖5為本申請實施例中，薄化完晶粒內部區(qū)的柵極絕緣層的薄膜晶體管的結構示意圖；

圖6為本申請實施例提供的一種薄膜晶體管的結構示意圖。

具體實施方式

下面結合說明書附圖對本申請實施例的實現過程進行詳細說明。需要注意的是，自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本申請，而不能理解為對本申請的限制。

參見圖1，本申請實施例提供一種薄膜晶體管的制作方法，包括：

步驟101、通過循序性橫向晶化法在襯底基板之上形成多晶硅有源層，多晶硅有源層的表面具有多個凸起結構，凸起結構所在區(qū)域作為晶界區(qū)，相鄰兩個凸起結構之間所在區(qū)域作為晶粒內部區(qū)。

在具體實施時，對于通過循序性橫向晶化法在襯底基板之上形成多晶硅有源層，具體包括：

在襯底基板之上形成非晶硅膜層；

通過循序性橫向晶化法，晶化非晶硅膜層形成多晶硅膜層；

通過構圖工藝，使多晶硅膜層形成多晶硅有源層。

優(yōu)選的，在襯底基板之上形成非晶硅膜層之前，制作方法還可以包括：在襯底基板之上形成緩沖層。

優(yōu)選的，通過循序性橫向晶化法，晶化非晶硅膜層形成多晶硅膜層之前，制作方法還包括：對非晶硅膜層退火，去除非晶硅膜層中的氫。

步驟102、在多晶硅有源層之上形成柵極絕緣層，其中，形成的柵極絕緣層內厚度差在第一預設范圍內。

需要說的是，采用循序性橫向晶化法將非晶硅膜層轉換為多晶硅膜層時，通常形成的多晶硅膜層表面會有多個凸起結構，而再在這種具有凸起結構的膜層表面形成柵極絕緣層時，柵極絕緣層自然也會在相應的區(qū)域形成凸起，并使最終整個柵極絕緣層的膜厚不一致，而本申請實施例中的第一預設范圍，是指再多晶硅膜層上形成柵極絕緣層后，在柵極絕緣層各個區(qū)域自然形成的厚度差，例如，一般的，在多晶硅膜層上形成柵極絕緣層后，若晶粒內部區(qū)的柵極絕緣層膜厚為時，晶界區(qū)最薄處的柵極絕緣層的膜厚為則柵極絕緣層內厚度差在即第一預設范圍可以為具體的第一預設范圍可以根據經驗進行選取。

步驟103、薄化晶粒內部區(qū)的柵極絕緣層，使薄化后的柵極絕緣層內厚度差在第二預設范圍內，其中，第二預設范圍小于第一預設范圍。

在具體實施時，對于薄化晶粒內部區(qū)的柵極絕緣層，具體可以包括：

在柵極絕緣層之上形成遮擋晶界區(qū)的光刻膠層圖案；

對晶粒內部區(qū)的柵極絕緣層刻蝕預設時長。

需要說明的是，對于第二預設范圍，其為處理后的柵極絕緣層各個區(qū)域的厚度差，例如，在未處理之前，晶粒內部區(qū)的柵極絕緣層膜厚為晶界區(qū)最薄處的柵極絕緣層的膜厚為當然，考慮到晶界區(qū)的隆起為一個漸變的過程，在靠近晶粒區(qū)的厚度可能稍微大于即，例如，為則可以將晶粒區(qū)的柵極絕緣層膜厚薄化為晶界區(qū)膜厚的中間值，即，第二預設范圍具體可以為具體的第二預設范圍，可以根據經驗進行設定，使最終的陣列基板上的薄膜晶體管的閾值電壓基本相等即可。對于本申請實施例，由于形成的柵極絕緣層在晶粒內部區(qū)相對于晶界區(qū)厚度較厚，而通過將晶粒內部區(qū)的厚度進行減薄，進而可以到達使整個柵極絕緣層的厚度基本一致，改善薄膜晶體管有源柵極絕緣層的厚度不一致導致最終形成的薄膜晶體管的閾值電壓不同的問題。

在具體實施時，由于對于整個柵極絕緣層而言，晶界區(qū)相對于晶粒內部區(qū)所占區(qū)域較小，進而可以將柵極絕緣層在晶界區(qū)的厚度近似為基本相等，而為了達到使柵極絕緣層各個區(qū)域的膜層厚度基本一致，優(yōu)選的，可以將晶粒內部區(qū)的柵極絕緣層的厚度薄化至與晶界區(qū)的柵極絕緣層的厚度一致。

為了更詳細的對本申請實施例提供的薄膜晶體管的制備方法進行說明，結合附圖2至附圖5舉例如下：

步驟一、在襯底基板1上沉積sio2或sinx作為緩沖層2，以及在緩沖層2上沉積非晶硅膜層30，參見圖2所示。

步驟二、采用退火工藝，去除非晶硅膜層30中的氫，防止激光晶化過程中的氫爆現象。

步驟三、采用循序性橫向晶化法將非晶硅膜層30晶化為多晶硅膜層，并通過構圖工藝，使多晶硅膜層形成多晶硅有源層3。具體可以使用能量密度500-600mj/cm²，控制橫向晶粒尺寸為3μm，進行激光晶化，形成多晶硅有源層3后的薄膜晶體管的結構示意圖如圖3所示，其中，多晶硅有源層3包括形成在晶界區(qū)51的多個凸起結構，相鄰兩個晶界區(qū)51間隔有晶粒內部區(qū)52。

步驟四、在多晶硅有源層3上沉積柵極絕緣層4。柵極絕緣層4的膜層厚度可以為由于sls晶界的隆起，導致晶界區(qū)51的柵極絕緣層的厚度d1比晶粒內部區(qū)52的厚度d2低。具體的，晶界區(qū)51柵極絕緣層厚度可以為晶粒內部區(qū)52的厚度可以為形成柵極絕緣層后的示意圖如圖4所示。

一般而言，現有技術中沉積的柵極絕緣層的預設厚度為的任一值，即，可以通過沉積參數設置，使沉積的柵極絕緣層的預設厚度為一確定值，該確定值為范圍內的一個值，但是，由于有源層的凸起結構，最終在有源層上形成的柵極絕緣層會出現厚度不均一，即，在晶粒內部區(qū)的厚度可能和預設厚度基本相等，但對于晶界區(qū)會相對較薄，甚至由于晶界區(qū)的柵極絕緣層太薄，可能會使最終形成的薄膜晶體管由于在晶界區(qū)太薄而發(fā)生漏電，因此，優(yōu)選的，本申請實施例在沉積時，通過沉積參數的調整，優(yōu)選沉積的柵極絕緣層的預設厚度為的任一值，即，先沉積的柵極絕緣層的厚度整體較厚，保證即使在晶界區(qū)有凸起結構，而最終形成的薄膜晶體管也不會在晶界區(qū)發(fā)生漏電。

步驟五、進行光刻膠層的構圖工藝，形成遮擋晶界區(qū)的圖案化的光刻膠層，即，構圖后光刻膠層覆蓋晶界區(qū)，其它區(qū)域無覆蓋，之后通過干刻工藝刻蝕，通過刻蝕時間的控制對無光刻膠覆蓋區(qū)域的柵極絕緣層進行部分刻蝕，蝕刻后晶粒內部區(qū)的柵極絕緣層的厚度也達到(原厚度為)具體可以是刻蝕前為刻蝕后為(與晶界區(qū)厚度一致)，薄化晶粒內部區(qū)的柵極絕緣層后的示意圖如圖5所示，使d2’與d1相等。

步驟六、為了形成完整的薄膜晶體管，可以在柵極絕緣層之上再依次形成柵極、層間絕緣層以及源漏極層。其中，在形成層間絕緣層之前還可以通過離子注入使多晶硅有源層形成溝道區(qū)、位于溝道區(qū)一側的摻雜源區(qū)，以及溝道區(qū)另一側的摻雜漏區(qū)。在形成源漏極層之前還可以對多晶硅有源層進行注入活化工藝，以及進行接觸孔刻蝕工藝，以使源漏極層的源極通過過孔與摻雜源區(qū)接觸，源漏極層的漏極通過另一過孔與摻雜漏區(qū)接觸。當然，為了形成陣列基板，還可以在源漏極層上再形成平坦層(具體的材質可以為亞克力：)、陽極(具體的材質可以為)。

參見圖6，本申請實施例還提供一種薄膜晶體管，采用本申請實施例提供的制作方法制作，薄膜晶體管包括：

設置在襯底基板1之上的多晶硅有源層3；

設置在多晶硅有源層3之上的柵極絕緣層4，其中，柵極絕緣層4內厚度差在第二預設范圍內。在具體實施時，多晶硅有源層3與襯底基板1之間還可以設置緩沖層2。其中，多晶硅有源具有多個凸起結構，凸起結構所在的區(qū)域作為晶界區(qū)51，相鄰晶界區(qū)之間的區(qū)域作為晶粒內部區(qū)52。

在具體實施時，薄膜晶體管在柵極絕緣層之上還可以依次設置柵極、層間絕緣層以及源漏極層。

本申請實施例還提供一種陣列基板，包括本申請實施例提供的薄膜晶體管。

本申請實施例還提供一種顯示面板，包括本申請實施例提供的陣列基板。

本申請實施例有益效果如下：本申請實施例的薄膜晶體管，在通過循序性橫向晶化法將非晶硅膜層轉換為多晶硅膜層后，對形成在多晶硅膜層上的柵極絕緣層的相鄰兩個晶界區(qū)之間的晶粒內部區(qū)進行減薄處理，使薄化后的所述柵極絕緣層內厚度差在第二預設范圍內，進而可以使最終形成的柵極絕緣層在各個位置處的膜厚基本一致，改善薄膜晶體管由于柵極絕緣層厚度不一致導致的薄膜晶體管的閾值電壓不穩(wěn)定的問題。

顯然，本領域的技術人員可以對本申請進行各種改動和變型而不脫離本申請的精神和范圍。這樣，倘若本申請的這些修改和變型屬于本申請權利要求及其等同技術的范圍之內，則本申請也意圖包含這些改動和變型在內。