本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體涉及一種集成無源器件及其封裝方法。

背景技術(shù)：

根據(jù)所處理的信號是否連續(xù)將半導(dǎo)體集成電路分為模擬集成電路和數(shù)字集成電路，模擬集成電路中頻率為300khz～30ghz的部分稱為射頻(radiofrequency，rf)集成電路。射頻集成電路主要由晶體管有源器件和電感電容等無源器件構(gòu)成。

現(xiàn)有技術(shù)中的射頻電路使用大量的離散無源器件，離散無源器件占了整個(gè)射頻模塊的90％的元器件，80％的面積，70％的成本。集成無源器件(integratedpassivedevice,ipd)技術(shù)可以將無源器件集成到襯底內(nèi)部，可以用芯片替代離散無源器件，其主要優(yōu)點(diǎn)如下：使有源器件與無源器件的互連以及器件的外部接口變短，降低寄生效應(yīng)；使射頻系統(tǒng)級封裝(rfsysteminpackage,rfsip)模塊的尺寸大大減小；所有工藝均可以在晶圓級實(shí)現(xiàn)，且ipd的尺寸不再受封裝尺寸的限制。

硅基ipd技術(shù)是在硅基表面走單層或多層線路，通過不同電容、電感、電阻等無源器件，實(shí)現(xiàn)濾波器、巴倫等的設(shè)計(jì)。該技術(shù)在晶圓級封裝內(nèi)得到了廣泛的應(yīng)用，其產(chǎn)品不斷向更小體積、更低成本和更低功耗方向發(fā)展。但是由于硅基材料是半導(dǎo)體材料，絕緣性能較差，基于硅基表面的電容及電感器件，很難實(shí)現(xiàn)高q值(品質(zhì)因數(shù)，衡量電容、電感器件的主要參數(shù))的要求，無法滿足整體器件的性能要求。

技術(shù)實(shí)現(xiàn)要素：

因此，本發(fā)明要解決的技術(shù)問題在于克服現(xiàn)有技術(shù)中的ipd設(shè)計(jì)很難實(shí)現(xiàn)高q值及封裝尺寸較大的缺陷。

為此，本發(fā)明提供一種集成無源器件的封裝方法，包含以下步驟：制備晶圓，所述晶圓內(nèi)形成若干芯片單元，所述芯片單元的正面具有信號引腳；在一個(gè)或多個(gè)所述芯片單元的正面刻蝕凹槽；在所述凹槽底部開孔，形成連通所述凹槽至所述芯片背面的連接孔；在所述芯片背面進(jìn)行封裝注塑，注塑材料通過所述連接孔注滿所述凹槽，在所述凹槽內(nèi)形成第一絕緣層，且所述注塑材料覆蓋所述芯片背面形成第二絕緣層；在所述第一絕緣層上進(jìn)行布線，形成第一線路，將所述第一線路與所述芯片單元的信號引腳連接。

優(yōu)選地，還包括如下步驟：在所述連接孔內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔；在所述通孔內(nèi)填充導(dǎo)電材料，將所述導(dǎo)電材料與所述第一線路連接；在所述第二絕緣層上進(jìn)行布線，形成第二線路。

優(yōu)選地，在所述第二線路上涂覆介質(zhì)層。

本發(fā)明還提供一種集成無源器件的封裝方法，包含以下步驟：制備晶圓，所述晶圓內(nèi)形成若干芯片單元，所述芯片單元的正面具有信號引腳；在一個(gè)或多個(gè)所述芯片單元上開孔，形成貫穿芯片兩側(cè)的連接孔；在所述芯片背面進(jìn)行注塑，注塑材料完全覆蓋所述芯片背面形成絕緣層，且所述注塑材料注滿所述連接孔；在所述連接孔內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔；在所述通孔內(nèi)填充導(dǎo)電材料，在芯片單元的正面將所述導(dǎo)電材料與所述芯片的信號引腳連接；在所述芯片背面的絕緣層進(jìn)行布線，形成線路。

優(yōu)選地，還包括在所述線路上涂覆介質(zhì)層。

相應(yīng)地，本發(fā)明提供一種集成無源器件，包括晶圓，所述晶圓內(nèi)形成若干芯片單元，所述芯片單元的正面具有信號引腳；其特征在于，在一個(gè)或多個(gè)所述芯片單元的正面開設(shè)至少一個(gè)凹槽，所述凹槽底部具有至少一個(gè)貫穿至所述芯片背面的連接孔，所述凹槽和連接孔內(nèi)填充有注塑材料，所述凹槽內(nèi)的注塑材料形成第一絕緣層，所述芯片背面覆蓋所述注塑材料形成第二絕緣層，在所述第一絕緣層上排布第一線路，所述線路與所述信號引腳連接。

優(yōu)選地，在所述連接孔內(nèi)設(shè)置有貫穿第一絕緣層和第二絕緣層的導(dǎo)電芯，在所述第二絕緣層上排布第二線路，所述導(dǎo)電芯的一側(cè)與所述第一線路連接，另一側(cè)與所述第二線路連接。

優(yōu)選地，所述第二線路上設(shè)置有介質(zhì)層。

本發(fā)明還提供一種集成無源器件，包括晶圓，所述晶圓內(nèi)形成若干芯片單元，所述芯片單元的正面具有信號引腳；其特征在于，在一個(gè)或多個(gè)所述芯片單元的上開設(shè)有至少一個(gè)貫穿至所述芯片兩側(cè)的連接孔，連接孔內(nèi)填充有注塑材料，所述芯片背面覆蓋絕緣材料形成絕緣層，在所述連接孔的注塑材料內(nèi)設(shè)置有貫穿兩側(cè)的導(dǎo)電芯，在所述絕緣層上排布線路，所述導(dǎo)電芯的一側(cè)與所述線路連接，所述導(dǎo)電芯的另一側(cè)與所述信號引腳連接。

優(yōu)選地，所述線路上設(shè)置有介質(zhì)層。

本發(fā)明技術(shù)方案，具有如下優(yōu)點(diǎn)：

1.本發(fā)明提供的一種集成無源器件及其封裝方法，該方法包括制備晶圓，晶圓內(nèi)形成若干芯片單元，芯片單元的正面具有信號引腳；在一個(gè)或多個(gè)芯片單元的正面刻蝕凹槽；在凹槽底部開孔，形成連通凹槽至芯片背面的連接孔；在芯片背面進(jìn)行封裝注塑，注塑材料通過連接孔注滿凹槽，在凹槽內(nèi)形成第二絕緣層，且注塑材料覆蓋芯片背面形成第一絕緣層；在第一絕緣層上進(jìn)行布線，形成第一線路，第一線路與所述芯片單元的信號引腳連接。該集成無源器件的封裝方法，在制備過程中在多個(gè)芯片正面刻蝕凹槽、槽底通過連接孔與背面連通，這樣在注塑芯片的時(shí)候，注塑材料從晶圓背面一次性注入，通過每個(gè)芯片背面的連接孔注入該芯片正面的凹槽內(nèi)，從而從背面進(jìn)行一次晶圓封裝注塑，便可以實(shí)現(xiàn)對所有芯片正面凹槽的填充，注塑基于晶圓級工藝采用整體晶圓注塑的方法從而實(shí)現(xiàn)晶圓級注塑，ipd做在芯片襯底刻蝕的凹槽上使封裝結(jié)構(gòu)尺寸減小，且無需對每個(gè)芯片依次填充注塑材料，加工更加便捷、高效、可控性更高。通過該方式制備的集成無源器件，在凹槽內(nèi)形成的第二絕緣層上進(jìn)行布線，使得ipd以絕緣材料為基體材料，器件的電性能遠(yuǎn)高于硅基材料，從而滿足高q值的要求。

2.在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還改進(jìn)了在連接孔內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔；在通孔內(nèi)填充導(dǎo)電材料，將導(dǎo)電材料與第一線路連接；在第二絕緣層上進(jìn)行布線，形成第二線路。這樣可以實(shí)現(xiàn)雙面布線設(shè)計(jì),使有源器件與無源器件的互連，以及器件的外部接口變短，降低寄生效應(yīng)，提高ipd的電性能,實(shí)現(xiàn)更加便捷的布線，應(yīng)用范圍更加廣闊。

3.本發(fā)明提供的另一種集成無源器件及其封裝方法，制備晶圓，晶圓內(nèi)形成若干芯片單元，芯片單元的正面具有信號引腳；在一個(gè)或多個(gè)芯片單元上開孔，形成貫穿芯片兩側(cè)的連接孔；在芯片背面進(jìn)行注塑，注塑材料完全覆蓋芯片背面形成絕緣層且注塑材料注滿連接孔；在連接孔內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔；在通孔內(nèi)填充導(dǎo)電材料，在芯片單元的正面將導(dǎo)電材料與芯片的信號引腳連接；在芯片背面的絕緣層進(jìn)行布線，形成線路。該集成無源器件的封裝方法，在制備過程中在多個(gè)芯片正面進(jìn)行開孔，注塑材料從晶圓背面一次性注入，注塑材料從芯片背面填充連接孔，從而從背面進(jìn)行一次晶圓封裝注塑，便可以實(shí)現(xiàn)對所有芯片連接孔的填充，注塑基于晶圓級工藝采用整體晶圓注塑的方法從而實(shí)現(xiàn)晶圓級注塑，加工更加便捷、高效、可控性更高；通過通孔內(nèi)的導(dǎo)電材料將芯片正面信號引腳上的信號引到芯片背面，實(shí)現(xiàn)了在芯片背面上布置線路，無需在芯片正面進(jìn)行開槽處理,簡化了工藝流程。通過該方法制備的集成無源器件，在芯片背面的絕緣層上進(jìn)行布線，使得ipd以絕緣材料為基體材料，器件的電性能遠(yuǎn)高于硅基材料，從而滿足高q值的要求。

附圖說明

為了更清楚地說明本發(fā)明具體實(shí)施方式或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對具體實(shí)施方式或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施方式，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例1中的封裝方法的流程圖；

圖2a-2k為本發(fā)明實(shí)施例1中優(yōu)選方案的封裝方法的流程圖；

圖3a-3i為本發(fā)明實(shí)施例2中封裝方法的流程圖；

圖4a-4c為本發(fā)明實(shí)施例3中集成無源器件的示意圖；

圖4d-4g為本發(fā)明實(shí)施例3中另外一種集成無源器件的示意圖；

圖5a-5d為本發(fā)明實(shí)施例4中集成無源器件的示意圖。

具體實(shí)施方式

下面將結(jié)合附圖對本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

在本發(fā)明的描述中，需要說明的是，術(shù)語“中心”、“上”、“下”、“左”、“右”、“豎直”、“水平”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。此外，術(shù)語“第一”、“第二”、“第三”僅用于描述目的，而不能理解為指示或暗示相對重要性。

在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，還可以是兩個(gè)元件內(nèi)部的連通，可以是無線連接，也可以是有線連接。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本發(fā)明中的具體含義。

此外，下面所描述的本發(fā)明不同實(shí)施方式中所涉及的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互結(jié)合。

實(shí)施例1

本實(shí)施例提供一種集成無源器件的封裝方法，用于對晶圓進(jìn)行封裝，如圖1所示，包括如下步驟：

s1：制備一晶圓100，在晶圓100內(nèi)形成若干個(gè)芯片單元110，如圖2b所示；芯片單元110正面存在信號引腳111，信號引腳111排布在芯片110的周圍，如圖2c所示。

s2：在晶圓100上有若干個(gè)芯片單元110，針對每個(gè)需要布線的芯片單元110，在芯片單元110正面刻蝕凹槽112，如圖2d所示?？涛g可以采用濕法刻蝕，也可以采用干法刻蝕，干法刻蝕可以采用等離子刻蝕、濺射刻蝕、反應(yīng)離子刻蝕等。凹槽的寬度可以根據(jù)布線所需的面積確定，布線的面積大，凹槽的面積則大一些，如果布線需要的面積較小，凹槽的寬度也可以小一些。凹槽的形狀可以刻蝕成方形，也可以是圓形，根據(jù)需要設(shè)置即可。凹槽做在芯片襯底上，凹槽的位置可以根據(jù)布線所需設(shè)置在芯片單元襯底上的任意可以開槽的位置上。凹槽的個(gè)數(shù)可以根據(jù)布線所需確定，需要多個(gè)器件時(shí)可以將其設(shè)置在一個(gè)凹槽上，也可以分別放置在不同的凹槽上，凹槽位置與器件布置位置對應(yīng)設(shè)置即可。凹槽112的數(shù)量和位置可以如圖2d所示，為1個(gè)，設(shè)置在芯片單元110的中心位置。當(dāng)然，在其他的實(shí)施方式中也可以設(shè)置在其他位置上，如果凹槽上包含多個(gè)器件，在其他的實(shí)施方式中，也可以設(shè)置成在不同的凹槽上，因此在其他可選的實(shí)施方案中，凹槽的位置和個(gè)數(shù)根據(jù)需要合理設(shè)置即可。

s3：在凹槽112底部進(jìn)行開孔，將芯片110整體刻穿，形成連通凹槽112和芯片110背面的連接孔113，如圖2e所示。連接孔113的數(shù)量可以如圖2e所示，為2個(gè)，在凹槽112底部的兩側(cè)分別設(shè)置一個(gè)。當(dāng)然，如果凹槽的寬度較小，在其他的實(shí)施方式中，也可以只設(shè)置一個(gè)連接孔，當(dāng)凹槽寬度較大時(shí)，還可以設(shè)置三個(gè)或以上連接孔，連接孔用于注塑時(shí)將背面的注塑材料導(dǎo)通至凹槽，因此在其他可選的實(shí)施方案中，連接孔的個(gè)數(shù)根據(jù)需要合理設(shè)置即可。連接孔的位置需要在晶圓制作過程中提前預(yù)留，該預(yù)留的位置上不進(jìn)行電路布局，因此連接孔可以根據(jù)所需設(shè)置在該預(yù)留位置上的任意位置。開孔可以采用硅通孔制作工藝。

s4：在芯片110背面進(jìn)行整體晶圓注塑，注塑材料通過連接孔113注滿凹槽112，在凹槽112內(nèi)形成第一絕緣層114，且注塑材料覆蓋芯片110背面形成第二絕緣層115，如圖2f所示。注塑材料采用完全絕緣的材料，例如塑料，有機(jī)材料等。在該步驟中，凹槽112通過連接孔113與芯片背面連通，這樣在注塑芯片的時(shí)候，注塑材料從晶圓背面一次性注入，通過每個(gè)芯片背面的連接孔113注入該芯片正面的凹槽112內(nèi)，故在晶圓背面進(jìn)行一次封裝注塑，便可以實(shí)現(xiàn)對所有開槽的芯片正面凹槽112的填充，注塑基于晶圓級工藝采用整體晶圓注塑的方法從而實(shí)現(xiàn)晶圓級注塑，ipd做在芯片襯底刻蝕的凹槽上使封裝結(jié)構(gòu)尺寸減小了，且無需對每個(gè)芯片依次填充注塑材料，加工更加便捷、高效、可控性更高。

s5：在芯片110正面第一絕緣層114上進(jìn)行布線，形成第一線路116，第一線路116與信號引腳111連接，實(shí)現(xiàn)相應(yīng)電路結(jié)構(gòu)，如圖2g所示。該方式制備的集成無源器件，以絕緣材料為基體材料進(jìn)行布線，器件的電性能遠(yuǎn)高于現(xiàn)有技術(shù)中采用的硅基材料，從而滿足高q值的要求。

上述集成無源器件的封裝方法，制備晶圓100，晶圓100內(nèi)形成若干芯片單元110，芯片單元110的正面具有信號引腳111；在一個(gè)或多個(gè)芯片單元110的正面刻蝕凹槽112；在凹槽112底部開孔，形成連通凹槽112至芯片110背面的連接孔113；在芯片110背面進(jìn)行封裝注塑，注塑材料通過連接孔113注滿凹槽112，在凹槽112內(nèi)形成第一絕緣層114，且注塑材料覆蓋芯片110背面形成第二絕緣層115；在第一絕緣層114上進(jìn)行布線，形成第一線路116，第一線路116與所述芯片單元110的信號引腳111連接。該集成無源器件的封裝方法，在制備過程中在多個(gè)芯片正面刻蝕凹槽、槽底通過連接孔與背面連通，這樣在注塑芯片的時(shí)候，注塑材料從晶圓背面一次性注入，通過每個(gè)芯片背面的連接孔注入該芯片正面的凹槽內(nèi)，從而從背面進(jìn)行一次晶圓封裝注塑，便可以實(shí)現(xiàn)對所有芯片正面凹槽的填充，注塑基于晶圓級工藝采用整體晶圓注塑的方法從而實(shí)現(xiàn)晶圓級注塑，ipd做在芯片襯底刻蝕的凹槽上使封裝結(jié)構(gòu)尺寸減小，且無需對每個(gè)芯片依次填充注塑材料，加工更加便捷、高效、可控性更高。

作為上述實(shí)施例進(jìn)一步優(yōu)化的一種實(shí)現(xiàn)方式，為了能夠在芯片的兩側(cè)都可以進(jìn)行布線，在上述步驟s5之后還包括以下步驟，如圖2a所示：

s6：在連接孔113內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔117，如圖2h所示；

s7：用導(dǎo)電材料118填充通孔117，導(dǎo)電材料118將芯片110正面的信號引到芯片100背面，如圖2i所示，導(dǎo)電材料可以是金屬如銅、金、鎢等。這樣通過導(dǎo)電材料118實(shí)現(xiàn)了晶圓兩側(cè)的導(dǎo)通，并且將信號線也與導(dǎo)電材料118進(jìn)行了連接。

s8：在芯片110背面進(jìn)行布線，形成第二線路119，第二線路119通過導(dǎo)電材料118與第一線路116實(shí)現(xiàn)連接，如圖2j所示。這樣可以實(shí)現(xiàn)雙面布線設(shè)計(jì)，使有源器件與無源器件的互連，以及器件的外部接口變短，提高ipd的電性能，實(shí)現(xiàn)更加便捷的布線，應(yīng)用范圍更加廣闊。

此外，還可以在芯片110背面第二線路119上涂覆介質(zhì)層120，如圖2k所示，以起保護(hù)作用。

實(shí)施例2

本實(shí)施例提供一種集成無源器件的封裝方法，如圖3a所示，包括如下步驟：

s1：制備一晶圓100，在晶圓100內(nèi)形成若干個(gè)芯片單元110，如圖3b所示；芯片單元110正面存在信號引腳111，信號引腳111排布在芯片110的周圍，如圖3c所示。

s2：在晶圓100上有若干個(gè)芯片單元110，針對每個(gè)需要布線的芯片單元110，在芯片110正面進(jìn)行開孔，形成貫穿芯片110兩側(cè)的連接孔113，如圖3d所示。連接孔的數(shù)量可以如圖3d所示，為兩個(gè)，在芯片單元110的兩側(cè)分別設(shè)置一個(gè)。當(dāng)然，在其他的實(shí)施方式中也可以根據(jù)所需設(shè)置成一個(gè)，還可以設(shè)置成三個(gè)或者以上更多個(gè)。連接孔的位置需要在晶圓制作過程中提前預(yù)留，該預(yù)留的位置上不進(jìn)行電路布局，因此連接孔可以根據(jù)所需設(shè)置在該預(yù)留位置上的任意位置。開孔可以采用硅通孔制作工藝。

s3：在芯片110背面進(jìn)行整體晶圓注塑，注塑材料覆蓋芯片110背面形成第二絕緣層115，且注塑材料注滿連接孔113，如圖3e所示。注塑材料采用完全絕緣的材料，例如塑料，有機(jī)材料等。在該步驟中，連接孔113與芯片背面連通，這樣在注塑的時(shí)候，注塑材料從背面一次性注入，故在晶圓背面進(jìn)行一次封裝注塑，便可以實(shí)現(xiàn)對所有開孔的芯片的連接孔112的填充，注塑基于晶圓級工藝采用整體晶圓注塑的方法從而實(shí)現(xiàn)晶圓級注塑。

s4：在連接孔113內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔117，如圖3f所示。

s5：用導(dǎo)電材料118填充通孔117，導(dǎo)電材料118將芯片110正面的信號引到芯片110背面，如圖3g所示，導(dǎo)電材料可以是金屬，如銅、金、鎢等。這樣通過導(dǎo)電材料118實(shí)現(xiàn)了晶圓兩側(cè)的導(dǎo)通，并且將信號引腳的信號引到芯片的背面。

s6：在芯片110背面進(jìn)行布線，形成第二線路119，第二線路119與導(dǎo)電材料118實(shí)現(xiàn)連接，如圖3h所示。該方式制備的集成無源器件，以絕緣材料為基體材料進(jìn)行布線，器件的電性能遠(yuǎn)高于現(xiàn)有技術(shù)中采用的硅基材料，從而滿足高q值的要求。

上述實(shí)施例提供的集成無源器件的封裝方法，制備晶圓100，晶圓100內(nèi)形成若干芯片單元110，芯片單元110的正面具有信號引腳111；在一個(gè)或多個(gè)芯片單元110上開孔，形成貫穿芯片兩側(cè)的連接孔113；在芯片110背面進(jìn)行注塑，注塑材料完全覆蓋芯片110背面形成第二絕緣層115且注塑材料注滿連接孔113；在連接孔113內(nèi)的注塑材料內(nèi)進(jìn)行二次打孔，形成貫穿芯片兩側(cè)的通孔117；在通孔117內(nèi)填充金屬材料118，在芯片單元110的正面將金屬材料118與芯片110的信號引腳111連接；在芯片110背面的第二絕緣層115進(jìn)行布線，形成線路。該集成無源器件的封裝方法，在制備過程中在多個(gè)芯片正面進(jìn)行開孔，注塑材料從晶圓背面一次性注入，注塑材料從芯片背面填充連接孔，從而從背面進(jìn)行一次晶圓封裝注塑，便可以實(shí)現(xiàn)對所有芯片連接孔的填充，注塑基于晶圓級工藝采用整體晶圓注塑的方法從而實(shí)現(xiàn)晶圓級注塑，加工更加便捷、高效、可控性更高；通過通孔內(nèi)的導(dǎo)電材料將芯片正面信號引腳上的信號引到芯片背面，實(shí)現(xiàn)了在芯片背面上布置線路，無需在芯片正面進(jìn)行開槽處理,簡化了工藝流程。

此外，在芯片110背面第二線路119上還可以涂覆介質(zhì)層120，如圖3i所示，以起保護(hù)作用。

實(shí)施例3

本施例提供一種集成無源器件，芯片的剖面圖如圖4a所示，正面俯視圖如圖4b所示，背面俯視圖如圖4c所示，包括晶圓100，所述晶圓100內(nèi)形成若干芯片單元110，所述芯片單元110的正面具有信號引腳111，在一個(gè)或多個(gè)所述芯片單元110的正面開設(shè)至少一個(gè)凹槽112，所述凹槽112底部具有至少一個(gè)貫穿至所述芯片110背面的連接孔113，所述凹槽112和連接孔113內(nèi)填充有注塑材料，所述凹槽112內(nèi)的注塑材料形成第一絕緣層114，所述芯片110背面覆蓋所述注塑材料形成第二絕緣層115，在所述第一絕緣層114上排布第一線路116，所述第一線路116與所述信號引腳111連接。該集成無源器件在凹槽內(nèi)形成的第一絕緣層上進(jìn)行布線，使得ipd以絕緣材料為基體材料，器件的電性能遠(yuǎn)高于硅基材料，從而滿足高q值的要求，ipd的基體材料在芯片單元正面的凹槽內(nèi)，封裝結(jié)構(gòu)尺寸小。

作為另外一種集成無源器件的結(jié)構(gòu)，芯片的剖面圖如圖4d所示，正面俯視圖如圖4e所示，背面俯視圖如圖4f所示，在上述實(shí)施例的基礎(chǔ)上，進(jìn)一步地所述連接孔113內(nèi)設(shè)置有貫穿第一絕緣層114和第二絕緣層115的導(dǎo)電芯118，在所述第二絕緣層115上排布第二線路119，背面俯視圖如圖4g所示，所述導(dǎo)電芯118的一側(cè)與所述第一線路116連接，另一側(cè)與所述第二線路119連接。該集成無源器件還可以實(shí)現(xiàn)雙面布線設(shè)計(jì)，使有源器件與無源器件的互連，以及器件的外部接口變短，降低寄生效應(yīng)，提高ipd的電性能。此外，在所述第二線路119上設(shè)置有介質(zhì)層120，起保護(hù)作用。

實(shí)施例4

本施例提供一種集成無源器件，芯片的剖面圖如圖5a所示，正面俯視圖如圖5b所示，背面俯視圖如圖5c所示，包括晶圓100，所述晶圓100內(nèi)形成若干芯片單元110，所述芯片單元110的正面具有信號引腳111，在一個(gè)或多個(gè)所述芯片單元110的上開設(shè)有至少一個(gè)貫穿至所述芯片兩側(cè)的連接孔113，連接孔113內(nèi)填充有注塑材料，所述芯片110背面覆蓋絕緣材料形成第二絕緣層115，在所述連接孔113的注塑材料內(nèi)設(shè)置有貫穿兩側(cè)的導(dǎo)電芯118，在所述第二絕緣層115上排布第二線路119，背面俯視圖如圖5d所示，所述導(dǎo)電芯118的一側(cè)與所述第二線路119連接，所述導(dǎo)電芯118的另一側(cè)與所述信號引腳111連接。該集成無源器件通過導(dǎo)電芯將芯片正面信號引腳上的信號引到芯片背面，在芯片背面的絕緣材料上進(jìn)行布線，以絕緣材料為基體材料，器件的電性能遠(yuǎn)高于硅基材料，從而滿足高q值的要求。在所述第二線路119上設(shè)置有介質(zhì)層120，起保護(hù)作用。

顯然，上述實(shí)施例僅僅是為清楚地說明所作的舉例，而并非對實(shí)施方式的限定。對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實(shí)施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本發(fā)明創(chuàng)造的保護(hù)范圍之中。