本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種碳化硅vdmos器件及其制作方法。

背景技術(shù)：

進(jìn)入21世紀(jì)以來，世界能源生產(chǎn)和消費(fèi)仍以化石能源為主，化石能源在較長(zhǎng)時(shí)期內(nèi)仍然是人類生存和發(fā)展的能源基礎(chǔ)。而化石能源終將枯竭，且易引發(fā)環(huán)境污染問題，而由此引發(fā)的環(huán)境與可持續(xù)發(fā)展問題是人類必須面對(duì)的難題。因此，作為重要的人類可利用能源的——電能，其效率的提升是應(yīng)對(duì)世界能源問題的重要解決途徑。

電力系統(tǒng)是人類利用電能和提高電能使用效率的必要途徑，電力系統(tǒng)對(duì)電能輸運(yùn)、管理以及使用的效率的高低，體現(xiàn)著電力系統(tǒng)的現(xiàn)代化程度。具體來說，電力系統(tǒng)主要是對(duì)電能的產(chǎn)生過程進(jìn)行調(diào)節(jié)、測(cè)量、控制、保護(hù)、調(diào)度和通信等，這個(gè)過程中功率半導(dǎo)體器件起到了核心的作用。功率半導(dǎo)體器件性能的高低，決定著各種電力系統(tǒng)的性能。從某種程度上來說，功率半導(dǎo)體器件性能的優(yōu)劣，也關(guān)乎節(jié)能減排效益的高低。

傳統(tǒng)功率器件由硅基功率器件主導(dǎo)，主要以晶閘管、功率pin器件、功率雙極結(jié)型器件、肖特基勢(shì)壘二極管、功率mosfet以及絕緣柵場(chǎng)效應(yīng)晶體管為主，在全功率范圍內(nèi)均得到了廣泛的應(yīng)用，以其悠久歷史、十分成熟的設(shè)計(jì)技術(shù)和工藝技術(shù)占領(lǐng)了功率半導(dǎo)體器件的主導(dǎo)市場(chǎng)。然而，因研究人員對(duì)其機(jī)理研究較為透徹，性能均已接近硅材料的理論極限，已經(jīng)很難通過對(duì)硅基功率器件的設(shè)計(jì)和優(yōu)化達(dá)到性能上的大幅度提升。

以碳化硅(sic)和氮化鎵(gan)等為代表的寬禁帶半導(dǎo)體材料，亦稱下一代半導(dǎo)體材料，以其優(yōu)異的材料特性引起了科研人員的注意。碳化硅材料是第三代半導(dǎo)體材料的典型代表，也是目前晶體生長(zhǎng)技術(shù)和器件制造水平最成熟、應(yīng)用最廣泛的寬禁帶半導(dǎo)體材料之一。其相比于硅材料具有較大的禁帶寬度，較高的熱導(dǎo)率，較高的電子飽和漂移速度以及10倍于硅材料的臨界擊穿電場(chǎng)，使其在高溫、高頻、大功率、抗輻射應(yīng)用場(chǎng)合下成為十分理想的半導(dǎo)體材料。由于碳化硅功率器件可顯著降低電子設(shè)備的能耗，故碳化硅功率器件享有“帶動(dòng)新能源革命的綠色能源器件”的美名。

作為已成功商業(yè)化的碳化硅功率器件代表之一，碳化硅vdmos器件具有高的阻斷電壓能力、低的導(dǎo)通電阻、快的開關(guān)速度、高的工作溫度、散熱能力以及好的抗輻射性能等優(yōu)勢(shì)，在電力電子電路中得到了廣泛的應(yīng)用。碳化硅vdmos器件在傳統(tǒng)逆變電路、斬波電路等電路應(yīng)用中一般需要與一個(gè)反并聯(lián)二極管共同發(fā)揮作用，通常有以下兩種方式：其一為：直接使用器件pbase、n-區(qū)與n+襯底形成的寄生pin二極管；由于碳化硅pn結(jié)3v左右的結(jié)壓降，若直接利用該pin二極管，則將導(dǎo)致較大的正向?qū)▔航?、功率損耗以及較低的電路應(yīng)用效率，這不僅導(dǎo)致了器件發(fā)熱引發(fā)的可靠性問題，同時(shí)對(duì)于能源資源的浪費(fèi)也應(yīng)被引起重視；其二是在器件外部反并聯(lián)一個(gè)快恢復(fù)二極管(frd)使用，然而該方法引起系統(tǒng)成本的上升、體積的增大以及金屬連線增加后可靠性降低等問題，不利于碳化硅vdmos器件在傳統(tǒng)逆變電路、斬波電路等應(yīng)用中的推廣。

綜上所述，如何實(shí)現(xiàn)碳化硅vdmos器件在逆變電路、斬波電路等電路中廣泛應(yīng)用，并解決現(xiàn)有應(yīng)用所存在的功率損耗高、工作效率低，系統(tǒng)成本高等問題，成為了本領(lǐng)域技術(shù)人員亟需解決的問題。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)所存在的問題，本發(fā)明在碳化硅vdmos器件的jfet區(qū)表面刻蝕溝槽，在溝槽底部引入高摻雜區(qū)或者介質(zhì)層，在溝槽內(nèi)部填充多晶硅層，進(jìn)而在溝槽側(cè)壁形成si/sic異質(zhì)結(jié)，本發(fā)明通過在器件內(nèi)部集成二極管的技術(shù)手段提供了一種能夠廣泛應(yīng)用于逆變電路、斬波電路等電路的碳化硅vdmos器件。

為實(shí)現(xiàn)上述目的，一方面，本發(fā)明公開了碳化硅vdmos器件的技術(shù)方案，具體技術(shù)方案如下：

技術(shù)方案1：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)如圖2所示，包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：還包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)設(shè)于第一pbase區(qū)7上表面且左右兩邊分別與第一n⁺源區(qū)6部分上表面和n^-外延層8部分上表面相接觸；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；所述第二柵極結(jié)構(gòu)設(shè)于第二pbase區(qū)71上表面且左右兩邊分別與第二n⁺源區(qū)61部分上表面和n^-外延層8部分上表面相接觸；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部還具有p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，所述p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及金屬電極14分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬接觸之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21通過介質(zhì)相互隔離。

進(jìn)一步地，本技術(shù)方案中p⁺多晶硅層12在n^-外延層8內(nèi)的深度大于p⁺多晶硅層12的寬度；所述p型多晶硅區(qū)12在n^-外延層8內(nèi)的深度大于p型碳化硅區(qū)13的厚度；所述p⁺多晶硅層12及其下p型碳化硅區(qū)13在元胞上左右對(duì)稱設(shè)置。

進(jìn)一步地，本技術(shù)方案中p型碳化硅區(qū)13的寬度大于p⁺多晶硅層12的寬度；所述p型碳化硅區(qū)13的寬度大于所述p型碳化硅區(qū)13在n^-外延層8內(nèi)的深度，如圖4所示。

技術(shù)方案2：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)如圖5所示包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：還包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)設(shè)于第一pbase區(qū)7上表面且左右兩邊分別與第一n⁺源區(qū)6部分上表面和n^-外延層8部分上表面相接觸；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；所述第二柵極結(jié)構(gòu)設(shè)于第二pbase區(qū)71上表面且左右兩邊分別與第二n⁺源區(qū)61部分上表面和n^-外延層8部分上表面相接觸；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部還具有p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，所述p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；在n^-外延層8內(nèi)部且位于p⁺多晶硅層12兩側(cè)還具有第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132，并且第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132在n^-外延層8內(nèi)部的深度小于p⁺多晶硅層12在n^-外延層8內(nèi)部的深度；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及金屬電極14分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬接觸之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21通過介質(zhì)相互隔離。

進(jìn)一步地，本技術(shù)方案中p+多晶硅層12的深度大于p⁺多晶硅層12的寬度；所述p型多晶硅區(qū)12在n^-外延層8內(nèi)的深度大于p型碳化硅區(qū)13的厚度；所述p⁺多晶硅層12及其下p型碳化硅區(qū)13在元胞上左右對(duì)稱設(shè)置。

進(jìn)一步地，本技術(shù)方案中p型碳化硅區(qū)13的寬度大于p⁺多晶硅層12的寬度；所述p型碳化硅區(qū)13的寬度大于所述p型碳化硅區(qū)13在n^-外延層8內(nèi)的深度。

技術(shù)方案3：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)如圖6所示，包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：還包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)設(shè)于第一pbase區(qū)7上表面且左右兩邊分別與第一n+源區(qū)6部分上表面和n^-外延層8部分上表面相接觸；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；所述第二柵極結(jié)構(gòu)設(shè)于第二pbase區(qū)71上表面且左右兩邊分別與第二n+源區(qū)61部分上表面和n^-外延層8部分上表面相接觸；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部還具有p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，所述p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；在p⁺多晶硅層12和p型碳化硅區(qū)13與第一pbase區(qū)7之間還具有第一n型碳化硅區(qū)141；在p⁺多晶硅層12和p型碳化硅區(qū)13與第二pbase區(qū)71之間還具有第二n型碳化硅區(qū)142；第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于p型碳化硅區(qū)13的深度；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及金屬電極14分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬接觸之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21通過介質(zhì)相互隔離，最終制得左右對(duì)稱的元胞結(jié)構(gòu)。

進(jìn)一步地，本技術(shù)方案中p+多晶硅層12的深度大于p⁺多晶硅層12的寬度；所述p型多晶硅區(qū)12在n^-外延層8內(nèi)的深度大于p型碳化硅區(qū)13的厚度；所述p⁺多晶硅層12及其下p型碳化硅區(qū)13在元胞上左右對(duì)稱設(shè)置。

進(jìn)一步地，本技術(shù)方案中p型碳化硅區(qū)13的寬度大于p⁺多晶硅層12的寬度；所述p型碳化硅區(qū)13的寬度大于所述p型碳化硅區(qū)13在n^-外延層8內(nèi)的深度。

進(jìn)一步地，本技術(shù)方案中第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的摻雜濃度大于所述n-外延層8的摻雜濃度。

技術(shù)方案4：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)如圖7所示，包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：還包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)設(shè)于第一pbase區(qū)7上表面且左右兩邊分別與第一n⁺源區(qū)6部分上表面和n^-外延層8部分上表面相接觸；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；所述第二柵極結(jié)構(gòu)設(shè)于第二pbase區(qū)71上表面且左右兩邊分別與第二n⁺源區(qū)61部分上表面和n^-外延層8部分上表面相接觸；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；還包括p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，所述p型碳化硅區(qū)13設(shè)于第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部，所述p⁺多晶硅層12包括設(shè)于所述jfet區(qū)內(nèi)部的部分和高于jfet區(qū)上表面的部分，高于jfet區(qū)上表面的p⁺多晶硅層12的兩側(cè)下表面與n^-外延層8上表面之間還設(shè)有與上下表面接觸的第一介質(zhì)層161和第二介質(zhì)層162，設(shè)于jfet區(qū)內(nèi)部的p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及金屬電極14分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬接觸之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21通過介質(zhì)相互隔離。

進(jìn)一步地，本技術(shù)方案中p+多晶硅層12的深度大于p⁺多晶硅層12的寬度；所述p型多晶硅區(qū)12在n^-外延層8內(nèi)的深度大于p型碳化硅區(qū)13的厚度；所述p⁺多晶硅層12及其下p型碳化硅區(qū)13在元胞上左右對(duì)稱設(shè)置。

進(jìn)一步地，本技術(shù)方案中p型碳化硅區(qū)13的寬度大于p⁺多晶硅層12的寬度；所述p型碳化硅區(qū)13的寬度大于所述p型碳化硅區(qū)13在n^-外延層8內(nèi)的深度。

進(jìn)一步地，本技術(shù)方案中在p⁺多晶硅層12和p型碳化硅區(qū)13與第一pbase區(qū)7之間還具有第一n型碳化硅區(qū)141；在p⁺多晶硅層12和p型碳化硅區(qū)13與第二pbase區(qū)71之間還具有第二n型碳化硅區(qū)142；第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于p型碳化硅區(qū)13的深度；

進(jìn)一步地，本技術(shù)方案中第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的摻雜濃度大于所述n-外延層8的摻雜濃度。

進(jìn)一步地，本技術(shù)方案中在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第一p型碳化硅區(qū)171，在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第二p型碳化硅區(qū)172。

技術(shù)方案5：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)，包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第一p型碳化硅區(qū)171，在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第二p型碳化硅區(qū)172；還包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)設(shè)于第一pbase區(qū)7上表面且左右兩邊分別與第一n⁺源區(qū)6部分上表面和n^-外延層8部分上表面相接觸；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；所述第二柵極結(jié)構(gòu)設(shè)于第二pbase區(qū)71上表面且左右兩邊分別與第二n⁺源區(qū)61部分上表面和n^-外延層8部分上表面相接觸；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部還具有p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，所述p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及金屬電極14分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬接觸之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21通過介質(zhì)相互隔離。

進(jìn)一步地，本技術(shù)方案中p+多晶硅層12的深度大于p⁺多晶硅層12的寬度；所述p型多晶硅區(qū)12在n^-外延層8內(nèi)的深度大于p型碳化硅區(qū)13的厚度；所述p⁺多晶硅層12及其下p型碳化硅區(qū)13在元胞上左右對(duì)稱設(shè)置。

進(jìn)一步地，本技術(shù)方案中p型碳化硅區(qū)13的寬度大于p⁺多晶硅層12的寬度；所述p型碳化硅區(qū)13的寬度大于所述p型碳化硅區(qū)13在n^-外延層8內(nèi)的深度。

進(jìn)一步地，本技術(shù)方案中在n^-外延層8內(nèi)部且位于p⁺多晶硅層12兩側(cè)還具有第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132，并且第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132在n^-外延層8內(nèi)部的深度小于p⁺多晶硅層12在n^-外延層8內(nèi)部的深度。在p⁺多晶硅層12和p型碳化硅區(qū)13與第一pbase區(qū)7之間還具有第一n型碳化硅區(qū)141；在p⁺多晶硅層12和p型碳化硅區(qū)13與第二pbase區(qū)71之間還具有第二n型碳化硅區(qū)142；第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于p型碳化硅區(qū)13的深度。

進(jìn)一步地，本技術(shù)方案中在p⁺多晶硅層12和p型碳化硅區(qū)13與第一pbase區(qū)7之間還具有第一n型碳化硅區(qū)141；在p⁺多晶硅層12和p型碳化硅區(qū)13與第二pbase區(qū)71之間還具有第二n型碳化硅區(qū)142；第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于p型碳化硅區(qū)13的深度；

進(jìn)一步地，本技術(shù)方案中第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的摻雜濃度大于所述n-外延層8的摻雜濃度。

技術(shù)方案6：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)如圖2所示，包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：還包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)設(shè)于第一pbase區(qū)7上表面且左右兩邊分別與第一n⁺源區(qū)6部分上表面和n^-外延層8部分上表面相接觸；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；所述第二柵極結(jié)構(gòu)設(shè)于第二pbase區(qū)71上表面且左右兩邊分別與第二n⁺源區(qū)61部分上表面和n^-外延層8部分上表面相接觸；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部還具有介質(zhì)層15及設(shè)于介質(zhì)層15之上與之直接接觸的p⁺多晶硅層12，所述p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及金屬電極14分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬接觸之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21通過介質(zhì)相互隔離。

進(jìn)一步地，本技術(shù)方案中p⁺多晶硅層12在n^-外延層8內(nèi)的深度大于p⁺多晶硅層12的寬度；所述p型多晶硅區(qū)12在n^-外延層8內(nèi)的深度大于介質(zhì)層15的厚度；所述p⁺多晶硅層12及其下介質(zhì)層15在元胞上左右對(duì)稱設(shè)置。

進(jìn)一步地，本技術(shù)方案中介質(zhì)層15的寬度大于p⁺多晶硅層12的寬度；所述介質(zhì)層15的寬度大于所述介質(zhì)層15在n^-外延層8內(nèi)的深度。

進(jìn)一步地，本技術(shù)方案中在n^-外延層8內(nèi)部且位于p⁺多晶硅層12兩側(cè)還具有第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132，并且第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132在n^-外延層8內(nèi)部的深度小于p⁺多晶硅層12在n^-外延層8內(nèi)部的深度。

進(jìn)一步地，本技術(shù)方案中在p⁺多晶硅層12和介質(zhì)層15與第一pbase區(qū)7之間還具有第一n型碳化硅區(qū)141；在p⁺多晶硅層12和介質(zhì)層15與第二pbase區(qū)71之間還具有第二n型碳化硅區(qū)142；第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于介質(zhì)層15的深度。

進(jìn)一步地，本技術(shù)方案中第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的摻雜濃度大于所述n-外延層8的摻雜濃度。

進(jìn)一步地，本技術(shù)方案中p⁺多晶硅層12包括設(shè)于所述jfet區(qū)內(nèi)部的部分和高于jfet區(qū)上表面的部分，高于jfet區(qū)上表面的p⁺多晶硅層12的兩側(cè)下表面與n^-外延層8上表面之間還設(shè)有與上下表面接觸的第一介質(zhì)層161和第二介質(zhì)層162，

進(jìn)一步地，本技術(shù)方案中在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第一p型碳化硅區(qū)171，在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第二p型碳化硅區(qū)172。

上述六個(gè)技術(shù)方案中，在器件表面刻蝕得到連續(xù)的溝槽，使得元胞排列為條形排列，最終得到器件的俯視圖如圖11所示。

上述六個(gè)技術(shù)方案中，在器件表面刻蝕得到不連續(xù)的溝槽，使得元胞排列為方形排列，品字型排列、六角形排列，或者原子晶格排列，元胞方形排列器件俯視圖如圖12所示。

根據(jù)本領(lǐng)域技術(shù)人員基本知識(shí)可知：本發(fā)明不局限于上述技術(shù)方案所提出的基本結(jié)構(gòu)及其衍生結(jié)構(gòu)，各衍生結(jié)構(gòu)中技術(shù)手段之間存在著兼容性，結(jié)構(gòu)之間可以共存并相互之間結(jié)合起來衍生出不同的組合結(jié)構(gòu)方式，進(jìn)而明顯改善器件性能。這些技術(shù)方案是本領(lǐng)域技術(shù)人員沒有創(chuàng)造性勞動(dòng)就能夠?qū)崿F(xiàn)，應(yīng)當(dāng)在本發(fā)明的保護(hù)范圍內(nèi)，為了使敘述簡(jiǎn)潔，在此不再贅述。

另外，本發(fā)明所提出的技術(shù)方案不僅適用于碳化硅vdmos器件，同時(shí)適用于在n^-外延層8內(nèi)還具有p型集電區(qū)17和n型集電區(qū)16的碳化硅rc-igbt器件，如圖9所示；在n^-外延層8與p型集電區(qū)17和n型集電區(qū)16之間還可具有一層n型場(chǎng)截止fs層18，如圖10所示。

另一方面，本發(fā)明公開了上述技術(shù)方案制作方法的技術(shù)方案，具體技術(shù)方案如下：

技術(shù)方案7：

一種碳化硅vdmos器件的制作方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在碳化硅n⁺襯底9上表面制得n^-外延層8；

第二步：采用光刻和刻蝕工藝，在n^-外延層8上表面中間位置刻蝕形成溝槽區(qū)，并在溝槽區(qū)p型半導(dǎo)體雜質(zhì)形成摻雜類型為p型碳化硅區(qū)13；

第三步：采用光刻和離子注入工藝，在所述溝槽區(qū)兩側(cè)的n^-外延層8上層的一端注入p型半導(dǎo)體雜質(zhì)形成第一pbase區(qū)7，在n^-外延層8上層的另一端注入p型半導(dǎo)體雜質(zhì)形成第二pbase區(qū)71；

第四步：采用光刻和離子注入工藝，在第一pbase區(qū)7上層注入p型半導(dǎo)體雜質(zhì)形成第一p⁺接觸區(qū)5，在第二pbase區(qū)71上層注入p型半導(dǎo)體雜質(zhì)形成第二p⁺接觸區(qū)51；

第五步：采用光刻和離子注入工藝，在第一pbase區(qū)7上層注入n型半導(dǎo)體雜質(zhì)形成第一n⁺源區(qū)6，在第二pbase區(qū)71上層注入n型半導(dǎo)體雜質(zhì)形成第二n+源區(qū)61；所述第一p+接觸區(qū)5和第一n+源區(qū)6相互獨(dú)立，所述第二p+接觸區(qū)51和第二n+源區(qū)61相互獨(dú)立；然后通過高溫退火激活注入的雜質(zhì)；

第六步：采用氧化或者淀積以及刻蝕工藝，在器件上表面溝槽區(qū)兩側(cè)制作柵介質(zhì)層在器件上表面生長(zhǎng)柵介質(zhì)層，刻蝕去除溝槽區(qū)上方及溝槽區(qū)兩側(cè)的柵介質(zhì)層形成窗口，而后在器件表面沉積p⁺多晶硅層12，刻蝕去除多余多晶硅層及多余柵介質(zhì)層，并使得p⁺多晶硅層與n^-外延層8表面齊平，制得多晶硅柵2、21、柵介質(zhì)層4、41及p⁺多晶硅層12，其中：第一柵氧化4層在第一pbase區(qū)7上表面，并且其左右兩側(cè)分別與第一n⁺源區(qū)6部分上表面及n^-外延層8部分上表面相接觸，第二柵介質(zhì)層41在第二pbase區(qū)71上表面，并且其左右兩側(cè)分別與第一n⁺源區(qū)6部分上表面及n^-外延層8部分上表面相接觸，p⁺多晶硅層12位于第一柵介質(zhì)層4與第二柵介質(zhì)層41之間；

第七步：采用金屬淀積和刻蝕工藝，在第一n⁺源區(qū)6和第一p⁺接觸區(qū)5上表面生成第一金屬源電極3；在第二n⁺源區(qū)61和第二p⁺接觸區(qū)51上表面生成第二金屬源電極31；在第一多晶硅柵2上表面生成第一金屬柵電極1；在第二多晶硅柵21上表面生成第二金屬柵電極11；將器件背面減薄淀積金屬形成漏電極10；在p+多晶硅層12上表面形成金屬電極13；金屬電極13分別與第一金屬電極3和第二金屬源電極31相連；最終制得碳化硅vdmos器件。

進(jìn)一步地，本技術(shù)方案進(jìn)行第六步工藝之前還包括：通過介質(zhì)沉積和刻蝕工藝使得各金屬結(jié)構(gòu)之間以及p⁺多晶硅層12與兩個(gè)多晶硅柵2、21之間采用介質(zhì)隔離。

進(jìn)一步地，本技術(shù)方案在第二步溝槽刻蝕工藝中，可以在在器件表面刻蝕得到連續(xù)或者不連續(xù)的溝槽，使得元胞排列為條形排列，方形排列，品字型排列、六角形排列，或者原子晶格排列。

進(jìn)一步地，制作如技術(shù)方案2所述碳化硅vdmos器件的工藝與本發(fā)明技術(shù)方案5公開的工藝基本相同，主要區(qū)別在于：在第六步工藝中淀積形成p⁺多晶硅層12后還包括：通過離子注入工藝在p⁺多晶硅層12兩側(cè)的n^-外延層8內(nèi)部制備第一p型碳化硅區(qū)131，在p⁺多晶硅層12兩側(cè)的n^-外延層8內(nèi)部制備第二p型碳化硅區(qū)132；并且第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132在n^-外延層8內(nèi)部的深度小于p⁺多晶硅層12在n^-外延層8內(nèi)部的深度。

進(jìn)一步地，制作如技術(shù)方案3所述碳化硅vdmos器件的工藝與本發(fā)明技術(shù)方案5公開的工藝基本相同，主要區(qū)別在于：在第六步工藝中淀積形成p⁺多晶硅層12后還包括：通過離子注入工藝在第一pbase區(qū)7與p⁺多晶硅層12和p型碳化硅區(qū)13之間制備第一n型碳化硅區(qū)141，在所述第二pbase區(qū)71與p⁺多晶硅層12和p型碳化硅區(qū)13之間制備第二n型碳化硅區(qū)142；并且使得第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于p型碳化硅區(qū)13的深度。

進(jìn)一步地，制作如技術(shù)方案4所述碳化硅vdmos器件的工藝與本發(fā)明技術(shù)方案5公開的工藝基本相同，主要區(qū)別在于：在第六步工藝中通過版圖尺寸的改變，在刻蝕掉不需要的多晶硅層及其下的柵介質(zhì)層時(shí)，使得保留的p⁺多晶硅層12的尺寸大于溝槽區(qū)的尺寸，即在所述p⁺多晶硅層12下方兩側(cè)分別還具有與n^-外延層8相接觸的第一介質(zhì)層161和第二介質(zhì)層162。本發(fā)明中第一介質(zhì)層和第二介質(zhì)層的材料不局限于柵介質(zhì)層材料，根據(jù)本領(lǐng)域技術(shù)人員常識(shí)，可以采用現(xiàn)有沉積和刻蝕工藝制作其他材料的介質(zhì)層

進(jìn)一步地，制作如技術(shù)方案5所述碳化硅vdmos器件的工藝與本發(fā)明技術(shù)方案5公開的工藝基本相同，主要區(qū)別在于：在第二步刻蝕形成溝槽區(qū)之前還包括：通過多步光刻和離子注入工藝，在n^-外延層8內(nèi)形成超結(jié)或者半超結(jié)結(jié)構(gòu)，超結(jié)或者半超結(jié)結(jié)構(gòu)的制作工藝已經(jīng)是現(xiàn)有技術(shù)，在此不再贅述。

根據(jù)本領(lǐng)域技術(shù)人員普通知識(shí)可知：本發(fā)明提供的碳化硅功率vdmos器件結(jié)構(gòu)中，各結(jié)構(gòu)中受主離子和施主離子可以互換，從本發(fā)明技術(shù)手段來講，襯底及外延層可以為n型半導(dǎo)體材料，相應(yīng)地，本發(fā)明增設(shè)的多晶硅層摻雜類型為p型；襯底及外延層也可以為p型半導(dǎo)體材料，相應(yīng)地，本發(fā)明增設(shè)的多晶硅層摻雜類型為n型。

本發(fā)明中使用的柵介質(zhì)層和介質(zhì)層材料可以是二氧化硅(sio2)，也可以是任何合適的材料，例如：氮化硅(si3n4)、二氧化鉿(hfo2)、三氧化二鋁(al2o3)等高k介質(zhì)材料。

本發(fā)明的工作原理闡述如下：

功率vdmos器件在逆變電路、斬波電路等應(yīng)用中通常需要與二極管反并聯(lián)使用，一般有以下兩種方法能夠?qū)崿F(xiàn)：

1).直接使用其寄生pin二極管，即pbase區(qū)、n^-漂移區(qū)與n⁺襯底所形成的pin二極管。根據(jù)本領(lǐng)域普通知識(shí)可知：碳化硅pin二極管的pn結(jié)導(dǎo)通壓降約為3v左右，較高的導(dǎo)通壓降導(dǎo)致了高的功率損耗以及慢的工作速度，這對(duì)于vdmos器件在逆變電路、斬波電路等應(yīng)用十分不利，另外，直接利用寄生碳化硅二極管易導(dǎo)致反向恢復(fù)特性差的問題；

2).采用與一個(gè)快恢復(fù)二極管(frd)反并聯(lián)的方式。該方式能夠在一定程度上改善二極管的特性，但存在生產(chǎn)成本高、系統(tǒng)體積大以及可靠性低等不足。

而本發(fā)明結(jié)構(gòu)在碳化硅vdmos器件的jfet區(qū)表面淀積一層多晶硅，通過p型(n型)多晶硅中p型(n型)si與碳化硅jfet區(qū)表面內(nèi)n型(p型)sic形成異質(zhì)結(jié)在器件內(nèi)部集成二極管。一方面，由于p型多晶硅與n型碳化硅或者n型多晶硅與p型碳化硅所形成異質(zhì)結(jié)的結(jié)壓降約為1v，與寄生碳化硅pn結(jié)的結(jié)壓降約為3v相比，p型多晶硅與n型碳化硅所形成的異質(zhì)結(jié)能夠在較低的壓降下導(dǎo)通，因此，通過本發(fā)明技術(shù)手段在器件內(nèi)部集成二極管使得器件在實(shí)際應(yīng)用中具有導(dǎo)通壓降低的優(yōu)點(diǎn)。另一方面，p型多晶硅與n型碳化硅形成異質(zhì)結(jié)，在二極管正向?qū)〞r(shí)，由于異質(zhì)結(jié)的作用僅為電子導(dǎo)電，無空穴的注入，二極管應(yīng)用時(shí)的導(dǎo)電模式為多子導(dǎo)電(本發(fā)明形成異質(zhì)結(jié)在正向?qū)〞r(shí)可認(rèn)為無少子的注入)，使得反向恢復(fù)時(shí)間短，反向恢復(fù)電荷少的優(yōu)點(diǎn)，因此，具有好的反向恢復(fù)特性；在反向耐壓時(shí)，由于上述異質(zhì)結(jié)具有約為1.5ev的電子勢(shì)壘高度，并且第一pbase區(qū)7和第二pbase區(qū)71提供了電場(chǎng)屏蔽作用，使得本發(fā)明公開的器件結(jié)構(gòu)具有與傳統(tǒng)vdmos器件相同的電壓阻斷能力以及低的反向漏電。同時(shí)，vdmos器件在工作模式時(shí)，由于器件jfet區(qū)表面與源極相連的p型多晶硅結(jié)構(gòu)的引入減小了vdmos器件jfet區(qū)表面的柵極寬度，減小了柵極電容和柵極電荷，在不影響vdmos器件其它特性的基礎(chǔ)上，提高了vdmos器件的開關(guān)速度，并減小了對(duì)驅(qū)動(dòng)電路的要求。

根據(jù)本領(lǐng)域技術(shù)人員普通知識(shí)可知：本發(fā)明提供的碳化硅trenchmos器件結(jié)構(gòu)中各結(jié)構(gòu)中受主離子和施主離子可以互換，從本發(fā)明技術(shù)手段來講，襯底及外延層可以為n型半導(dǎo)體材料，相應(yīng)地，本發(fā)明增設(shè)的多晶硅層摻雜類型為p型；襯底及外延層也可以為p型半導(dǎo)體材料，相應(yīng)地，本發(fā)明增設(shè)的多晶硅層摻雜類型為n型。此外，根據(jù)異質(zhì)結(jié)物理的知識(shí)可知，通過調(diào)整外延層和多晶硅層的摻雜濃度，襯底及外延層為n型半導(dǎo)體材料時(shí)，多晶硅層摻雜類型也可以為n型，襯底及外延層為p型半導(dǎo)體材料時(shí)，多晶硅層摻雜類型也可以為p型。

本發(fā)明的有益效果是：

本發(fā)明提供在碳化硅vdmos器件的jfet區(qū)表面淀積多晶硅使得多晶硅與外延層形成異質(zhì)結(jié)，這一技術(shù)手段能夠?qū)τ谔嵘骷阅芫哂酗@著效果：

(1)本發(fā)明提出的一種碳化硅vdmos器件，相比直接使用vdmos寄生碳化硅二極管，通過在器件內(nèi)集成二極管的技術(shù)手段降低了正向?qū)▔航?，故使其在逆變電路、斬波電路等電能變換應(yīng)用中更易實(shí)現(xiàn)正向?qū)ǎ揖哂休^低功率損耗以及較高的工作效率。

(2)本發(fā)明提出器件結(jié)構(gòu)的導(dǎo)電模式在二極管應(yīng)用時(shí)，從碳化硅寄生二極管的雙極導(dǎo)電(電導(dǎo)調(diào)制)轉(zhuǎn)變?yōu)槎嘧訉?dǎo)電，因而使得器件在逆變電路、斬波電路等電能變換應(yīng)用中具有反向恢復(fù)時(shí)間短，反向恢復(fù)電荷少的特點(diǎn)以及較快的開關(guān)速度。

(3)本發(fā)明提出的一種碳化硅vdmos器件，相比在碳化硅vdmos器件外部反并聯(lián)一個(gè)快恢復(fù)二極管(frd)的應(yīng)用方式，直接在器件內(nèi)部集成一個(gè)二極管使用，降低了器件使用數(shù)目，減少了器件之間的連線，具有生產(chǎn)成本低、器件可靠性高以及系統(tǒng)體積小的優(yōu)勢(shì)。

(4)本發(fā)明提出的一種碳化硅vdmos器件，在反向耐壓時(shí)由于該異質(zhì)結(jié)1.5ev左右的電子勢(shì)壘高度，并且第一pbase區(qū)7和第二pbase區(qū)71提供的電場(chǎng)屏蔽作用，使得該結(jié)構(gòu)具有與傳統(tǒng)vdmos器件相同的電壓阻斷能力以及低的反向漏電。

(5)本發(fā)明提出的一種碳化硅vdmos器件，通過減小了jfet區(qū)表面的柵極寬度和柵極電荷，在不影響vdmos器件其它特性的基礎(chǔ)上，進(jìn)一步提高了vdmos器件的開關(guān)速度，并且減小了對(duì)驅(qū)動(dòng)電路的要求。

附圖說明

圖1是傳統(tǒng)碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖2是本發(fā)明提供的第一種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖3是本發(fā)明提供的第二種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖4是本發(fā)明提供的第三種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖5是本發(fā)明提供的第四種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖6是本發(fā)明提供的第五種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖7是本發(fā)明提供的第六種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖8是本發(fā)明提供的第七種碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖9是本發(fā)明提供的第一種碳化硅rc-igbt器件元胞結(jié)構(gòu)示意圖；

圖10是本發(fā)明提供的第二種碳化硅rc-igbt器件元胞結(jié)構(gòu)示意圖；

圖11本發(fā)明提供的碳化硅vdmos器件元胞為條形排列時(shí)器件表面的俯視圖；

圖12本發(fā)明提供的碳化硅vdmos器件元胞為方形排列時(shí)器件表面的俯視圖；

圖13是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅n⁺襯底上形成n^-碳化硅外延層后形成的結(jié)構(gòu)示意圖；

圖14是本發(fā)明提供的一種碳化硅vdmos器件制作方法形成溝槽區(qū)及其底部p型碳化硅區(qū)后的結(jié)構(gòu)示意圖；

圖15是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅n^-外延層上通過光刻和離子注入形成pbase區(qū)后的結(jié)構(gòu)示意圖；

圖16是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅pbase區(qū)中通過光刻和離子注入形成碳化硅p⁺基區(qū)后的結(jié)構(gòu)示意圖；

圖17是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅pbase區(qū)中通過光刻和離子注入形成碳化硅n⁺源區(qū)后的結(jié)構(gòu)示意圖；

圖18是本發(fā)明提供的一種碳化硅vdmos器件制作方法在器件表面形成柵介質(zhì)層后，刻蝕掉jfet區(qū)中間位置上方部分柵介質(zhì)層后的結(jié)構(gòu)示意圖；

圖19是本發(fā)明提供的一種碳化硅vdmos器件制作方法在器件表面淀積p⁺多晶硅層后的結(jié)構(gòu)示意圖；

圖20是本發(fā)明提供的一種碳化硅vdmos器件制作方法在形成金屬接觸后的結(jié)構(gòu)示意圖；

圖中：1為第一柵電極，11為第二柵電極，2為第一多晶硅柵，21為第二多晶硅柵，3為第一源電極，31為第二源電極，4為第一柵介質(zhì)層，41為第二柵介質(zhì)層，5為第一p⁺接觸區(qū)，51為第二p⁺接觸區(qū)，6為第一n⁺源區(qū)，61為第二n⁺源區(qū)，7為第一pbase區(qū)，71為第二pbase區(qū)，8為n^-外延層，9為n⁺襯底，10為漏電極，12為p⁺多晶硅層，13為p型碳化硅區(qū)，131為第一p型碳化硅區(qū),132為第二p型碳化硅區(qū)，14為金屬電極，141為第一n型碳化硅區(qū)，142為第二n型碳化硅區(qū)，15為介質(zhì)層，16為n型碳化硅集電區(qū)，17為p型碳化硅集電區(qū)，18為n型碳化硅場(chǎng)截止層，161為第一介質(zhì)層，162為第二介質(zhì)層。

具體實(shí)施方式

以下結(jié)合說明書附圖，以一種1700v的碳化硅vdmos器件為例，詳細(xì)描述本發(fā)明的技術(shù)方案，同時(shí)對(duì)本發(fā)明的原理和特性做進(jìn)一步的說明。本實(shí)施例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

實(shí)施例1：

本發(fā)明提供的一種碳化硅vdmos器件，其基本結(jié)構(gòu)的元胞結(jié)構(gòu)如圖2所示。包括自下而上依次設(shè)置的厚度約為0.5～6μm的金屬漏電極10、摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～200μm的n⁺襯底9及厚度為15～18μm、摻雜濃度約為1×10¹⁵cm^-3～5×10¹⁶cm^-3的n^-外延層8；所述n-外延層8上方具有摻雜濃度為1×10¹⁷～7×10¹⁷cm^-3、注入深度約為0.5～1μm的第一pbase區(qū)7，其上層另一端具有相同參數(shù)的第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的摻雜濃度為1×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第一n⁺源區(qū)6和摻雜濃度約為3×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的摻雜濃度約為1×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第二n+源區(qū)61和摻雜濃度約為3×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6上表面具有厚度約為1～6μm的第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61上表面具有厚度約為1～6μm的第二金屬源電極31；其特征在于：所述第一pbase區(qū)7上表面以及第一n⁺源區(qū)6和n^-外延層8的部分上表面還具有第一柵極結(jié)構(gòu)，所屬第一柵極結(jié)構(gòu)在所述第一pbase區(qū)7左右兩邊分別與第一n⁺源區(qū)6和n^-外延層8表面相接觸，所述第一柵極結(jié)構(gòu)由第一柵氧化層4、位于第一柵氧化層4上方的第一多晶硅柵2和位于第一多晶硅柵2上表面的柵電極1構(gòu)成；所述第二pbase區(qū)71上表面以及n-外延層8和第二n⁺源區(qū)61的部分上表面還具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)在所述第二pbase區(qū)71左右兩邊分別與n-外延層8和第二n⁺源區(qū)61表面相接觸，所述第二柵極結(jié)構(gòu)由第二柵氧化層41、位于第二柵氧化層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的柵電極11構(gòu)成；柵氧化層4、41的厚度為0.02～0.2μm，多晶硅柵2、21的厚度為0.3～1μm、摻雜濃度為1×10¹⁷～5×10¹⁹cm^-3，柵電極1、11的厚度為0.5～6μm，所述柵極結(jié)構(gòu)與n⁺源區(qū)6、61接觸的長(zhǎng)度為0.1～0.5μm，所述柵極結(jié)構(gòu)與n^-外延層8接觸的長(zhǎng)度為0.1～3μm；第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部還具有p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，本實(shí)施例中介質(zhì)層15為p型碳化硅區(qū)13，所述p⁺多晶硅層12表面與兩側(cè)n^-外延層8表面齊平，所述p⁺多晶硅層12與兩側(cè)jfet區(qū)n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；所述p⁺多晶硅層12在n^-外延層8內(nèi)部的深度大于所述p⁺多晶硅層12的寬度；所述p⁺多晶硅層12在n^-外延層8內(nèi)部的深度也大于p型碳化硅區(qū)13的厚度；所述p型碳化硅區(qū)13的摻雜濃度為1×10¹⁷～5×10¹⁹cm^-3；所述p⁺多晶硅層12的厚度為0.1～0.5μm、寬度為0.2～1μm、摻雜濃度為1×10¹⁸～5×10¹⁹cm^-3，所述p⁺多晶硅層12與兩個(gè)柵極結(jié)構(gòu)之間的距離均為0.5～6μm；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及其上金屬電極14分別與金屬源電極3、31通過金屬引線相連，所述金屬電極13的厚度為0.5～6μm；所述各金屬接觸之間、p⁺多晶硅層與多晶硅柵之間通過bpsg或其它合適的介質(zhì)相互隔離。

實(shí)施例2：

如圖3所示，除了p型碳化硅區(qū)13替換為厚度0.02～0.50μm的介質(zhì)層15以外，本實(shí)施例其余結(jié)構(gòu)均與實(shí)施例1相同。與實(shí)施例1相比，介質(zhì)層15能夠?qū)⁺多晶硅層12起到電場(chǎng)屏蔽和保護(hù)作用，進(jìn)而提高了器件的擊穿電壓和可靠性，減小反向漏電流。

實(shí)施例3：

如圖4所示，除了p型碳化硅區(qū)13的寬度分別大于p⁺多晶硅層12的寬度和p型碳化硅區(qū)13在n^-外延層8內(nèi)的深度以外，本實(shí)施例其余結(jié)構(gòu)均與實(shí)施例1相同。

與實(shí)施例1相比，本實(shí)施例進(jìn)一步提高了p型碳化硅區(qū)13的電場(chǎng)屏蔽作用，進(jìn)一步提高器件的擊穿電壓和可靠性，減小反向漏電流。

實(shí)施例4：

如圖5所示，除了在n^-外延層8內(nèi)部且位于p⁺多晶硅層12兩側(cè)還具有第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132，并且第一p型碳化硅區(qū)131和第二p型碳化硅區(qū)132在n^-外延層8內(nèi)部的深度小于p型多晶硅區(qū)12在n^-外延層8內(nèi)部的深度之外，本實(shí)施例其余結(jié)構(gòu)均與實(shí)施例3相同；

本實(shí)施例中p型碳化硅區(qū)131、132的摻雜濃度均為1×10¹⁷cm^-3～1×10¹⁹cm^-3，厚度為0.1～0.2μm。

與實(shí)施例3相比，p型碳化硅區(qū)131、132耗盡提供的電荷能夠進(jìn)一步提高了電場(chǎng)屏蔽作用，進(jìn)而提高器件的擊穿電壓和可靠性，減小反向漏電流。

實(shí)施例5：

如圖6所示，除了在第一pbase區(qū)7與p⁺多晶硅層12和p型碳化硅區(qū)13之間還具有第一n型碳化硅區(qū)141；在所述第二pbase區(qū)71與p⁺多晶硅層12和p型碳化硅區(qū)13之間還具有第二n型碳化硅區(qū)142；第一n型碳化硅區(qū)141和第二n型碳化硅區(qū)142的深度小于p型碳化硅區(qū)13的深度之外，本實(shí)施例其余結(jié)構(gòu)均與實(shí)施例1相同；

本實(shí)施例中，n型碳化硅區(qū)141、142的摻雜濃度均大于所述n^-外延層8的摻雜濃度，n型碳化硅區(qū)141、142在n^-外延層8內(nèi)部的深度小于p型碳化硅區(qū)13在n^-外延層8內(nèi)部的深度，具體地，n型碳化硅區(qū)141、142的摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3，厚度為0.2～1.5μm。

與實(shí)施例1相比，本實(shí)施例能夠進(jìn)一步減小jfet區(qū)的電阻，改善二極管模式和mos工作模式的導(dǎo)通特性，改善導(dǎo)通電阻與擊穿電壓的折中關(guān)系。

實(shí)施例6：

本發(fā)明提供的一種碳化硅vdmos器件，其基本結(jié)構(gòu)的元胞結(jié)構(gòu)如圖7所示。包括自下而上依次設(shè)置的厚度約為0.5～6μm的金屬漏電極10、摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～200μm的n⁺襯底9及厚度為15～18μm、摻雜濃度約為1×10¹⁵cm^-3～5×10¹⁶cm^-3的n^-外延層8；所述n-外延層8上方具有摻雜濃度為1×10¹⁷～7×10¹⁷cm^-3、注入深度約為0.5～1μm的第一pbase區(qū)7，其上層另一端具有相同參數(shù)的第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨(dú)立的摻雜濃度為1×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第一n⁺源區(qū)6和摻雜濃度約為3×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨(dú)立的摻雜濃度約為1×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第二n+源區(qū)61和摻雜濃度約為3×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6上表面具有厚度約為1～6μm的第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61上表面具有厚度約為1～6μm的第二金屬源電極31；其特征在于：所述第一pbase區(qū)7上表面以及第一n⁺源區(qū)6和n^-外延層8的部分上表面還具有第一柵極結(jié)構(gòu)，所屬第一柵極結(jié)構(gòu)在所述第一pbase區(qū)7左右兩邊分別與第一n⁺源區(qū)6和n^-外延層8表面相接觸，所述第一柵極結(jié)構(gòu)由第一柵氧化層4、位于第一柵氧化層4上方的第一多晶硅柵2和位于第一多晶硅柵2上表面的柵電極1構(gòu)成；所述第二pbase區(qū)71上表面以及n-外延層8和第二n⁺源區(qū)61的部分上表面還具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)在所述第二pbase區(qū)71左右兩邊分別與n-外延層8和第二n⁺源區(qū)61表面相接觸，所述第二柵極結(jié)構(gòu)由第二柵氧化層41、位于第二柵氧化層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的柵電極11構(gòu)成；柵氧化層4、41的厚度為0.02～0.2μm，多晶硅柵2、21的厚度為0.3～1μm、摻雜濃度為1×10¹⁷～5×10¹⁹cm^-3，柵電極1、11的厚度為0.5～6μm，所述柵極結(jié)構(gòu)與n⁺源區(qū)6、61接觸的長(zhǎng)度為0.1～0.5μm，所述柵極結(jié)構(gòu)與n^-外延層8接觸的長(zhǎng)度為0.1～3μm；還包括p型碳化硅區(qū)13及設(shè)于p型碳化硅區(qū)13之上與之直接接觸的p⁺多晶硅層12，所述p型碳化硅區(qū)13設(shè)于第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間jfet區(qū)的內(nèi)部，所述p⁺多晶硅層12包括設(shè)于所述jfet區(qū)內(nèi)部的部分和高于jfet區(qū)上表面的部分，高于jfet區(qū)上表面的p⁺多晶硅層12的兩側(cè)下表面與n^-外延層8上表面之間還設(shè)有與上下表面接觸的第一介質(zhì)層161和第二介質(zhì)層162，設(shè)于jfet區(qū)內(nèi)部的p⁺多晶硅層12與n^-外延層8相接觸使得p型si和n型sic形成異質(zhì)結(jié)；所述p⁺多晶硅層12在n^-外延層8內(nèi)部的深度大于所述p⁺多晶硅層12的寬度；所述p⁺多晶硅層12在n^-外延層8內(nèi)部的深度也大于p型碳化硅區(qū)13的厚度；所述p型碳化硅區(qū)13的摻雜濃度為1×10¹⁷～5×10¹⁹cm^-3；所述p⁺多晶硅層12的厚度為0.1～0.5μm、寬度為0.2～1μm、摻雜濃度為1×10¹⁸～5×10¹⁹cm^-3，所述p⁺多晶硅層12與兩個(gè)柵極結(jié)構(gòu)之間的距離均為0.5～6μm；所述p⁺多晶硅層12上表面具有金屬電極14，所述p⁺多晶硅層12及其上金屬電極14分別與金屬源電極3、31通過金屬引線相連，所述金屬電極13的厚度為0.5～6μm；所述各金屬接觸之間、p⁺多晶硅層與多晶硅柵之間通過bpsg或其它合適的介質(zhì)相互隔離。

與實(shí)施例1相比，本實(shí)施例提出的器件結(jié)構(gòu)中，在集成二極管正向?qū)〞r(shí)，第一介質(zhì)層161和第二介質(zhì)層162底部的n^-外延層8中會(huì)形成電子積累層，從而進(jìn)一步減小器件的正向?qū)▔航怠?/p>

實(shí)施例7：

如圖8所示，除在n^-外延8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第一p型碳化硅區(qū)17，在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第二p型碳化硅區(qū)171，本實(shí)施例其余結(jié)構(gòu)均與實(shí)施例5相同；

本實(shí)施例中超結(jié)或半超結(jié)結(jié)構(gòu)的形成，能夠進(jìn)一步減小二極管應(yīng)用和mos應(yīng)用時(shí)器件的漂移區(qū)電阻，進(jìn)而減小器件的正向?qū)▔航怠?/p>

實(shí)施例8：

如圖9所示，除了在n^-外延層8內(nèi)還具有p型集電區(qū)17和n型集電區(qū)16之外，本實(shí)施例其余結(jié)構(gòu)均與實(shí)施例5相同。

實(shí)施例9：

如圖10所示，除了在n^-外延層8與p型集電區(qū)17和n型集電區(qū)16之間還具有一層n型場(chǎng)截止fs層18以外，本實(shí)施其余結(jié)構(gòu)均與實(shí)施例8相同。

從實(shí)施例8和9可以看出：本發(fā)明不僅適用于碳化硅vdmos器件，同時(shí)適用于在n^-外延層8內(nèi)還具有p型集電區(qū)17和n型集電區(qū)16的碳化硅rc-igbt器件。

綜上，本發(fā)明通過在碳化硅vdmos器件的jfet區(qū)表面淀積一層多晶硅層，進(jìn)而形成si/sic異質(zhì)結(jié)，通過上述技術(shù)手段能夠優(yōu)化vdmos器件在逆變電路、斬波電路等電能變換領(lǐng)域中的應(yīng)用，具體如下文所述：

一、相對(duì)于直接使用vdmos寄生碳化硅二極管，由于該si/sic異質(zhì)結(jié)相比于碳化硅vdmos器件的寄生碳化硅二極管具有較低的導(dǎo)通壓降si/sic異質(zhì)結(jié)導(dǎo)通壓降約為1.2v，碳化硅pn結(jié)導(dǎo)通壓降約為3v，使得si/sic異質(zhì)結(jié)先于寄生二極管導(dǎo)通。這一點(diǎn)造就了本發(fā)明碳化硅vdmos器件在逆變電路、斬波電路等應(yīng)用中，具有較低的功率損耗、較快的工作速度以及較高的工作效率；同時(shí)，本發(fā)明器件的導(dǎo)電模式在二極管應(yīng)用時(shí)由碳化硅寄生二極管的雙極導(dǎo)電電導(dǎo)調(diào)制轉(zhuǎn)變?yōu)槎嘧訉?dǎo)電本發(fā)明形成si/sic異質(zhì)結(jié)正向?qū)〞r(shí)可認(rèn)為無少子的注入，故本發(fā)明碳化硅vdmos器件在逆變電路、斬波電路等應(yīng)用中具有反向恢復(fù)時(shí)間短，反向恢復(fù)電荷少的特點(diǎn)，具有好的反向恢復(fù)特性和快的開關(guān)速度。

二、相對(duì)于碳化硅vdmos器件外部反并聯(lián)一個(gè)快恢復(fù)二極管frd的應(yīng)用方式，本發(fā)明碳化硅vdmos器件直接在器件內(nèi)部集成一個(gè)二極管使用；通過上述技術(shù)手段降低了器件使用數(shù)目，減少了器件之間的連線，具有生產(chǎn)成本低、器件可靠性高以及系統(tǒng)體積小的優(yōu)勢(shì)。

三、相對(duì)于碳化硅vdmos器件本身的作用，本發(fā)明的一種碳化硅vdmos器件，通過降低柵寬，減少了柵電容，而柵電容的減小有利于器件工作速度的提升。

實(shí)施例10：

一種碳化硅vdmos器件的制作方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3、厚度為300μm～500μm的碳化硅n⁺襯底9上表面制作摻雜濃度為1×10¹⁵cm^-3～5×10¹⁶cm^-3、厚度為15μm～18μm的n^-外延層8，元胞寬度在10μm～20μm范圍內(nèi)，如圖13所示；

第二步：采用光刻和刻蝕工藝，在n^-外延層8上表面中間位置刻蝕形成溝槽區(qū)，溝槽的寬度為0.2～1μm，深度為0.5～2μm，并在溝槽底部注入p型半導(dǎo)體雜質(zhì)形成p型碳化硅區(qū)13，p型碳化硅區(qū)13的摻雜濃度為1×10¹⁷cm^-3～1×10¹⁹cm^-3，厚度為0.1～0.5μm，寬度為0.2～1μm，如圖14所示；

第三步：采用光刻和離子注入工藝，在200～600℃下采用離子注入工藝分別在n^-外延層8上層左右兩端注入p型半導(dǎo)體雜質(zhì)al離子或b離子，形成摻雜濃度為1×10¹⁷cm^-3～7×10¹⁷cm^-3、注入深度均約為0.5μm～1μm的兩個(gè)pbase區(qū)7、71、兩個(gè)pbase區(qū)7、71之間的jfet區(qū)寬度約為3μm～10μm，如圖15所示；

第四步：在200～600℃下采用離子注入工藝在兩個(gè)pbase區(qū)7、71上層分別注入p型半導(dǎo)體雜質(zhì)al離子或者b離子，形成摻雜濃度為1×10¹⁹cm^-3～1×10²⁰cm^-3、注入深度約為0.3μm～0.5μm的兩個(gè)p⁺接觸區(qū)5、51，如圖16所示；

第五步：采用光刻和離子注入工藝，在200～600℃下采用離子注入工藝分別在兩個(gè)pbase區(qū)7、71上層注入n型半導(dǎo)體雜質(zhì)p離子或者n離子，形成摻雜濃度為3×10¹⁹cm^-3～1×10²⁰cm^-3、注入深度約為0.3μm～0.5μm的兩個(gè)n⁺源區(qū)6、61；所述第一p⁺接觸區(qū)5和第一n⁺源區(qū)6相互獨(dú)立，所述第二p⁺接觸區(qū)51和第二n⁺源區(qū)61相互獨(dú)立；離子注入完成后，在1300～1700℃高溫下進(jìn)行高溫退火，如圖17所示；

第六步：采用氧化或淀積工藝，在器件表面生長(zhǎng)厚度約為0.02μm～0.2μm的柵介質(zhì)材料層，然后采用刻蝕工藝去除掉溝槽區(qū)上方及溝槽區(qū)兩側(cè)寬為0.5～3μm的柵介質(zhì)材料層，在器件上表面形成兩個(gè)相互獨(dú)立的柵介質(zhì)材料區(qū)，如圖18所示；在器件表面淀積一層摻雜濃度為1×10¹⁷cm^-3～5×10¹⁹cm^-3，0.3μm～1μm厚的p型多晶硅層，然后通過刻蝕工藝刻蝕掉不需要的多晶硅層及其下的柵介質(zhì)材料層，并使得p⁺多晶硅層與n^-外延層8表面齊平，制得多晶硅柵2、21、柵介質(zhì)層4、41及p⁺多晶硅層12，如圖17所示，其中：第一柵氧化4層在第一pbase區(qū)7上表面，并且其左右兩側(cè)分別與第一n⁺源區(qū)6部分上表面及n^-外延層8部分上表面相接觸，第二柵介質(zhì)層41在第二pbase區(qū)71上表面，并且其左右兩側(cè)分別與第一n⁺源區(qū)6部分上表面及n^-外延層8部分上表面相接觸，p⁺多晶硅層12位于第一柵介質(zhì)層4與第二柵介質(zhì)層41之間；

第七步：采用金屬淀積和刻蝕工藝，在第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6上表面生成第一金屬源電極3；在第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61上表面生成第二金屬源電極31；在p⁺多晶硅層12上表面形成金屬電極13，金屬電極13通過金屬引線分別與兩個(gè)金屬源電極3、31相連；在兩個(gè)多晶硅柵2、21上相應(yīng)生成金屬柵電極1、11；對(duì)器件背面進(jìn)行減薄后通過淀積形成漏電極10，器件中所有金屬電極3、31、1、11、13、10的厚度約為0.5μm～6μm，如圖12所示；最終制備獲得的碳化硅vdmos器件，所述結(jié)構(gòu)沿元胞中線左右對(duì)稱。

需要申明的是：所述碳化硅材料還可以用氮化鎵，金剛石等寬禁帶材料代替。本領(lǐng)域工技術(shù)人員能夠根據(jù)本領(lǐng)域基本知識(shí)，本發(fā)明不僅能夠采用p型多晶硅材料實(shí)現(xiàn)n溝道器件制作，也采用n型多晶硅材料實(shí)現(xiàn)p溝道器件的制作；本發(fā)明柵介質(zhì)層材料不局限于二氧化硅，還包括：氮化硅(si3n4)、二氧化鉿(hfo2)、三氧化二鋁(al2o3)等高k介質(zhì)材料。同時(shí)，制造工藝的具體實(shí)施方式也可以根據(jù)實(shí)際需要進(jìn)行調(diào)整。

以上結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行了闡述，但是本發(fā)明并不局限于上述的具體實(shí)施方式，上述具體實(shí)施方式僅僅是示意性的，而不是限制性的，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨和權(quán)利要求所保護(hù)的范圍情況下，還可做出很多形式，這些均屬于本發(fā)明的保護(hù)之內(nèi)。