本公開(kāi)一般涉及芯片檢測(cè)領(lǐng)域，具體涉及靜電敏感器件的檢測(cè)領(lǐng)域，尤其涉及靜電防護(hù)電路及靜電防護(hù)裝置。

背景技術(shù)：

在天文觀測(cè)中，越來(lái)越多的使用ASIC(Application Specific Integrated Circuit，專用集成電路)專用芯片采集探測(cè)器信號(hào)，例如采用多通道靜電敏感型信號(hào)采集芯片VA32TA6。這類芯片為了提高ASIC的等效輸入噪聲等指標(biāo)，設(shè)計(jì)芯片時(shí)輸入端會(huì)采用柵極引出并去除靜電防護(hù)電路。因此，該類ASIC對(duì)靜電非常敏感，極易受到靜電損傷。特別是在對(duì)該類產(chǎn)品按照航天元器件管理規(guī)范進(jìn)行元器件篩選考核時(shí)，出現(xiàn)過(guò)批次性失效現(xiàn)象，該考核包含多種力學(xué)、熱學(xué)、電學(xué)、穩(wěn)定性等性能的試驗(yàn)。

對(duì)于本領(lǐng)域所使用的靜電敏感型ASIC，通常采用以下方式改善靜電敏感度：

一種是COB(Chip on Board)方式。也就是把ASIC的裸片直接粘在印制電路(PCB)上，用鍵合絲把探測(cè)器跟ASIC的輸入端連起來(lái)。ASIC的輸入端就不再懸空，具備了一條通過(guò)探測(cè)器到地的交流回路，對(duì)靜電的敏感度有顯著改善。

這種方式的缺點(diǎn)在于，無(wú)法再按照元器件的管理方法去考核ASIC，只能用設(shè)備級(jí)的標(biāo)準(zhǔn)去考核。這會(huì)造成考核試驗(yàn)強(qiáng)度不夠，使產(chǎn)品在軌運(yùn)行時(shí)具有失效風(fēng)險(xiǎn)。

另一種是改造環(huán)境，在操作間劃分出專用的EPA(ESD Protected Area)靜電保護(hù)防護(hù)區(qū)域，對(duì)該區(qū)域進(jìn)行防靜電裝修，并制定相應(yīng)的操作規(guī)范，在區(qū)域內(nèi)操作靜電敏感元器件。這種方式成本高，對(duì)人員的操作要求嚴(yán)格。此時(shí)，元器件的抗靜電能力通常只能做到350V以上。對(duì)于靜電敏感 度低于350V的產(chǎn)品，并不適用。而且，元器件篩選的項(xiàng)目較多，如涉及到多部門和多實(shí)驗(yàn)室的合作時(shí)，該方法也不適用。

技術(shù)實(shí)現(xiàn)要素：

鑒于現(xiàn)有技術(shù)中的上述缺陷或不足，期望提供一種抗靜電的防護(hù)電路，為了實(shí)現(xiàn)上述目的，提供一種靜電防護(hù)電路和靜電防護(hù)裝置。

第一方面，提供一種靜電防護(hù)電路，靜電防護(hù)電路包括：

正極防護(hù)電路，包括第一串聯(lián)單元，第一串聯(lián)單元一端連接芯片輸入端，另一端連接芯片的正極供電端，還包括至少兩個(gè)反向串聯(lián)的穩(wěn)壓二極管；

負(fù)極防護(hù)電路，包括第二串聯(lián)單元，第二串聯(lián)單元一端連接芯片輸入端，另一端連接芯片的負(fù)極供電端，還包括至少兩個(gè)反向串聯(lián)的穩(wěn)壓二極管；

限流電阻，一端連接芯片輸入端，另一端連接輸入引出端。

第二方面，一種靜電防護(hù)裝置，其特征在于，裝置包括上述的靜電防護(hù)電路，還包括：

電源短接開(kāi)關(guān)，一端連接正極供電端，另一端連接負(fù)極供電端。

根據(jù)本申請(qǐng)實(shí)施例提供的技術(shù)方案，通過(guò)在芯片輸入端接入正極防護(hù)電路、負(fù)極防護(hù)電路和限流電阻，能夠大大改善靜電敏感元器件的靜電受損問(wèn)題。進(jìn)一步的，根據(jù)本申請(qǐng)的某些實(shí)施例，通過(guò)在靜電防護(hù)裝置上增加電源短接開(kāi)關(guān)，還能解決在不加電芯片篩選考核時(shí)，有效地避免芯片的靜電損傷問(wèn)題，獲得雙重保護(hù)的效果。

附圖說(shuō)明

通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本申請(qǐng)的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯：

圖1示出了根據(jù)本申請(qǐng)實(shí)施例的靜電防護(hù)電路的示例性電路圖；

圖2示出了根據(jù)本申請(qǐng)實(shí)施例的靜電防護(hù)裝置的示例性結(jié)構(gòu)框圖；

圖3示出了根據(jù)本申請(qǐng)實(shí)施例的基于靜電防護(hù)裝置的芯片篩選方 法的示例性流程圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)作進(jìn)一步的詳細(xì)說(shuō)明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋相關(guān)實(shí)用新型，而非對(duì)該實(shí)用新型的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與實(shí)用新型相關(guān)的部分。

需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本申請(qǐng)。

請(qǐng)參考圖1，示出了根據(jù)本申請(qǐng)實(shí)施例的靜電防護(hù)電路的示例性電路圖。

如圖1所示，提供一種靜電防護(hù)電路，靜電防護(hù)電路包括：

正極防護(hù)電路，包括第一串聯(lián)單元，第一串聯(lián)單元一端連接芯片輸入端ASIC_ain，另一端連接芯片的正極供電端VCC，還包括至少兩個(gè)反向串聯(lián)的穩(wěn)壓二極管；

負(fù)極防護(hù)電路，包括第二串聯(lián)單元，第二串聯(lián)單元一端連接芯片輸入端，另一端連接芯片的負(fù)極供電端VEE，還包括至少兩個(gè)反向串聯(lián)的穩(wěn)壓二極管；

限流電阻R1，一端連接芯片輸入端ASIC_ain，另一端連接輸入引出端Pin。

本申請(qǐng)是在被防護(hù)的芯片外圍增加ESD(Electro Static discharge，靜電釋放)保護(hù)電路。元器件與保護(hù)電路一起，作為一個(gè)整體，參與篩選考核的各個(gè)環(huán)節(jié)。圖1給出由穩(wěn)壓二極管D1穩(wěn)壓二極管D2構(gòu)成的起到限制輸入端ASIC_ain電壓的作用的第一串聯(lián)單元。實(shí)際應(yīng)用中，可采用多個(gè)穩(wěn)壓二極管反向串聯(lián)的第一串聯(lián)單元，例如三個(gè)或者四個(gè)穩(wěn)壓二極管串聯(lián)。同理，負(fù)極防護(hù)電路也可采用多個(gè)穩(wěn)壓二極管反向串聯(lián)的方式，例如三個(gè)或者四個(gè)穩(wěn)壓二極管串聯(lián)，實(shí)現(xiàn)限制輸入端ASIC_ain電壓的目的。圖2給出了由二極管D3和二極管D4組成的第二串聯(lián)單元。二極管在反向擊穿形成巨大電流或者通過(guò)超過(guò)額定電 路數(shù)倍的正向電流時(shí)，易導(dǎo)致二級(jí)管的短路。串聯(lián)多個(gè)二極管將有效應(yīng)對(duì)二極管短路的情形，當(dāng)一個(gè)二極管短路時(shí)，與之串聯(lián)的其他二極管可繼續(xù)工作。

圖1中的R1為限流電阻，起到延緩靜電脈沖的上升和下降時(shí)間的作用。

針對(duì)多通道靜電敏感型芯片VA32A6的情況，需要對(duì)每個(gè)采樣通道的輸入引腳都連接上述的靜電防護(hù)電路。需要進(jìn)行加電考核時(shí)，可將信號(hào)接入輸入引出端Pin。

優(yōu)選地，正極防護(hù)電路包括至少兩組并聯(lián)的第一串聯(lián)單元，負(fù)極防護(hù)電路包括至少兩組并聯(lián)的第二串聯(lián)單元。

該方案針對(duì)二極管被大電流造成斷路的情形，當(dāng)某一組的第一串聯(lián)單元的二極管斷路后，與之并聯(lián)的另外一組第一串聯(lián)單元可繼續(xù)工作?？梢岳斫獾氖牵瑸榱思訌?qiáng)靜電防護(hù)電路的穩(wěn)定性，可并聯(lián)多組第一串聯(lián)單元和/或第二串聯(lián)單元，例如并聯(lián)三組、四組等。

如圖1所示的正極防護(hù)電路和負(fù)極防護(hù)電路分別采用兩個(gè)二極管串聯(lián)后，并聯(lián)另外一組相同的第一串聯(lián)單元和第二串聯(lián)單元。該第一串聯(lián)單元由二極管D11和二極管D12組成，該第二串聯(lián)單元由二極管D13和二極管D14組成。當(dāng)采用圖1所示的靜電防護(hù)電路時(shí)，其千小時(shí)的可靠性達(dá)到：

其中，λ為二極管的失效率，t為二極管正常運(yùn)行時(shí)間?？梢?jiàn)，保護(hù)電路的可靠性達(dá)到了六個(gè)9以上，使得電路板級(jí)的靜電防護(hù)電路可用于高可靠性元器件的篩選考核。

另一方面，本申請(qǐng)還公開(kāi)了一種靜電防護(hù)裝置。

請(qǐng)參考圖2，示出了根據(jù)本申請(qǐng)實(shí)施例的靜電防護(hù)裝置的示例性結(jié)構(gòu)框圖；

如圖2所示，提供一種靜電防護(hù)裝置，裝置包括上述的靜電防護(hù)電路，還包括：

電源短接開(kāi)關(guān)，一端連接正極供電端，另一端連接負(fù)極供電端。

元器件的篩選考核可以分為被試件加電和被試件不加電兩種考核方式。本實(shí)施例中，加電環(huán)節(jié)有靜態(tài)老煉、動(dòng)態(tài)老煉等各階段的加電考核。該老煉過(guò)程就是讓元器件在指定模擬環(huán)境下工作一段時(shí)間。例如根據(jù)國(guó)軍標(biāo)GJB548B標(biāo)準(zhǔn)的老煉過(guò)程是在高溫狀態(tài)(靜態(tài)老煉環(huán)境溫度為+150℃，動(dòng)態(tài)老煉環(huán)境溫度為+125℃)下工作一段時(shí)間，把在這時(shí)期中失效的元器件剔除掉，即剔除早期失效的元器件，以保證出廠產(chǎn)品的質(zhì)量的過(guò)程。在不加電考核時(shí)，如在芯片的正負(fù)極供電端積累過(guò)多相反極性的電荷時(shí)，易引發(fā)芯片內(nèi)部的靜電損傷。因此，在靜電防護(hù)裝置上設(shè)置電源短接開(kāi)關(guān)，以便在在不加電時(shí)將芯片的正負(fù)極供電端短接在一起，可以使ASIC處于等電位狀態(tài)，有效地避免靜電損傷。

優(yōu)選地，該靜電防護(hù)裝置還包括印刷電路板201、接插件205、固定座204：

印刷電路板201用于設(shè)置的靜電防護(hù)電路和/或的電源短接開(kāi)關(guān)；

接插件205用于引出芯片引腳；

固定座204用于固定芯片；

接插件205與固定座204設(shè)置于印刷電路板上，接插件205設(shè)置于固定座中空部位，靜電防護(hù)電路202和電源短接開(kāi)關(guān)203設(shè)置于固定座的周邊。

在實(shí)景應(yīng)用中，根據(jù)被防護(hù)的芯片的特性，調(diào)整在靜電防護(hù)裝置上的靜電防護(hù)電路202和電源短接開(kāi)關(guān)203的數(shù)量。因在芯片的每個(gè)輸入引腳設(shè)置了靜電防護(hù)電路，又在正負(fù)極供電端設(shè)置了單元短接開(kāi)關(guān)，有效改善了芯片的抗靜電性能。

在一些優(yōu)選實(shí)施例中，固定座204還包括固定蓋(圖中未標(biāo)出)，固定蓋與固定座鉸接。使用時(shí)，將芯片放置于接插件205上，并蓋上蓋固定蓋，保護(hù)了在一系列篩選考核中的芯片。該篩選考核可包含穩(wěn)定性烘培、溫度循環(huán)、恒定加速度、動(dòng)態(tài)老煉、靜態(tài)老煉、X射線照相等試驗(yàn)。

優(yōu)選地，接插件采用2.54mm間距180度排針。以確保芯片的可靠固定。

優(yōu)選地，印刷電路板采用耐高溫板材。以提高電路板的耐高溫性。 例如在對(duì)芯片進(jìn)行高低溫交替的溫度循環(huán)試驗(yàn)或者穩(wěn)定性烘培試驗(yàn)或者老煉試驗(yàn)中，使得本靜電防護(hù)裝置能夠承受一定的高溫。該印刷電路板根據(jù)需要可采用TG170板材或者TG180板材或其他耐高溫電路板。

本申請(qǐng)還提供一種基于上述靜電防護(hù)裝置的芯片篩選方法。

請(qǐng)參考圖3，示出了根據(jù)本申請(qǐng)實(shí)施例的基于靜電防護(hù)裝置的芯片篩選方法的示例性流程圖。

如圖3所示，在步驟101中，將芯片固定于靜電防護(hù)裝置，進(jìn)行初始電性能測(cè)試；

該初始電性能測(cè)試環(huán)節(jié)是使用靜電防護(hù)裝置后，增加的一個(gè)環(huán)節(jié)。原因在于，靜電防護(hù)裝置引入了噪聲。噪聲是衡量靜電敏感芯片電性能的主要指標(biāo)。例如對(duì)于VA32TA6芯片而言，噪聲越小，在實(shí)際應(yīng)用中，元器件匹配探測(cè)器就能夠獲得更低的探測(cè)下限以及更優(yōu)的能量分辨率。

典型靜電敏感芯片例如VA32TA6芯片的輸入端的等效輸入噪聲為40e^-+12e^-/pF，即輸入端電容每增加1pF，輸入噪聲增加12e^-。靜電防護(hù)裝置采用如圖1所示的8個(gè)二極管時(shí)，在輸入端增加的電容值約為6pF，接近一個(gè)大面積的半導(dǎo)體探測(cè)器體電容，等效噪聲增加72e^-。增加的等效噪聲值為不影響后續(xù)篩選測(cè)試的噪聲范圍之內(nèi)。該二極管可選用軍溫級(jí)、低反向漏電流、低寄生電容的產(chǎn)品，以降低等效輸入噪聲。

在元器件篩選時(shí)，通常用信號(hào)發(fā)生器作為激勵(lì)源，信號(hào)發(fā)生器輸出的電壓脈沖經(jīng)耦合電容轉(zhuǎn)換成電流脈沖，灌入ASIC的輸入端，經(jīng)放大后，輸出一定幅度的電壓值。輸出的電壓幅度，在統(tǒng)計(jì)上具備高斯展寬特性，通常用半高寬(FWHM：Full Wave at Maximum)表征。噪聲越大，F(xiàn)WHM值越大。可通過(guò)FWHM值來(lái)判斷靜電防護(hù)裝置引入的噪聲大小。

在步驟102中，在各篩選環(huán)節(jié)，電源短接開(kāi)關(guān)根據(jù)篩選環(huán)節(jié)的類型接通或斷開(kāi)，電源短接開(kāi)關(guān)的初始狀態(tài)為接通；

接著，在步驟103中，篩選環(huán)節(jié)結(jié)束后，芯片從靜電防護(hù)裝置中取出。

需要說(shuō)明的是，篩選環(huán)節(jié)結(jié)束，并不一定是最終的篩選環(huán)節(jié)，在每個(gè)篩選環(huán)節(jié)，若出現(xiàn)不滿足篩選指標(biāo)的情況時(shí)，就可將芯片從靜電 防護(hù)裝置中取出，結(jié)束本次篩選。

在一些實(shí)施例中，各篩選環(huán)節(jié)包括：最終電性能測(cè)試環(huán)節(jié)，將最終電性能與初始電性能進(jìn)行比較，判斷電性能變化是由靜電防護(hù)裝置引入或者是由芯片本身引入。

上述的初始電性能滿足篩選指標(biāo)的前提下，在測(cè)試階段，靜電防護(hù)裝置引入的噪聲會(huì)使輸出電壓的高斯展寬變寬，但仍然可以測(cè)到完整的高斯峰，也就是滿足篩選指標(biāo)的。當(dāng)元器件在篩選過(guò)程中，芯片的電性能出現(xiàn)偏移或損傷，噪聲會(huì)增大，輸出電壓的高斯展寬會(huì)進(jìn)一步變寬，即FWHM值變大。通過(guò)對(duì)比篩選前后的FWHM值，可判定ASIC的損傷程度。

采用靜電防護(hù)裝置之后，需要在篩選之前的初始階段獲取FWHM值。在篩選過(guò)程中的最終電測(cè)試環(huán)節(jié)，用新測(cè)得的FWHM值與初始階段的結(jié)果比較，計(jì)算是否超差，從而判斷芯片是否受損。

優(yōu)選地，電源短接開(kāi)關(guān)根據(jù)篩選環(huán)節(jié)的類型接通或斷開(kāi)包括：

當(dāng)篩選環(huán)節(jié)為不加電考核時(shí)，電源短接開(kāi)關(guān)保持初始狀態(tài)；

當(dāng)篩選環(huán)節(jié)為加電的考核時(shí)，斷開(kāi)電源短接開(kāi)關(guān)。

以上描述僅為本申請(qǐng)的較佳實(shí)施例以及對(duì)所運(yùn)用技術(shù)原理的說(shuō)明。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本申請(qǐng)中所涉及的實(shí)用新型范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時(shí)也應(yīng)涵蓋在不脫離所述實(shí)用新型構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進(jìn)行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請(qǐng)中公開(kāi)的(但不限于)具有類似功能的技術(shù)特征進(jìn)行互相替換而形成的技術(shù)方案。