本公開內(nèi)容總體上涉及半導(dǎo)體器件制造領(lǐng)域，并且具體而言涉及半導(dǎo)體器件、存儲(chǔ)器裝置、以及存儲(chǔ)器系統(tǒng)。

背景技術(shù)：

1、在存儲(chǔ)器裝置的制造過程中，可以將不同的晶圓鍵合在一起來形成存儲(chǔ)器裝置。該不同的晶圓例如可以是存儲(chǔ)陣列晶圓和邏輯電路晶圓，其中該邏輯電路晶圓又稱為外圍電路晶圓，其為存儲(chǔ)陣列晶圓提供信號(hào)，以使存儲(chǔ)陣列晶圓能夠正常操作。在一些示例中，使用互補(bǔ)金屬氧化物半導(dǎo)體(cmos)技術(shù)來形成邏輯電路晶圓，并由此邏輯電路晶圓還被稱為cmos晶圓。

技術(shù)實(shí)現(xiàn)思路

1、本公開內(nèi)容提供了一種半導(dǎo)體器件、存儲(chǔ)器裝置、以及存儲(chǔ)器系統(tǒng)。

2、根據(jù)本公開的一個(gè)方面，提供了一種半導(dǎo)體器件，包括：互連層，所述互連層包括鍵合結(jié)構(gòu)、多個(gè)虛設(shè)鍵合結(jié)構(gòu)、以及第一連接部，其中，所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第一連接部耦接到所述鍵合結(jié)構(gòu)。

3、在一個(gè)示例中，所述互連層還包括第一電介質(zhì)層，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)在所述第一電介質(zhì)層中從所述第一電介質(zhì)層的第一側(cè)朝所述第一電介質(zhì)層的第二側(cè)延伸，并且所述第一側(cè)與所述第二側(cè)相對(duì)。

4、在一個(gè)示例中，所述第一連接部位于所述第一電介質(zhì)層的所述第一側(cè)。

5、在一個(gè)示例中，所述第一連接部位于所述第一電介質(zhì)層的所述第二側(cè)。

6、在一個(gè)示例中，所述互連層還包括第二電介質(zhì)層和延伸穿過所述第二電介質(zhì)層的第二連接部，其中，所述第二連接部與所述鍵合結(jié)構(gòu)耦接。

7、在一個(gè)示例中，所述鍵合結(jié)構(gòu)位于所述第一電介質(zhì)層中的鍵合孔中，并且所述鍵合孔的在所述第一側(cè)的尺寸大于所述鍵合孔的在所述第二側(cè)的尺寸。

8、在一個(gè)示例中，所述半導(dǎo)體器件還包括襯底，所述襯底包括摻雜區(qū)域，并且所述摻雜區(qū)域與所述第二連接部耦接。

9、在一個(gè)示例中，所述第一連接部、所述鍵合結(jié)構(gòu)和所述至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第二連接部與所述摻雜區(qū)域耦接。

10、在一個(gè)示例中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)均包括凹陷部。

11、在一個(gè)示例中，所述鍵合結(jié)構(gòu)、所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)和所述第一連接部包括相同的金屬。

12、在一個(gè)示例中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的每一個(gè)與所述第一電介質(zhì)層之間具有擴(kuò)散阻擋層。

13、在一個(gè)示例中，所述摻雜區(qū)域包括晶體管的源極或漏極區(qū)域。

14、根據(jù)本公開的另一個(gè)方面，提供了一種存儲(chǔ)器裝置，包括：第一半導(dǎo)體器件；以及第二半導(dǎo)體器件，其與所述第一半導(dǎo)體器件鍵合在一起，其中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件中的至少一個(gè)半導(dǎo)體器件包括：互連層，所述互連層包括鍵合結(jié)構(gòu)、多個(gè)虛設(shè)鍵合結(jié)構(gòu)、以及第一連接部，其中，所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第一連接部耦接到所述鍵合結(jié)構(gòu)。

15、在一個(gè)示例中，所述互連層還包括第一電介質(zhì)層，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)在所述第一電介質(zhì)層中從所述第一電介質(zhì)層的第一側(cè)朝所述第一電介質(zhì)層的第二側(cè)延伸，并且所述第一側(cè)與所述第二側(cè)相對(duì)。

16、在一個(gè)示例中，所述第一連接部位于所述第一電介質(zhì)層的所述第一側(cè)。

17、在一個(gè)示例中，所述第一連接部位于所述第一電介質(zhì)層的所述第二側(cè)。

18、在一個(gè)示例中，所述互連層還包括第二電介質(zhì)層和延伸穿過所述第二電介質(zhì)層的第二連接部，其中，所述第二連接部與所述鍵合結(jié)構(gòu)耦接。

19、在一個(gè)示例中，所述鍵合結(jié)構(gòu)位于所述第一電介質(zhì)層中的鍵合孔中，并且所述鍵合孔的在所述第一側(cè)的尺寸大于所述鍵合孔的在所述第二側(cè)的尺寸。

20、在一個(gè)示例中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件中的所述至少一個(gè)半導(dǎo)體器件還包括襯底，所述襯底包括摻雜區(qū)域，并且所述摻雜區(qū)域與所述第二連接部耦接。

21、在一個(gè)示例中，所述第一連接部、所述鍵合結(jié)構(gòu)和所述至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第二連接部與所述摻雜區(qū)域耦接。

22、在一個(gè)示例中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)均包括凹陷部。

23、在一個(gè)示例中，所述鍵合結(jié)構(gòu)、所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)和所述第一連接部包括相同的金屬。

24、在一個(gè)示例中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的每一個(gè)與所述第一電介質(zhì)層之間具有擴(kuò)散阻擋層。

25、在一個(gè)示例中，所述摻雜區(qū)域包括晶體管的源極或漏極區(qū)域。

26、根據(jù)本公開的另一個(gè)方面，提供了一種存儲(chǔ)器系統(tǒng)，包括：上述任一個(gè)存儲(chǔ)器裝置；以及存儲(chǔ)器控制器，所述存儲(chǔ)器控制器耦接到所述存儲(chǔ)器裝置，并且被配置為控制所述存儲(chǔ)器裝置的操作。

技術(shù)特征：

1.一種半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述互連層還包括第一電介質(zhì)層，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)在所述第一電介質(zhì)層中從所述第一電介質(zhì)層的第一側(cè)朝所述第一電介質(zhì)層的第二側(cè)延伸，并且所述第一側(cè)與所述第二側(cè)相對(duì)。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第一連接部位于所述第一電介質(zhì)層的所述第一側(cè)。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第一連接部位于所述第一電介質(zhì)層的所述第二側(cè)。

5.根據(jù)權(quán)利要求1-4中的任一項(xiàng)所述的半導(dǎo)體器件，其中，所述互連層還包括第二電介質(zhì)層和延伸穿過所述第二電介質(zhì)層的第二連接部，其中，所述第二連接部與所述鍵合結(jié)構(gòu)耦接。

6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述鍵合結(jié)構(gòu)位于所述第一電介質(zhì)層中的鍵合孔中，并且所述鍵合孔的在所述第一側(cè)的尺寸大于所述鍵合孔的在所述第二側(cè)的尺寸。

7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，還包括襯底，所述襯底包括摻雜區(qū)域，并且所述摻雜區(qū)域與所述第二連接部耦接。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一連接部、所述鍵合結(jié)構(gòu)和所述至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第二連接部與所述摻雜區(qū)域耦接。

9.根據(jù)權(quán)利要求1-4和6-8中的任一項(xiàng)所述的半導(dǎo)體器件，其中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)均包括凹陷部。

10.根據(jù)權(quán)利要求1-4和6-8中的任一項(xiàng)所述的半導(dǎo)體器件，其中，所述鍵合結(jié)構(gòu)、所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)和所述第一連接部包括相同的金屬。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的每一個(gè)與所述第一電介質(zhì)層之間具有擴(kuò)散阻擋層。

12.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述摻雜區(qū)域包括晶體管的源極或漏極區(qū)域。

13.一種存儲(chǔ)器裝置，包括：

14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中，所述互連層還包括第一電介質(zhì)層，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)在所述第一電介質(zhì)層中從所述第一電介質(zhì)層的第一側(cè)朝所述第一電介質(zhì)層的第二側(cè)延伸，并且所述第一側(cè)與所述第二側(cè)相對(duì)。

15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其中，所述第一連接部位于所述第一電介質(zhì)層的所述第一側(cè)。

16.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其中，所述第一連接部位于所述第一電介質(zhì)層的所述第二側(cè)。

17.根據(jù)權(quán)利要求13-16中的任一項(xiàng)所述的存儲(chǔ)器裝置，其中，所述互連層還包括第二電介質(zhì)層和延伸穿過所述第二電介質(zhì)層的第二連接部，其中，所述第二連接部與所述鍵合結(jié)構(gòu)耦接。

18.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其中，所述鍵合結(jié)構(gòu)位于所述第一電介質(zhì)層中的鍵合孔中，并且所述鍵合孔的在所述第一側(cè)的尺寸大于所述鍵合孔的在所述第二側(cè)的尺寸。

19.根據(jù)權(quán)利要求17所述的存儲(chǔ)器裝置，其中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件中的所述至少一個(gè)半導(dǎo)體器件還包括襯底，所述襯底包括摻雜區(qū)域，并且所述摻雜區(qū)域與所述第二連接部耦接。

20.根據(jù)權(quán)利要求19所述的存儲(chǔ)器裝置，其中，所述第一連接部、所述鍵合結(jié)構(gòu)和所述至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第二連接部與所述摻雜區(qū)域耦接。

21.根據(jù)權(quán)利要求13-16和18-20中的任一項(xiàng)所述的存儲(chǔ)器裝置，其中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)均包括凹陷部。

22.根據(jù)權(quán)利要求13-16和18-20中的任一項(xiàng)所述的存儲(chǔ)器裝置，其中，所述鍵合結(jié)構(gòu)、所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)和所述第一連接部包括相同的金屬。

23.根據(jù)權(quán)利要求22所述的存儲(chǔ)器裝置，其中，所述鍵合結(jié)構(gòu)和所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的每一個(gè)與所述第一電介質(zhì)層之間具有擴(kuò)散阻擋層。

24.根據(jù)權(quán)利要求19所述的存儲(chǔ)器裝置，其中，所述摻雜區(qū)域包括晶體管的源極或漏極區(qū)域。

25.一種存儲(chǔ)器系統(tǒng)，包括：

技術(shù)總結(jié)
本公開內(nèi)容涉及半導(dǎo)體器件、存儲(chǔ)器裝置、以及存儲(chǔ)器系統(tǒng)。在一個(gè)示例中，一種半導(dǎo)體器件包括：互連層，所述互連層包括鍵合結(jié)構(gòu)、多個(gè)虛設(shè)鍵合結(jié)構(gòu)、以及第一連接部，其中，所述多個(gè)虛設(shè)鍵合結(jié)構(gòu)中的至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)通過所述第一連接部耦接到所述鍵合結(jié)構(gòu)。通過將鍵合結(jié)構(gòu)與相鄰的至少一個(gè)虛設(shè)鍵合結(jié)構(gòu)進(jìn)行耦接，可以有效地減少或消除鍵合結(jié)構(gòu)的突出量。

技術(shù)研發(fā)人員：王歡,肖亮,王溢歡,張明康,伍術(shù)
受保護(hù)的技術(shù)使用者：長江存儲(chǔ)科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26