本發(fā)明涉及半導體制造領域，特別是涉及一種輕摻雜漏極的制作方法，還涉及一種半導體器件。

背景技術：

1、隨著半導體線寬的逐漸減小，為了提高工藝窗口，多晶硅(例如多晶硅柵)的厚度逐漸降低。在示例性的cmos(互補金屬氧化物半導體)工藝中，輕摻雜漏極(ldd)的離子注入采用的是多晶硅自對準注入工藝。

2、但是隨著多晶硅厚度變薄，多晶硅在ldd注入時的注入阻擋效果相應變差，部分注入離子會穿過多晶硅注入到器件的導電溝道，這將會導致器件部分電參數(shù)的均勻性——例如vt(閾值電壓)的均勻性和idsat(飽和電流)的均勻性——和穩(wěn)定性變差。但如果通過降低ldd注入的能量來使多晶硅層能夠阻擋注入離子，則又滿足不了器件的熱載流子(hotcarrier?injection，hci)效應的可靠性的需求。

技術實現(xiàn)思路

1、基于此，有必要提供一種能夠避免ldd注入的離子注入導電溝道的輕摻雜漏極的制作方法。

2、一種輕摻雜漏極的制作方法，包括：獲取半導體結構，所述半導體結構包括襯底、所述襯底上的柵極，以及所述柵極上的介質抗反射涂層，所述介質抗反射涂層是所述柵極光刻時的抗反射涂層；向所述襯底內進行離子注入，從而在所述襯底內形成輕摻雜漏極區(qū)，所述柵極和所述介質抗反射涂層一起作為注入阻擋層。

3、上述輕摻雜漏極的制作方法，將柵極光刻時的介質抗反射涂層保留至ldd離子注入后，利用介質抗反射涂層與柵極的圖案一致的特性，通過柵極和介質抗反射涂層一起對ldd注入的離子進行注入阻擋，因此相比通過柵極進行注入阻擋，具備更強的注入阻擋能力，從而能夠避免ldd注入的離子注入導電溝道。

4、在其中一個實施例中，所述獲取半導體結構的步驟之后、所述向所述襯底內進行離子注入的步驟之前，還包括在所述半導體結構上光刻形成輕摻雜漏極注入的光刻膠層的步驟。

5、在其中一個實施例中，所述介質抗反射涂層包括氮氧化硅層。

6、在其中一個實施例中，所述柵極包括多晶硅柵。

7、在其中一個實施例中，所述半導體結構還包括所述襯底上的柵介電層，所述柵極位于所述柵介電層上。

8、在其中一個實施例中，所述介質抗反射涂層的橫截面的大小和形狀與所述柵極的上表面一致。

9、在其中一個實施例中，還包括去除所述介質抗反射涂層的步驟。

10、在其中一個實施例中，所述去除所述介質抗反射涂層的步驟之前，還包括對所述半導體結構進行熱氧化處理的步驟；所述去除所述介質抗反射涂層的步驟包括：通過干法蝕刻將所述介質抗反射涂層去除。

11、在其中一個實施例中，所述熱氧化處理包括快速熱氧化。

12、在其中一個實施例中，所述熱氧化處理是在所述向所述襯底內進行離子注入的步驟之前進行。

13、在其中一個實施例中，所述柵極的厚度不大于

14、在其中一個實施例中，所述輕摻雜漏極的制作方法應用于工作電壓為5伏特的cmos器件的制造。

15、在其中一個實施例中，所述輕摻雜漏極的制作方法應用于線寬為0.11微米或更小的器件的制造。

16、還有必要提供一種半導體器件，其通過前述任一實施例所述的制作方法制作形成。

17、在其中一個實施例中，所述柵極的厚度不大于

18、在其中一個實施例中，所述半導體器件是工作電壓為5伏特的cmos器件。

19、在其中一個實施例中，所述半導體器件的線寬為0.11微米或更小。

技術特征：

1.一種輕摻雜漏極的制作方法，包括：

2.根據權利要求1所述的輕摻雜漏極的制作方法，其特征在于，所述獲取半導體結構的步驟之后、所述向所述襯底內進行離子注入的步驟之前，還包括在所述半導體結構上光刻形成輕摻雜漏極注入的光刻膠層的步驟。

3.根據權利要求1所述的輕摻雜漏極的制作方法，其特征在于，所述介質抗反射涂層包括氮氧化硅層。

4.根據權利要求1所述的輕摻雜漏極的制作方法，其特征在于，所述柵極包括多晶硅柵。

5.根據權利要求1所述的輕摻雜漏極的制作方法，其特征在于，所述半導體結構還包括所述襯底上的柵介電層，所述柵極位于所述柵介電層上。

6.根據權利要求1所述的輕摻雜漏極的制作方法，其特征在于，所述介質抗反射涂層的橫截面的大小和形狀與所述柵極的上表面一致。

7.根據權利要求1所述的輕摻雜漏極的制作方法，其特征在于，還包括去除所述介質抗反射涂層的步驟。

8.根據權利要求7所述的輕摻雜漏極的制作方法，其特征在于，所述去除所述介質抗反射涂層的步驟之前，還包括對所述半導體結構進行熱氧化處理的步驟；

9.根據權利要求8所述的輕摻雜漏極的制作方法，其特征在于，所述熱氧化處理包括快速熱氧化；和/或

10.一種半導體器件，其特征在于，所述半導體器件的輕摻雜漏極區(qū)是通過如權利要求1-9中任一項所述的制作方法制作形成。

技術總結
本發(fā)明涉及一種輕摻雜漏極的制作方法及半導體器件，所述方法包括：獲取半導體結構，所述半導體結構包括襯底、所述襯底上的柵極，以及所述柵極上的介質抗反射涂層，所述介質抗反射涂層是所述柵極光刻時的抗反射涂層；向所述襯底內進行離子注入，從而在所述襯底內形成輕摻雜漏極區(qū)，所述柵極和所述介質抗反射涂層一起作為注入阻擋層。本發(fā)明將柵極光刻時的介質抗反射涂層保留至LDD離子注入后，利用介質抗反射涂層與柵極的圖案一致的特性，通過柵極和介質抗反射涂層一起對LDD注入的離子進行注入阻擋，因此相比通過柵極進行注入阻擋，具備更強的注入阻擋能力，從而能夠避免LDD注入的離子注入導電溝道。

技術研發(fā)人員：劉群,張松,周耀輝,馬雅鈴,王德進,李新紅,高志宏
受保護的技術使用者：無錫華潤上華科技有限公司
技術研發(fā)日：
技術公布日：2025/1/2