本申請涉及半導體激光器領域，更為具體地涉及vcsel晶圓及其制造方法。

背景技術：

1、隨著當今生產(chǎn)技術發(fā)展，同傳統(tǒng)硅基芯片一樣，因成本、尺寸因素要求，在保證可靠性基礎上的高集成度光芯片也愈發(fā)受到市場青睞。例如，vcsel芯片也向集成化的方向發(fā)展。

2、在傳統(tǒng)的vsel芯片應用中，vcsel芯片常作為基礎的元件(例如，作為光源)與其他器件被組裝為模組被應用。當vcsel芯片被應用于tof攝像模組時，vcsel芯片與線路板、支架、光學衍射元件、金屬防護罩等器件組裝在一起，以形成tof攝像模組的激光投射模組。當vcsel芯片被應用于結(jié)構(gòu)光系統(tǒng)時，vcsel芯片與線路板、支架、光學衍射元件、金屬防護罩等器件組裝在一起，以形成結(jié)構(gòu)光系統(tǒng)的激光投射模組。

3、值得一提的是，在實際產(chǎn)業(yè)中，需要對vcsel裸片進行封裝后再將其與其他器件進行組裝。vcsel裸片指未經(jīng)封裝的vcsel芯片，通常由芯片制造廠提供vcsel裸片，由封裝廠來完成vcsel的封裝工作和封裝產(chǎn)品的組裝工作。也就是，從vcsel裸片到vcsel封裝產(chǎn)品經(jīng)過產(chǎn)業(yè)鏈的兩個節(jié)點。并且，在實際產(chǎn)業(yè)中，封裝廠可能采購由不同廠商提供的vcsel裸片，同時，在組裝過程中還有可能發(fā)生組裝精度不一等問題，導致最終成型的vcsel封裝產(chǎn)品的一致性難以確保。

4、故低成本vcsel芯片，以及高均一性vcsel模塊方案是推動vcsel全面導入市場急需解決的難題。

技術實現(xiàn)思路

1、本申請的一個優(yōu)勢在于提供了一種vcsel晶圓及其制造方法，其中，所述vcsel晶圓在晶圓級別上集成了vcsel發(fā)光點和光電二極管，相比于傳統(tǒng)的vcsel晶圓，提高了vcsel晶圓的集成度。

2、本申請的另一個優(yōu)勢在于提供了一種vcsel晶圓及其制造方法，其中，所述vcsel晶圓中不僅形成有vcsel發(fā)光點還形成有光電二極管，每一個vcsel發(fā)光點或多個vcsel發(fā)光點可形成vcsel芯片，每一個光電二極管或多個光電二極管可形成光電二極管芯片，這樣，vcsel芯片和光電二極管芯片都可以在vcsel芯片制造廠完成。

3、本申請的又一個優(yōu)勢在于提供了一種vcsel晶圓及其制造方法，其中，所述vcsel晶圓可在晶圓級別上實現(xiàn)vcsel芯片和光電二極管的連接，無需對vcsel芯片和/或光電二極管進行封裝后通過其他連接結(jié)構(gòu)連接可以提高vcsel芯片和光電二極管的連接穩(wěn)定性，還可以在一定程度上減小最終的組裝產(chǎn)品的體積。

4、為了實現(xiàn)上述至少一優(yōu)勢或其他優(yōu)勢和目的，根據(jù)本申請的一個方面，提供了一種vcsel晶圓，其包括：

5、至少一vcsel發(fā)光點和至少一光電二極管，所述vcsel發(fā)光點和所述光電二極管共基板延伸。

6、在根據(jù)本申請的vcsel晶圓中，每一vcsel發(fā)光點包括一vcsel主體、電連接于所述vcsel主體的一vcsel正電極和一vcsel負電極，每一所述vcsel主體包括一vcsel基板、一n-dbr層、一有源區(qū)、具有一限制孔的一限制層和一p-dbr層，每一所述光電二極管包括一二極管主體、電連接于所述二極管主體的一二極管正電極和一二極管負電極，每一所述二極管主體包括二極管基板、一n型半導體層、一內(nèi)夾層、一p型半導體層和一保護層，所述vcsel基板和所述二極管基板為共用基板。

7、在根據(jù)本申請的vcsel晶圓中，所述vcsel基板、所述n-dbr層、所述有源區(qū)和所述p-dbr層自下而上依次排布，所述限制層位于所述有源區(qū)的上側(cè)和/或有源區(qū)的下側(cè)，所述二極管基板、所述n型半導體層、所述內(nèi)夾層、所述p型半導體層和所述保護層自下而上依次排布。

8、在根據(jù)本申請的vcsel晶圓中，所述vcsel負電極和所述二極管負電極一體地連接，形成共用負電極。

9、在根據(jù)本申請的vcsel晶圓中，所述共用負電極位于所述共用基板的下表面。

10、在根據(jù)本申請的vcsel晶圓中，所述vcsel基板、所述p-dbr層、所述有源區(qū)和所述n-dbr層自下而上依次排布，所述限制層位于所述有源區(qū)的上側(cè)和/或有源區(qū)的下側(cè)，所述二極管基板、所述p型半導體層、所述內(nèi)夾層、所述n型半導體層和所述保護層自下而上依次排布。

11、在根據(jù)本申請的vcsel晶圓中，所述vcsel正電極和所述二極管正電極一體地連接，形成共用正電極。

12、在根據(jù)本申請的vcsel晶圓中，所述共用正電級位于所述共用基板的下表面。

13、在根據(jù)本申請的vcsel晶圓中，所述vcsel晶圓包括至少一vcsel芯片，其中，所述vcsel芯片僅包括所述vcsel發(fā)光點，不包括所述光電二極管。

14、在根據(jù)本申請的vcsel晶圓中，所述vcsel晶圓包括至少一vcsel芯片，每一所述vcsel芯片包括至少一vcsel發(fā)光點和至少一光電二極管。

15、根據(jù)本申請的另一個方面，提供了一種vcsel晶圓的制造方法，其包括：

16、通過外延生長工藝形成至少一vcsel主體，其中，所述vcsel主體包括：共用基板、n-dbr層、有源區(qū)、具有限制孔的限制層和p-dbr層；

17、在所述共用基板上生長n型半導體層、內(nèi)夾層、p型半導體層和保護層，以形成二極管主體；

18、在所述vcsel主體上形成vcsel正電極，并在所述二極管主體上形成二極管正電極；以及

19、在所述基板的下表面形成vcsel負電極和二極管負電極。

20、在根據(jù)本申請所述的vcsel晶圓的制造方法中，所述vcsel負電極和所述二極管負電極一體成型，形成共用負電極。

21、通過對隨后的描述和附圖的理解，本申請進一步的目的和優(yōu)勢將得以充分體現(xiàn)。

22、本申請的這些和其它目的、特點和優(yōu)勢，通過下述的詳細說明，附圖和權(quán)利要求得以充分體現(xiàn)。

技術特征：

1.一種vcsel晶圓，其特征在于，包括：至少一vcsel發(fā)光點和至少一光電二極管，所述vcsel發(fā)光點和所述光電二極管共基板延伸。

2.根據(jù)權(quán)利要求1所述的vcsel晶圓，其中，每一vcsel發(fā)光點包括一vcsel主體、電連接于所述vcsel主體的一vcsel正電極和一vcsel負電極，每一所述vcsel主體包括一vcsel基板、一n-dbr層、一有源區(qū)、具有一限制孔的一限制層和一p-dbr層，每一所述光電二極管包括一二極管主體、電連接于所述二極管主體的一二極管正電極和一二極管負電極，每一所述二極管主體包括二極管基板、一n型半導體層、一內(nèi)夾層、一p型半導體層和一保護層，所述vcsel基板和所述二極管基板為共用基板。

3.根據(jù)權(quán)利要求2所述的vcsel晶圓，其中，所述vcsel基板、所述n-dbr層、所述有源區(qū)和所述p-dbr層自下而上依次排布，所述限制層位于所述有源區(qū)的上側(cè)和/或有源區(qū)的下側(cè)，所述二極管基板、所述n型半導體層、所述內(nèi)夾層、所述p型半導體層和所述保護層自下而上依次排布。

4.根據(jù)權(quán)利要求3所述的vcsel晶圓，其中，所述vcsel負電極和所述二極管負電極一體地連接，形成共用負電極。

5.根據(jù)權(quán)利要求3所述的vcsel晶圓，其中，所述共用負電極位于所述共用基板的下表面。

6.根據(jù)權(quán)利要求2所述的vcsel晶圓，其中，所述vcsel基板、所述p-dbr層、所述有源區(qū)和所述n-dbr層自下而上依次排布，所述限制層位于所述有源區(qū)的上側(cè)和/或有源區(qū)的下側(cè)，所述二極管基板、所述p型半導體層、所述內(nèi)夾層、所述n型半導體層和所述保護層自下而上依次排布。

7.根據(jù)權(quán)利要求6所述的vcsel晶圓，其中，所述vcsel正電極和所述二極管正電極一體地連接，形成共用正電極。

8.根據(jù)權(quán)利要求7所述的vcsel晶圓，其中，所述共用正電級位于所述共用基板的下表面。

9.根據(jù)權(quán)利要求1所述的vcsel晶圓，其中，所述vcsel晶圓包括至少一vcsel芯片，其中，所述vcsel芯片僅包括所述vcsel發(fā)光點，不包括所述光電二極管。

10.根據(jù)權(quán)利要求1所述的vcsel晶圓，其中，所述vcsel晶圓包括至少一vcsel芯片，每一所述vcsel芯片包括至少一vcsel發(fā)光點和至少一光電二極管。

11.一種vcsel晶圓的制造方法，其特征在于，包括：

12.根據(jù)權(quán)利要求11所述的vcels晶圓的制造方法，其中，所述vcsel負電極和所述二極管負電極一體成型，形成共用負電極。

技術總結(jié)
公開了一種VCSEL晶圓及其制造方法。所述VCSEL晶圓包括至少一VCSEL發(fā)光點和至少一光電二極管，所述VCSEL發(fā)光點和所述光電二極管共基板延伸。

技術研發(fā)人員：林珊珊,劉赤宇,李念宜,陳睿
受保護的技術使用者：浙江睿熙科技有限公司
技術研發(fā)日：
技術公布日：2025/1/2