本公開內(nèi)容涉及集成電路，并且具體而言，涉及叉片(forksheet)器件。

背景技術(shù)：

1、隨著集成電路的尺寸繼續(xù)向下縮小，出現(xiàn)了許多挑戰(zhàn)。例如，減小存儲(chǔ)器和邏輯單元的尺寸變得越來(lái)越困難，特別是考慮到對(duì)相對(duì)小量的空間的競(jìng)爭(zhēng)興趣。例如，器件的重復(fù)單元(通常稱為單元或標(biāo)準(zhǔn)單元)可能對(duì)某些晶體管結(jié)構(gòu)的布置施加限制，這些限制不能使給定管芯上的可用占用空間達(dá)到最大。因此，關(guān)于設(shè)計(jì)集成電路結(jié)構(gòu)的各種單元的布局以改善ppa(功率、性能和面積)性能，仍然存在許多難以忽視的挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)思路

技術(shù)特征：

1.一種集成電路，包括：

2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電介質(zhì)壁將所述第一柵極結(jié)構(gòu)與所述第二柵極結(jié)構(gòu)直接分離。

3.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電介質(zhì)壁包括硅和氮。

4.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電介質(zhì)壁在所述第一方向上具有在大約5nm與大約30nm之間的寬度。

5.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第一半導(dǎo)體區(qū)域包括多個(gè)第一半導(dǎo)體納米片，并且所述第二半導(dǎo)體區(qū)域包括多個(gè)第二半導(dǎo)體納米片。

6.根據(jù)權(quán)利要求5所述的集成電路，其中，所述多個(gè)第一半導(dǎo)體納米片和所述多個(gè)第二半導(dǎo)體納米片包括鍺、硅、或其組合。

7.根據(jù)權(quán)利要求1至6中的任一項(xiàng)所述的集成電路，其中，所述電介質(zhì)壁是第一電介質(zhì)壁，并且所述集成電路還包括：

8.根據(jù)權(quán)利要求1至6中的任一項(xiàng)所述的集成電路，其中，所述電介質(zhì)壁是第一電介質(zhì)壁，并且所述集成電路還包括：

9.根據(jù)權(quán)利要求8所述的集成電路，還包括柵極切口結(jié)構(gòu)，所述柵極切口結(jié)構(gòu)在所述第二方向上延伸并且將所述第二柵極結(jié)構(gòu)與所述第三柵極結(jié)構(gòu)分離。

10.根據(jù)權(quán)利要求1至6中的任一項(xiàng)所述的集成電路，其中，所述電介質(zhì)壁是第一電介質(zhì)壁，并且所述集成電路還包括：

11.根據(jù)權(quán)利要求10所述的集成電路，還包括柵極切口結(jié)構(gòu)，所述柵極切口結(jié)構(gòu)在所述第二方向上延伸并且將所述第二柵極結(jié)構(gòu)與所述第三柵極結(jié)構(gòu)分離。

12.根據(jù)權(quán)利要求10所述的集成電路，其中，所述第一半導(dǎo)體器件、所述第二半導(dǎo)體器件和所述第四半導(dǎo)體器件是叉片晶體管器件，并且所述第三半導(dǎo)體器件是全環(huán)柵(gaa)晶體管器件。

13.根據(jù)權(quán)利要求1至6中的任一項(xiàng)所述的集成電路，其中，所述第一半導(dǎo)體區(qū)域在所述第二方向上從所述第一源極或漏極區(qū)域延伸到第三源極或漏極區(qū)域，并且所述第二半導(dǎo)體區(qū)域在所述第二方向上從所述第二源極或漏極區(qū)域延伸到第四源極或漏極區(qū)域，其中，所述第一源極或漏極區(qū)域、所述第二源極或漏極區(qū)域、所述第三源極或漏極區(qū)域和所述第四源極或漏極區(qū)域都具有n型摻雜劑，或都具有p型摻雜劑。

14.根據(jù)權(quán)利要求1至6中的任一項(xiàng)所述的集成電路，其中，所述n型摻雜劑包括磷，并且所述p型摻雜劑包括硼。

15.一種印刷電路板，包括根據(jù)權(quán)利要求1至6中的任一項(xiàng)所述的集成電路。

16.一種集成電路，包括：

17.根據(jù)權(quán)利要求16所述的集成電路，其中，所述第一半導(dǎo)體區(qū)域包括多個(gè)半導(dǎo)體納米片，并且所述第二半導(dǎo)體區(qū)域包括多個(gè)半導(dǎo)體納米帶。

18.根據(jù)權(quán)利要求16所述的集成電路，其中，所述第一源極或漏極區(qū)域和所述第二源極或漏極區(qū)域兩者都具有n型摻雜劑，并且所述第三源極或漏極區(qū)域和所述第四源極或漏極區(qū)域兩者都具有p型摻雜劑，或者所述第一源極或漏極區(qū)域和所述第二源極或漏極區(qū)域兩者都具有p型摻雜劑，并且所述第三源極或漏極區(qū)域和所述第四源極或漏極區(qū)域兩者都具有n型摻雜劑。

19.根據(jù)權(quán)利要求16至18中的任一項(xiàng)所述的集成電路，還包括第三電介質(zhì)壁，所述第三電介質(zhì)壁在所述第二方向上延伸并且與所述第二半導(dǎo)體器件相鄰，使得所述第二柵極結(jié)構(gòu)在所述第一方向上從所述第二電介質(zhì)壁延伸到所述第三電介質(zhì)壁。

20.一種印刷電路板，包括根據(jù)權(quán)利要求16至18中的任一項(xiàng)所述的集成電路。

21.一種集成電路，包括：

22.根據(jù)權(quán)利要求21所述的集成電路，其中，所述電介質(zhì)壁將所述第一柵極結(jié)構(gòu)與所述第二柵極結(jié)構(gòu)直接分離。

23.根據(jù)權(quán)利要求21所述的集成電路，其中，所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域各自包括多個(gè)半導(dǎo)體納米片，并且所述第三半導(dǎo)體區(qū)域包括多個(gè)半導(dǎo)體納米帶。

24.根據(jù)權(quán)利要求21至23中的任一項(xiàng)所述的集成電路，其中，所述電介質(zhì)壁是第一電介質(zhì)壁，所述集成電路還包括第二電介質(zhì)壁，所述第二電介質(zhì)壁在所述第二方向上延伸并且在所述第一方向上與所述第一電介質(zhì)壁間隔開，使得所述第二柵極結(jié)構(gòu)在所述第一方向上從所述第一電介質(zhì)壁延伸到所述第二電介質(zhì)壁，并且所述第三柵極結(jié)構(gòu)在所述第一方向上從所述第二電介質(zhì)壁延伸。

25.一種印刷電路板，包括根據(jù)權(quán)利要求21至23中的任一項(xiàng)所述的集成電路。

技術(shù)總結(jié)
本文提供了用于形成具有包括叉片器件的單元的半導(dǎo)體器件的技術(shù)，所述叉片器件在叉片電介質(zhì)脊的兩側(cè)上具有相同摻雜劑類型的源極或漏極區(qū)域。所述技術(shù)可用于任何數(shù)量的集成電路應(yīng)用中，且對(duì)于邏輯和存儲(chǔ)器單元尤其有用。叉片器件可以包括在電介質(zhì)脊的兩側(cè)上的所有p型源極或漏極區(qū)域或者在電介質(zhì)脊的兩側(cè)上的所有n型源極或漏極區(qū)域。使用具有相同摻雜劑類型的叉片器件允許叉片晶體管和全環(huán)柵(GAA)晶體管兩者被包括在同一單元內(nèi)。單元邊界也可以沿著叉片電介質(zhì)脊而不是沿著柵極切口放置，這在設(shè)計(jì)多高度單元時(shí)提供更大的靈活性。

技術(shù)研發(fā)人員：S·葉梅尼喬格魯,L·P·古勒爾,劉圣斯
受保護(hù)的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26