本公開的實施例涉及先進集成電路結(jié)構(gòu)制造領(lǐng)域，并且具體涉及用于集成電路結(jié)構(gòu)制造和所得結(jié)構(gòu)的導電線方案領(lǐng)域。

背景技術(shù)：

1、過去幾十年來，集成電路中的特征縮小一直是不斷成長的半導體行業(yè)背后的驅(qū)動力?？s小到越來越小的特征實現(xiàn)了在半導體芯片的有限占用面積上的功能單元密度的增大。例如，縮減晶體管尺寸允許在芯片上包含增大數(shù)量的存儲器裝置或邏輯裝置，從而促成了制造出具有增大容量的產(chǎn)品。然而，對越來越大的容量的驅(qū)動并非毫無問題。優(yōu)化每個裝置的性能的必要性變得越來越重要。

2、常規(guī)和當前已知制造工藝中的波動可能會限制將它們進一步擴展到15納米節(jié)點或亞15納米節(jié)點范圍的可能性。因此，將來的技術(shù)節(jié)點所需要的功能部件制造可能要求在當前制造工藝中引入新技術(shù)或整合新技術(shù)，或者用新技術(shù)或整合的新技術(shù)取代當前制造工藝。

技術(shù)實現(xiàn)思路

技術(shù)特征：

1.一種集成電路結(jié)構(gòu)，包括：

2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述導電過孔包括從由w、mo和ru構(gòu)成的組選擇的金屬。

3.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu)，其中，所述導電襯墊包括從由ta和ti構(gòu)成的組選擇的金屬。

4.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu)，其中，所述導電阻擋物包括鉭和氮。

5.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu)，其中，所述導電填充物包括銅。

6.一種集成電路結(jié)構(gòu)，包括：

7.根據(jù)權(quán)利要求6所述的集成電路結(jié)構(gòu)，其中，所述多個導電線中的所述第二導電線在導電過孔上，所述導電過孔包括從由w、mo和ru構(gòu)成的組選擇的金屬。

8.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu)，其中，所述導電襯墊包括從由ta和ti構(gòu)成的組選擇的金屬。

9.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu)，其中，所述導電阻擋物包括鉭和氮。

10.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu)，其中，所述導電填充物包括銅。

11.一種計算裝置，包括：

12.根據(jù)權(quán)利要求11所述的計算裝置，還包括：

13.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

14.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

15.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

16.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

17.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

18.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

19.根據(jù)權(quán)利要求11或12所述的計算裝置，還包括：

20.根據(jù)權(quán)利要求11或12所述的計算裝置，其中，所述部件是封裝的集成電路管芯。

技術(shù)總結(jié)
本公開涉及用于先進集成電路結(jié)構(gòu)制造的具有導電金屬襯墊的導電線。本公開的實施例涉及集成電路結(jié)構(gòu)制造領(lǐng)域。在示例中，一種集成電路結(jié)構(gòu)包括第一電介質(zhì)層中的導電過孔。該集成電路結(jié)構(gòu)還包括第二電介質(zhì)層中的導電線，所述導電線包括導電襯墊，所述導電襯墊中具有導電阻擋物，所述導電阻擋物中具有導電填充物，其中，所述導電襯墊直接在所述導電過孔上。

技術(shù)研發(fā)人員：L·P·古勒爾,V·蒂瓦里,A·S·喬杜里,C·H·華萊士
受保護的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2