本公開一般而言涉及用于集成電路器件的靜電放電(esd)保護(hù)電路系統(tǒng)。

背景技術(shù)：

1、在許多應(yīng)用中需要對集成電路的輸入/輸出(i/o)和其它引腳(或焊盤)進(jìn)行靜電放電(esd)保護(hù)。對于用于低電容/高速通信信號(諸如對于在數(shù)據(jù)通信總線線路上使用)的高電壓(hv)輸入/輸出引腳，這一點尤為重要。

2、對集成電路(ic)器件的某些輸入/輸出引腳進(jìn)行hv?esd保護(hù)的強(qiáng)制性要求(諸如對于具有系統(tǒng)級規(guī)范(如iec?62228-3和/或sae?j2962)的低電容/高速hv輸入/輸出)包括：低電容；有限的面積占用；高電流/功率能力；以及對不同電磁(em)事件(諸如對于不同應(yīng)力上升時間和電流持續(xù)時間源類型(例如，直接功率注入測試或瞬態(tài)抗擾度測試))的高抗擾度。hv?esd保護(hù)還必須在供給的ic殼體和未供給的ic殼體中兩者中均表現(xiàn)出高抗擾度和穩(wěn)健性。此外，對不想要的觸發(fā)的高抗擾度也是必要的(例如，在輸入/輸出引腳上的電感效應(yīng)的情況下)。

3、具有低面積占用(低電容)和高穩(wěn)健性(電流能力)以及高em抗擾度的集成hv?esd保護(hù)的實現(xiàn)是一項挑戰(zhàn)。本文描述的實施例滿足了對改善的集成hv?esd保護(hù)的需要。

技術(shù)實現(xiàn)思路

1、在實施例中，一種靜電放電(esd)保護(hù)電路包括：由陽極端子和陰極端子組成的兩端子類型的第一半導(dǎo)體受控整流器(scr)器件，并且其中所述第一scr器件具有用于自接通的雪崩擊穿電壓；具有第一節(jié)點和第二節(jié)點的第一電路路徑，并且其中所述第一電路路徑具有用于接通的激活電壓；其中第一scr器件和第一電路路徑與陽極端子和耦合到第一引腳的第一節(jié)點并且與陰極端子和耦合到第二引腳的第二節(jié)點并聯(lián)連接；并且其中所述激活電壓小于雪崩擊穿電壓。

2、在實施例中，一種半導(dǎo)體受控整流器(scr)器件具有直接連接到集成電路的第一引腳的陽極端子、直接連接到集成電路的第二引腳的陰極端子，并且其中scr器件的陰極柵極節(jié)點和陽極柵極節(jié)點兩者均不連接到用于控制scr器件的接通的觸發(fā)電路；以及電路路徑，具有直接連接到集成電路的第一引腳的第一端節(jié)點和直接連接到集成電路的第二引腳的第二端，其中所述電路路徑包括m個齊納二極管的串聯(lián)連接的鏈；其中scr器件具有用于接通的雪崩擊穿電壓，所述雪崩擊穿電壓由scr器件的pn結(jié)的擊穿雪崩設(shè)置；其中電路路徑具有用于接通的激活電壓，所述激活電壓取決于齊納二極管反向擊穿電壓的m倍；并且其中所述激活電壓小于雪崩擊穿電壓。

技術(shù)特征：

1.一種靜電放電esd保護(hù)電路，包括：

2.如權(quán)利要求1所述的esd保護(hù)電路，其中，第一scr器件的陰極柵極節(jié)點和陽極柵極節(jié)點兩者均未連接到用于控制第一scr器件的接通的觸發(fā)電路。

3.如權(quán)利要求1所述的esd保護(hù)電路，其中，第一電路路徑包括m個齊納二極管的串聯(lián)連接的鏈，這些齊納二極管耦合在第一scr器件的陽極端子與陰極端子之間，其中所述激活電壓取決于齊納二極管的反向擊穿電壓的m倍。

4.如權(quán)利要求3所述的esd保護(hù)電路，其中，所述第一電路路徑還包括與m個齊納二極管的串聯(lián)連接的鏈直接串聯(lián)連接的二極管。

5.如權(quán)利要求4所述的esd保護(hù)電路，其中，二極管的陰極面向m個齊納二極管的所述串聯(lián)連接的鏈中的所述二極管直接連接到的齊納二極管的陰極。

6.如權(quán)利要求1所述的esd保護(hù)電路，其中，所述雪崩擊穿電壓由第一scr器件的pn結(jié)的擊穿雪崩設(shè)置。

7.如權(quán)利要求6所述的esd保護(hù)電路，其中，第一scr器件包括耦合到pnp型雙極晶體管的npn型雙極晶體管，并且其中第一scr器件的所述pn結(jié)是npn型雙極晶體管的集電極與基極之間的結(jié)。

8.如權(quán)利要求1所述的esd保護(hù)電路，還包括兩端子類型的第二scr器件，該第二scr器件由陽極端子和陰極端子組成，并且其中第二scr器件的陽極端子耦合到第一scr器件的陽極端子，并且其中第二scr器件的陰極端子耦合到第一引腳。

9.如權(quán)利要求8所述的esd保護(hù)電路，其中，第一引腳是用于集成電路的輸入/輸出的信號引腳，并且第二引腳是用于集成電路的接地參考的參考引腳。

10.如權(quán)利要求8所述的esd保護(hù)電路，其中，第一引腳是用于集成電路信號的接地參考的參考引腳，并且第二引腳是用于集成電路的輸入/輸出的信號引腳。

11.如權(quán)利要求8所述的esd保護(hù)電路，其中，所述第二scr器件具有用于自接通的雪崩擊穿電壓。

12.如權(quán)利要求11所述的esd保護(hù)電路，其中，第二scr器件的陰極柵極節(jié)點和陽極柵極節(jié)點兩者均不連接到用于控制第二scr器件的接通的觸發(fā)電路。

13.如權(quán)利要求11所述的esd保護(hù)電路，還包括：

14.如權(quán)利要求13所述的esd保護(hù)電路，其中：

15.如權(quán)利要求14所述的esd保護(hù)電路，其中，第一電路路徑中的齊納二極管的數(shù)量ma和第二電路路徑中的齊納二極管的數(shù)量mb相等。

16.如權(quán)利要求14所述的esd保護(hù)電路，其中，第一電路路徑中的齊納二極管的數(shù)量ma和第二電路路徑中的齊納二極管的數(shù)量mb不相等。

17.如權(quán)利要求14所述的esd保護(hù)電路，其中，所述第二電路路徑還包括與mb個齊納二極管的串聯(lián)連接的鏈直接串聯(lián)連接的二極管。

18.一種靜電放電esd保護(hù)電路，包括：

19.如權(quán)利要求18所述的esd保護(hù)電路，其中，所述電路路徑還包括與m個齊納二極管的串聯(lián)連接的鏈直接串聯(lián)連接的二極管，其中該二極管的陰極直接連接到m個齊納二極管的所述串聯(lián)連接的鏈中的一個齊納二極管的陰極。

20.如權(quán)利要求18所述的esd保護(hù)電路，其中，scr器件包括耦合到pnp型雙極晶體管的npn型雙極晶體管，并且其中scr器件的所述pn結(jié)是npn型雙極晶體管的集電極與基極之間的結(jié)。

21.如權(quán)利要求18所述的esd保護(hù)電路，其中，集成電路的第一引腳是用于輸入/輸出的信號引腳，并且其中集成電路的第二引腳是用于接地參考的參考引腳。

技術(shù)總結(jié)
本公開涉及靜電放電(ESD)保護(hù)電路。一種兩端子半導(dǎo)體受控整流器(SCR)器件具有耦合到第一節(jié)點的陽極端子和耦合到第二節(jié)點的陰極端子。SCR器件的陰極柵極和陽極柵極均未連接到用于控制SCR器件的接通的觸發(fā)電路。SCR器件具有用于接通的雪崩擊穿電壓，其中該雪崩擊穿電壓由SCR器件的PN結(jié)的擊穿雪崩設(shè)置。電路路徑包括耦合在第一節(jié)點與第二節(jié)點之間的M個齊納二極管的串聯(lián)連接的鏈以及阻塞二極管。電路路徑具有用于接通的激活電壓，其中該激活電壓取決于齊納二極管反向擊穿電壓的N倍。激活電壓小于雪崩擊穿電壓。

技術(shù)研發(fā)人員：L·迪比卡里
受保護(hù)的技術(shù)使用者：意法半導(dǎo)體國際公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2