本公開涉及半導(dǎo)體光電，特別涉及一種高電子遷移率晶體管芯片及其制備方法。

背景技術(shù)：

1、hemt(high?electron?mobility?transistor，高電子遷移率晶體管)是一種異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管，其廣泛應(yīng)用于航空航天、通信技術(shù)、汽車電子和開關(guān)電源等領(lǐng)域，尤其在高功率和高頻應(yīng)用領(lǐng)域正受到廣泛關(guān)注。hemt芯片是制備電子電力器件的基礎(chǔ)。

2、在相關(guān)技術(shù)中，hemt芯片主要包括柵極、源極、漏極與外延層。

3、高電子遷移率晶體管芯片中外延層和源極、漏極之間的低歐姆接觸電阻，對(duì)實(shí)現(xiàn)優(yōu)良的器件電學(xué)特性起著至關(guān)重要的作用，例如高跨導(dǎo)和高飽和電流等。因此，如何降低高電子遷移率晶體管芯片的歐姆接觸電阻，是值得研究的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本公開實(shí)施例提供了一種高電子遷移率晶體管芯片及其制備方法，能夠降低歐姆接觸電阻。所述技術(shù)方案如下：

2、一方面，本公開實(shí)施例提供了一種高電子遷移率晶體管芯片，包括源極、漏極和外延層；

3、所述外延層包括依次層疊的溝道層、勢(shì)壘層與蓋帽層，所述外延層還包括接觸槽，所述接觸槽的槽口位于所述蓋帽層，且所述接觸槽的槽底延伸至所述溝道層，所述接觸槽內(nèi)具有n型重?fù)诫sgan層，所述n型重?fù)诫sgan層覆蓋在所述接觸槽的內(nèi)壁；

4、所述源極和所述漏極分別位于對(duì)應(yīng)的所述接觸槽內(nèi)且與所述n型重?fù)诫sgan層電性連接。

5、在本公開的一種實(shí)現(xiàn)方式中，所述n型重?fù)诫sgan層平齊于所述蓋帽層，且所述n型重?fù)诫sgan層不凸出于所述接觸槽的槽口。

6、在本公開的一種實(shí)現(xiàn)方式中，所述n型重?fù)诫sgan層的摻雜濃度大于1e18；

7、所述n型重?fù)诫sgan層的厚度為2～80nm。

8、在本公開的一種實(shí)現(xiàn)方式中，所述溝道層為gan層，所述溝道層的厚度為150～350nm；

9、所述勢(shì)壘層為algan層，所述勢(shì)壘層的厚度為15～35nm；

10、所述蓋帽層為gan層，所述蓋帽層的厚度為1～5nm。

11、在本公開的一種實(shí)現(xiàn)方式中，所述高電子遷移率晶體管芯片還包括依次層疊的緩沖層和應(yīng)力釋放層，所述緩沖層和所述應(yīng)力釋放層均位于所述外延層背向所述源極和所述漏極的一側(cè)；

12、所述緩沖層為gan層，所述緩沖層的厚度為3～6μm；

13、所述應(yīng)力釋放層為周期性層疊的aln/algan超晶格結(jié)構(gòu)，每層aln/algan超晶格結(jié)構(gòu)的厚度為8～12nm。

14、另一方面，本公開實(shí)施例提供了一種高電子遷移率晶體管芯片的制備方法，所述制備方法用于制備如上一方面所述的高電子遷移率晶體管芯片，所述制備方法包括：

15、分別制備依次層疊的溝道層、勢(shì)壘層與蓋帽層，以得到外延層；

16、在所述外延層的一側(cè)刻蝕得到接觸槽，所述接觸槽的槽口位于所述蓋帽層，且所述接觸槽的槽底延伸至所述溝道層；

17、在所述接觸槽內(nèi)制備n型重?fù)诫sgan層，使得所述n型重?fù)诫sgan層覆蓋在所述接觸槽的內(nèi)壁；

18、在一個(gè)接觸槽內(nèi)制備源極，在另一個(gè)接觸槽內(nèi)制備漏極，使得所述源極和所述漏極均與對(duì)應(yīng)所述接觸槽內(nèi)的所述n型重?fù)诫sgan層電性連接。

19、在本公開的一種實(shí)現(xiàn)方式中，在所述外延層的一側(cè)刻蝕得到接觸槽，包括：

20、在所述蓋帽層背向所述勢(shì)壘層的一側(cè)制備介質(zhì)層；

21、圖形化所述介質(zhì)層；

22、將圖形化后的所述介質(zhì)層作為掩膜，刻蝕所述外延層，以得到所述接觸槽；

23、去除多余的所述介質(zhì)層。

24、在本公開的一種實(shí)現(xiàn)方式中，在所述接觸槽內(nèi)制備n型重?fù)诫sgan層，包括：

25、在所述蓋帽層背向所述勢(shì)壘層的一面制備所述n型重?fù)诫sgan層；

26、刻蝕所述n型重?fù)诫sgan層，使得位于所述接觸槽內(nèi)的所述n型重?fù)诫sgan層覆蓋在所述接觸槽的內(nèi)壁，而所述蓋帽層背向所述勢(shì)壘層的一側(cè)的所述n型重?fù)诫sgan層則完全被去除。

27、在本公開的一種實(shí)現(xiàn)方式中，在所述蓋帽層背向所述勢(shì)壘層的一面制備所述n型重?fù)诫sgan層，包括：

28、生長(zhǎng)所述n型重?fù)诫sgan層；

29、將腔內(nèi)溫度設(shè)置為900～1200℃，進(jìn)行5～30min的退火。

30、在本公開的一種實(shí)現(xiàn)方式中，刻蝕所述n型重?fù)诫sgan層，包括：

31、將刻蝕氣體體系設(shè)置為cl基氣體，將輔助氣體設(shè)置為氬氣、氮?dú)?、氦氣中的至少一種。

32、本公開實(shí)施例提供的技術(shù)方案帶來(lái)的有益效果至少包括：

33、接觸槽用于容置源極或者漏極，從而實(shí)現(xiàn)二者與外延層之間的歐姆接觸。由于接觸槽內(nèi)具有n型重?fù)诫sgan層，且所述n型重?fù)诫sgan層覆蓋在所述接觸槽的內(nèi)壁，所以容置于接觸槽內(nèi)的源極或者漏極，通過(guò)n型重?fù)诫sgan層實(shí)現(xiàn)歐姆接觸。由于n型重?fù)诫sgan層的摻雜濃度較高，所以n型重?fù)诫sgan層處的能帶被拉低，大大增加了源極或者漏極與外延層接觸面的電子隧穿概率，從而達(dá)到了降低歐姆接觸電阻的目的。

技術(shù)特征：

1.一種高電子遷移率晶體管芯片，其特征在于，包括源極(1)、漏極(2)和外延層(3)；

2.根據(jù)權(quán)利要求1所述的高電子遷移率晶體管芯片，其特征在于，所述n型重?fù)诫sgan層(35)平齊于所述蓋帽層(33)，且所述n型重?fù)诫sgan層(35)不凸出于所述接觸槽(34)的槽口。

3.根據(jù)權(quán)利要求1所述的高電子遷移率晶體管芯片，其特征在于，所述n型重?fù)诫sgan層(35)的摻雜濃度大于1e18；

4.根據(jù)權(quán)利要求1所述的高電子遷移率晶體管芯片，其特征在于，所述溝道層(31)為gan層，所述溝道層(31)的厚度為150～350nm；

5.根據(jù)權(quán)利要求1所述的高電子遷移率晶體管芯片，其特征在于，還包括依次層疊的緩沖層(4)和應(yīng)力釋放層(5)，所述緩沖層(4)和所述應(yīng)力釋放層(5)均位于所述外延層(3)背向所述源極(1)和所述漏極(2)的一側(cè)；

6.一種高電子遷移率晶體管芯片的制備方法，其特征在于，所述制備方法用于制備如權(quán)利要求1所述的高電子遷移率晶體管芯片，所述制備方法包括：

7.根據(jù)權(quán)利要求6所述的制備方法，其特征在于，在所述外延層(3)的一側(cè)刻蝕得到接觸槽(34)，包括：

8.根據(jù)權(quán)利要求6所述的制備方法，其特征在于，在所述接觸槽(34)內(nèi)制備n型重?fù)诫sgan層(35)，包括：

9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，在所述蓋帽層(33)背向所述勢(shì)壘層(32)的一面制備所述n型重?fù)诫sgan層(35)，包括：

10.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，刻蝕所述n型重?fù)诫sgan層(35)，包括：

技術(shù)總結(jié)
本公開公開了一種高電子遷移率晶體管芯片及其制備方法，屬于半導(dǎo)體光電技術(shù)領(lǐng)域。高電子遷移率晶體管芯片包括源極、漏極和外延層；外延層包括依次層疊的溝道層、勢(shì)壘層與蓋帽層，外延層還包括接觸槽，接觸槽的槽口位于蓋帽層，且接觸槽的槽底延伸至溝道層，接觸槽內(nèi)具有N型重?fù)诫sGaN層，N型重?fù)诫sGaN層覆蓋在接觸槽的內(nèi)壁；源極和漏極分別位于對(duì)應(yīng)的接觸槽內(nèi)且與N型重?fù)诫sGaN層電性連接。本公開實(shí)施例能夠降低歐姆接觸電阻。

技術(shù)研發(fā)人員：郭利利,田文,許靜,胥鵬程,楊清汝
受保護(hù)的技術(shù)使用者：京東方華燦光電（浙江）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30