本公開(kāi)涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體封裝組件、制備方法以及電子設(shè)備。

背景技術(shù)：

1、隨著微電子技術(shù)的不斷進(jìn)步，集成電路的特征尺寸不斷縮小，互連密度不斷提高，對(duì)封裝體的尺寸要求也越來(lái)越嚴(yán)格?？s短芯片間的互連距離可以獲得更高的帶寬、更小的延遲和更優(yōu)的功率效率，并且使封裝結(jié)構(gòu)更緊湊更小型化。

2、現(xiàn)有技術(shù)中完成芯片互連通常需要設(shè)置中介層，利用硅通孔(through?siliconvia，tsv)技術(shù)，使得芯片與中介層互連，進(jìn)而實(shí)現(xiàn)芯片互連。但是tsv技術(shù)制造成本昂貴，若中介層具有一定厚度，也存在難以制造tsv的情況，并且芯片與中介層之間的連接關(guān)系相對(duì)固定，電路走線不夠靈活，得到的封裝體結(jié)構(gòu)受限。

技術(shù)實(shí)現(xiàn)思路

1、為了解決上述技術(shù)問(wèn)題，本公開(kāi)提供了一種半導(dǎo)體封裝組件、制備方法以及電子設(shè)備。

2、第一方面，本公開(kāi)提供一種半導(dǎo)體封裝組件，包括：連接模塊以及至少一個(gè)第一芯片；

3、所述連接模塊包括第二芯片以及第一重布線層；

4、所述第一重布線層位于所述第二芯片的有源面上；所述第一重布線層與所述第二芯片的有源面電連接；其中，所述第一重布線層為扇出型重布線層；所述第一重布線層與所述第一芯片電連接；

5、所述第一芯片與所述連接模塊交疊設(shè)置，形成第一交疊區(qū)；所述第一交疊區(qū)內(nèi)的所述第一芯片與所述第二芯片交疊，所述第一芯片通過(guò)第一連接端子與所述第二芯片電連接。

6、在一些實(shí)施例中，所述第一芯片與所述連接模塊交疊設(shè)置，還形成第二交疊區(qū)；

7、所述第二交疊區(qū)內(nèi)的所述第一芯片與所述第二芯片不交疊；所述第一芯片通過(guò)所述第一連接端子與所述第一重布線層電連接。

8、在一些實(shí)施例中，所述連接模塊還包括第一塑封層；

9、所述第一塑封層包覆所述第二芯片的無(wú)源面以及側(cè)壁；所述第一重布線層位于所述第二芯片的有源面以及所述第一塑封層上。

10、在一些實(shí)施例中，所述連接模塊還包括第二連接端子；

11、所述第二連接端子位于所述第一重布線層背離所述第二芯片的一側(cè)；在垂直于所述連接模塊的厚度的方向上，所述第二連接端子的高度大于所述第一芯片的高度；所述第二連接端子用于連接外部電路。

12、在一些實(shí)施例中，還包括第二塑封層；

13、所述第二塑封層包覆所述第一芯片、所述第一連接端子以及所述第二連接端子；所述第一連接端子填充并貫穿所述第二塑封層，連接所述第一重布線層；所述第二連接端子填充并貫穿所述第二塑封層，連接所述外部電路。

14、在一些實(shí)施例中，還包括第二重布線層和第三連接端子；

15、所述第二重布線層位于所述第一芯片背離所述第一連接端子和所述第一重布線層的一側(cè)；所述第三連接端子位于所述第二重布線層背離所述第一芯片和所述第一連接端子的一側(cè)；所述第二連接端子和所述第三連接端子均與所述第二重布線層電連接。

16、第二方面，本公開(kāi)還提供一種半導(dǎo)體封裝組件的制備方法，包括：

17、形成連接模塊；

18、將第一芯片與所述連接模塊交疊設(shè)置，形成第一交疊區(qū)；所述第一交疊區(qū)內(nèi)的所述第一芯片與所述第二芯片交疊，所述第一芯片通過(guò)第一連接端子與所述第二芯片電連接；

19、其中，所述連接模塊包括第二芯片以及第一重布線層；所述第一重布線層位于所述第二芯片的有源面上；所述第一重布線層與所述第二芯片的有源面電連接；其中，所述第一重布線層為扇出型重布線層。

20、在一些實(shí)施例中，所述形成所述連接模塊包括：

21、提供第一載板；

22、將所述第二芯片的有源面貼附至所述第一載板；

23、形成第一塑封層并移除所述第一載板；

24、在所述第二芯片的有源面以及所述第一塑封層上形成第一重布線層，所述第一重布線層與所述第二芯片電連接；

25、在所述第一重布線層背離所述第二芯片的一側(cè)形成第二連接端子。

26、在一些實(shí)施例中，將所述第一芯片與所述連接模塊交疊設(shè)置之后，所述制備方法還包括：

27、形成第二塑封層；所述第二塑封層包覆所述第一芯片、所述第一連接端子以及所述第二連接端子；所述第一連接端子填充并貫穿所述第二塑封層，連接所述第一重布線層；所述第二連接端子填充并貫穿所述第二塑封層，連接所述外部電路；

28、在所述第一芯片背離所述第一連接端子和所述第一重布線層的一側(cè)形成第二重布線層；

29、在所述第二重布線層背離所述第一芯片和第一連接端子的一側(cè)形成第三連接端子；所述第二連接端子和所述第三連接端子均與所述第二重布線層電連接。

30、第三方面，本公開(kāi)還提供一種電子設(shè)備，包括如第一方面所提供的任意所述的半導(dǎo)體封裝組件。

31、本公開(kāi)提供的技術(shù)方案與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)：

32、本公開(kāi)提供的半導(dǎo)體封裝組件包括：連接模塊以及至少一個(gè)第一芯片；連接模塊包括第二芯片以及第一重布線層；第一重布線層位于第二芯片的有源面上；第一重布線層與第二芯片的有源面電連接；其中，第一重布線層為扇出型重布線層；所述第一重布線層與所述第一芯片電連接；第一芯片與連接模塊交疊設(shè)置，形成第一交疊區(qū)；第一交疊區(qū)內(nèi)的第一芯片與第二芯片交疊，第一芯片通過(guò)第一連接端子與第二芯片電連接。由此，第一芯片與連接模塊中第二芯片垂直交疊的部分可通過(guò)第一連接端子直接電連接，還設(shè)置有第一重布線層，通過(guò)扇出型的第一重布線層與第二芯片電連接，實(shí)現(xiàn)不同位置的信號(hào)傳輸。本公開(kāi)能夠減少各芯片在水平方向占用的空間，縮短電互連的長(zhǎng)度，改善連接可靠性和信號(hào)傳輸速度；并且利用扇出型的第一重布線層，使第一芯片能夠靈活適配不同種類(lèi)的第二芯片，且整體工藝無(wú)需采用硅通孔技術(shù)，成本低，電路走線更加靈活，走線空間增大，減少設(shè)計(jì)負(fù)擔(dān)。

技術(shù)特征：

1.一種半導(dǎo)體封裝組件，其特征在于，包括：連接模塊以及至少一個(gè)第一芯片；

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝組件，其特征在于，所述第一芯片與所述連接模塊交疊設(shè)置，還形成第二交疊區(qū)；

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝組件，其特征在于，所述連接模塊還包括第一塑封層；

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝組件，其特征在于，所述連接模塊還包括第二連接端子；

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體封裝組件，其特征在于，還包括第二塑封層；

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝組件，其特征在于，還包括第二重布線層和第三連接端子；

7.一種半導(dǎo)體封裝組件的制備方法，其特征在于，包括：

8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述形成所述連接模塊包括：

9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，將所述第一芯片與所述連接模塊交疊設(shè)置之后，所述制備方法還包括：

10.一種電子設(shè)備，其特征在于，包括如權(quán)利要求1-6任一項(xiàng)所述的半導(dǎo)體封裝組件。

技術(shù)總結(jié)
本公開(kāi)涉及一種半導(dǎo)體封裝組件、制備方法以及電子設(shè)備，半導(dǎo)體封裝組件中，連接模塊包括第二芯片以及第一重布線層；第一重布線層位于第二芯片的有源面上；第一重布線層與第二芯片的有源面電連接；其中，第一重布線層為扇出型重布線層；第一芯片與連接模塊交疊設(shè)置，形成第一交疊區(qū)；第一交疊區(qū)內(nèi)的第一芯片與第二芯片交疊，第一芯片通過(guò)第一連接端子與第二芯片電連接。本公開(kāi)減少各芯片在水平方向占用的空間，縮短電互連的長(zhǎng)度，改善連接可靠性和信號(hào)傳輸速度，并且利用扇出型的第一重布線層，使第一芯片能夠靈活適配不同種類(lèi)的第二芯片，且整體工藝無(wú)需采用硅通孔技術(shù)，成本低，電路走線更加靈活，走線空間增大，減少設(shè)計(jì)負(fù)擔(dān)。

技術(shù)研發(fā)人員：顧人杰
受保護(hù)的技術(shù)使用者：上海易卜半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30