本申請的實施例涉及半導體結構及其形成方法。

背景技術：

1、半導體集成電路(ic)行業(yè)經(jīng)歷了指數(shù)級增長。ic材料和設計的技術進步產(chǎn)生了幾代ic，其中每一代都比前一代具有更小、更復雜的電路。在ic發(fā)展的過程中，通常是功能密度(即每個芯片區(qū)域的互連器件的數(shù)量)增加了，而幾何尺寸(即可以使用制造工藝產(chǎn)生的最小部件(或者導線))卻減小了。這種按比例縮小的工藝通常通過提高生產(chǎn)效率和降低相關成本來提供收益。這種縮小也增加了處理和制造ic的復雜性。

2、ic制造工藝流程通常可以分為前端線(feol)工藝和后端線(beol)工藝。feol工藝包括與制造諸如晶體管的有源ic器件相關的那些工藝。beol工藝是指與制造互連結構相關的那些工藝，該互連結構使在feol層級所制造的ic部件互連?？梢栽赽eol層級制造更大的有源器件。該行業(yè)正在積極尋求對這些beol有源器件的改進，以用于各種目的。

技術實現(xiàn)思路

1、根據(jù)本申請的實施例的一個方面，提供了一種半導體結構，包括：半導體襯底；多個晶體管，設置在半導體襯底上，并且包括沿著第一方向縱向延伸的多個柵極結構；金屬化層，設置在多個晶體管上方，金屬化層包括多個金屬層和多個接觸通孔；介電層，位于金屬化層上方；多個介電鰭部，沿著第一方向平行延伸，并且設置在介電層上方；半導體層，共形地設置在多個介電鰭部上方；源極接觸件和漏極接觸件，直接設置在半導體層上方；以及柵極結構，設置在半導體層上方，并且位于源極接觸件和漏極接觸件之間。

2、根據(jù)本申請的實施例的另一個方面，提供了一種半導體結構，包括：第一介電層；多個金屬線，部分地設置在第一介電層中，并且沿著第一方向縱向延伸；柵極介電層，共形地設置在第一介電層和多個金屬線的頂面上方，并且與第一介電層和多個金屬線的頂面直接接觸；界面層，共形地設置在柵極介電層上方；半導體層，設置在界面層上方；第二介電層，設置在半導體層上方；以及源極接觸件和漏極接觸件，延伸穿過第二介電層以接觸半導體層。

3、根據(jù)本申請的實施例的又一個方面，提供了一種形成半導體結構的方法，包括：在襯底上形成晶體管；在晶體管上方形成金屬化層，金屬化層包括：第一介電層，和多個金屬線，設置在第一介電層中，并且沿著第一方向縱向延伸；蝕刻第一介電層和多個金屬線以形成凹進；在凹進上方沉積柵極介電層；在柵極介電層上方沉積界面層；在界面層上方沉積半導體層；在半導體層上方沉積第二介電層；在沉積第二介電層之后，平坦化第一介電層和第二介電層；以及穿過第二介電層形成源極接觸件和漏極接觸件以接觸半導體層。

技術特征：

1.一種半導體結構，包括：

2.根據(jù)權利要求1所述的半導體結構，其中，所述半導體層包括低維度半導體材料。

3.根據(jù)權利要求2所述的半導體結構，其中，所述低維度半導體材料包括硫化鉬(mos2)、硒化鎢(wse2)、碳納米管、氧化銦、或者氧化銦鎵鋅(igzo)。

4.根據(jù)權利要求1所述的半導體結構，其中，所述柵極結構沿著所述第一方向設置在所述源極接觸件和所述漏極接觸件之間。

5.根據(jù)權利要求1所述的半導體結構，其中，所述柵極結構沿著垂直于所述第一方向的第二方向設置在所述源極接觸件和所述漏極接觸件之間。

6.根據(jù)權利要求1所述的半導體結構，其中，所述柵極結構包括：

7.一種半導體結構，包括：

8.一種形成半導體結構的方法，包括：

9.根據(jù)權利要求8所述的方法，其中，在所述蝕刻之后，所述凹進中的所述多個金屬線的頂面上升至所述凹進中的所述第一介電層的頂面之上。

10.根據(jù)權利要求9所述的方法，其中，所述柵極介電層與所述多個金屬線的所述頂面直接接觸。

技術總結
提供了半導體結構及其形成方法。半導體結構包括：半導體襯底；多個晶體管，設置在半導體襯底上，并且包括沿著第一方向縱向延伸的多個柵極結構；金屬化層，設置在多個晶體管上方，金屬化層包括多個金屬層和多個接觸通孔；介電層，位于金屬化層上方；多個介電鰭部，沿著第一方向平行延伸，并且設置在介電層上方；半導體層，共形地設置在多個介電鰭部上方；源極接觸件和漏極接觸件，直接設置在半導體層上方；以及柵極結構，設置在半導體層上方，并且位于源極接觸件和漏極接觸件之間。

技術研發(fā)人員：江宏禮,李宗恩,王哲夫,鄭兆欽,拉杜·安娜,莊正吉,張智勝,蔡慶威
受保護的技術使用者：臺灣積體電路制造股份有限公司
技術研發(fā)日：
技術公布日：2025/1/2