本發(fā)明屬高壓集成電路（integrated?circuits，簡稱ic）的靜電放電（electrostatic?discharge，簡稱esd）保護器件設計領域，具體涉及一種esd保護器件的結構設計，尤指一種改進型雙向硅控整流器（modified?dual-directional?siliconcontrolled?rectifier，簡稱mddscr）。

背景技術：

1、靜電放電（esd）是指兩個帶有不同電勢的物體，感應出的電場強度大于兩者間的介質擊穿電場時，兩個物體之間形成了一條導電通路，發(fā)生電荷轉移的過程。esd對于集成電路的破壞具有隱蔽性、潛伏性、隨機性和復雜性等特點，隨著半導體工藝技術的發(fā)展，其導致的ic故障和損壞已經成為日益嚴重的問題，因此，研發(fā)具有觸發(fā)電壓和維持電壓可調、魯棒性高等綜合性能優(yōu)良的?esd?防護器件對于構建各類集成電路先進工藝下全芯片靜電防護具有極其重要的經濟和社會意義。

2、在特定的半導體工藝中，esd保護器件在工作時需要滿足一定的esd設計窗口，即器件的安全工作范圍應該小于被保護電路的最小擊穿電壓，且大于被保護電路的工作電壓。對于有回滯特性的esd保護器件而言，觸發(fā)電壓和維持電壓的大小應該在esd設計窗口之內。在高壓集成電路的esd保護器件設計當中，esd保護器件的維持電壓和觸發(fā)電壓需要滿足較高工作電壓的需求。esd保護器件在滿足合適的設計窗口的同時還能具有高魯棒性的特點一直是esd保護器件設計的重點與難點。因此，設計具有觸發(fā)電壓和維持電壓可調、魯棒性高等特點的esd保護器件，意義非凡。

3、可控硅整流器（silicon?controlled?rectifier，簡稱scr）是一類常用的esd保護器件，具有關態(tài)漏電流小、面積利用率高、魯棒性高等優(yōu)勢，因此scr及其改進結構被廣泛應用于集成電路esd防護設計領域。然而傳統(tǒng)scr器件在esd防護應用當中依然存在一些問題，如觸發(fā)電壓過高等，為了降低傳統(tǒng)scr器件的觸發(fā)電壓，提出了通過改變反偏pn結濃度來降低觸發(fā)電壓的改進型橫向硅控整流器（modified?lateral?silicon?controlledrectifier，簡稱mlscr）。

4、此外在實際生產應用中，esd應力可能作用在ic引腳的正方向也可能作用在ic引腳的負方向，因此在設計時為了適應雙向保護的需求，提出了雙向可控硅整流器（dual-direction?silicon?controlled?rectifier，簡稱ddscr）。

5、帶有回滯特性的雙向esd保護器件ddscr，具有高魯棒性、結構簡單、高面積利用率等特點，很適合用于芯片中的?esd保護。該器件結構如圖1所示，包括：

6、p型襯底110；在所述p型襯底110上形成第一n型摻雜區(qū)120；所述第一n型摻雜區(qū)120上形成第二n型摻雜區(qū)121、第一p型摻雜區(qū)130、第三n型摻雜區(qū)122、第二p型摻雜區(qū)131、第四n型摻雜區(qū)123；所述第一p型摻雜區(qū)130被第一n型摻雜區(qū)120、第二n型摻雜區(qū)121和第三n型摻雜區(qū)122全包圍；所述第二p型摻雜區(qū)131被第一n型摻雜區(qū)120、第三n型摻雜區(qū)122和第四n型摻雜區(qū)123全包圍；

7、在所述第一p型摻雜區(qū)130中以第二n型摻雜區(qū)121為參考從近往遠依次設有第一p型重摻雜區(qū)140和第一n型重摻雜150；在所述第二p型摻雜區(qū)121中以第四n型摻雜區(qū)123為參考從近往遠依次設有第四p型重摻雜區(qū)143和第二n型重摻雜區(qū)151；所述第三n型摻雜區(qū)122和第一p型摻雜區(qū)130之間設有一個橫跨兩區(qū)的第二p型重摻雜區(qū)141，所述第三n型摻雜區(qū)122和第二p型摻雜區(qū)131之間設有一個橫跨兩區(qū)的第三p型重摻雜區(qū)142；

8、所述第一p型重摻雜區(qū)140和第一n型重摻雜區(qū)150與t1端相連；所述第二n型重摻雜區(qū)151和第四p型重摻雜區(qū)143與t2端相連；

9、所述第一p型重摻雜區(qū)140和第一n型重摻雜區(qū)150之間、第一n型重摻雜區(qū)150和第二p型重摻雜區(qū)141之間、第二p型重摻雜區(qū)141和第三p型重摻雜區(qū)142之間、第三p型重摻雜區(qū)142和第二n型重摻雜區(qū)151、第二n型重摻雜區(qū)151和第四p型重摻雜區(qū)143之間均分別設有淺溝槽隔離。

10、所述器件由一個寄生pnp晶體管、兩個寄生npn晶體管、兩個阱電阻組成：

11、所述第一寄生pnp晶體管qp1，包括第一p型重摻雜區(qū)140、第一p型摻雜區(qū)130、第二p型重摻雜區(qū)141、第三n型摻雜區(qū)122、第三p型重摻雜區(qū)142、第二p型摻雜區(qū)131、第四p型重摻雜區(qū)143；所述第一寄生npn晶體管qn1，包括第一n型重摻雜區(qū)150、第一p型摻雜區(qū)130、第三n型摻雜區(qū)122；所述第二寄生npn晶體管qn2，包括第二n型重摻雜區(qū)151、第二p型摻雜區(qū)131、第三n型摻雜區(qū)122；所述第一阱電阻rpw1，指第一p型摻雜區(qū)130阱電阻；所述第二阱電阻rpw2，指第二p型摻雜區(qū)131阱電阻。

12、所述器件工作原理：

13、當esd事件到達所述器件的ti端口，如圖1（a）所示。esd電壓大于所述器件中寄生pnp晶體管qp1的bvceo（雙極型晶體管共發(fā)射極集電結雪崩穿電壓）時，qp1開啟，將會有電流流經rpw2，即電流從t1到t2依次流過第一p型重摻雜區(qū)140、第一p型摻雜區(qū)130、第三n型摻雜區(qū)122、第二p型摻雜區(qū)131、第二n型重摻雜區(qū)151。隨著電流的增大，阱電阻rpw2的壓降增大，使得qn2的發(fā)射結電壓增大，qn2開啟。qn2集電極電流增大，qp1的發(fā)射結電壓增大，寄生npn晶體管qn2和寄生pnp晶體管qp1之間耦合形成正反饋，至此scr通道開啟；

14、當esd事件到達所述器件的t2端口，如圖1（b）所示。esd電壓大于所述器件中寄生pnp晶體管qp1的bvceo（雙極型晶體管共發(fā)射極集電結雪崩穿電壓）時，qp1開啟，將會有電流流經rpw1，即電流從t2到t1依次流過第四p型重摻雜區(qū)143、第二p型摻雜區(qū)131、第三n型摻雜區(qū)122、第一p型摻雜區(qū)130、第一n型重摻雜區(qū)150。隨著電流的增大，阱電阻rpw2的壓降增大，使得qn2的發(fā)射結電壓增大，qn2開啟。qn2集電極電流增大，qp1的發(fā)射結電壓增大，寄生npn晶體管qn2和寄生pnp晶體管qp1之間耦合形成正反饋，至此scr通道開啟。

15、所述傳統(tǒng)ddscr通過控制寄生pnp晶體管bvceo的大小能夠有效控制觸發(fā)電壓，但是其主要泄放esd電流的方式仍是通過scr通道。scr通道雖然擁有很強的esd電流泄放能力，但由于其兩個雙極型晶體管之間的正反饋作用，scr通道的維持電壓在1.5v左右，該維持電壓不能滿足高壓集成電路的esd保護設計的需求，容易發(fā)生閂鎖效應，使該器件無法關斷并影響電路正常工作，嚴重時會造成芯片損壞。

16、因此，本發(fā)明提出一種能夠調控觸發(fā)電壓和維持電壓的mddscr器件，該器件擁有更多的觸發(fā)通道和更多的esd電流泄放通道。不同的觸發(fā)通道能夠對觸發(fā)電壓進行調整，不同的esd電流泄放通道能夠對維持電壓進行調整，進而使其適用于多種高壓電源域下的集成電路esd保護。此外，其多通道的特性同樣使其具有雙向防護特性及高魯棒性的特點。

技術實現(xiàn)思路

1、本發(fā)明的目的在于提出一種高壓集成電路esd保護用觸發(fā)電壓和維持電壓可調的多通道雙向scr器件，該器件具有觸發(fā)電壓和維持電壓可調及魯棒性高的特點，可適用于多種電源域下的高壓集成電路esd保護。

2、本發(fā)明采用的技術方案為：

3、一種觸發(fā)電壓和維持電壓可調型的多通道m(xù)ddscr器件，包括：

4、所述器件包括p型硅襯底，所述p型硅襯底上形成第一n型摻雜區(qū)；所述第一n型摻雜區(qū)上形成第二n型摻雜區(qū)、第一p型摻雜區(qū)、第三n型摻雜區(qū)、第二p型摻雜區(qū)、第四n型摻雜區(qū)；所述第一p型摻雜區(qū)被第一n型摻雜區(qū)、第二n型摻雜區(qū)、第三n型摻雜區(qū)全包圍；所述第二p型摻雜區(qū)被第一n型摻雜區(qū)、第三n型摻雜區(qū)、第四n型摻雜區(qū)全包圍；

5、所述第二n型摻雜區(qū)設有第一p型重摻雜區(qū)；所述第二n型摻雜區(qū)和第一p型摻雜區(qū)之間設有一個橫跨兩區(qū)的第二p型重摻雜區(qū)；在所述第一p型摻雜區(qū)中以第二p型重摻雜區(qū)為參考從近往遠依次設有第三p型重摻雜區(qū)、第一n型重摻雜區(qū)和第四p型重摻雜區(qū)；所述第一p型摻雜區(qū)和第三n型摻雜區(qū)之間設有一個橫跨兩區(qū)的第五p型重摻雜區(qū)；所述第三n型摻雜區(qū)和第二p型摻雜區(qū)之間設有一個橫跨兩區(qū)的第六p型重摻雜區(qū)；在所述第二p型摻雜區(qū)中以第六p型重摻雜區(qū)為參考從近往遠依次設有第七p型重摻雜區(qū)、第二n型重摻雜區(qū)和第八p型重摻雜區(qū)；所述第二p型摻雜區(qū)和第四n型摻雜區(qū)之間設有一個橫跨兩區(qū)的第九p型重摻雜區(qū)；所述第四n型摻雜區(qū)設有第十p型重摻雜區(qū)；

6、所述第三p型重摻雜區(qū)、第一n型重摻雜區(qū)、第四p型重摻雜區(qū)和第十p型重摻雜區(qū)與t1端口相連；所述第一p型重摻雜區(qū)、第七p型重摻雜區(qū)、第二n型重摻雜區(qū)和第八p型重摻雜區(qū)與t2端口相連；

7、所述第二p型重摻雜區(qū)和第三p型重摻雜區(qū)之間、第三p型重摻雜區(qū)和第一n型重摻雜區(qū)之間、第一n型重摻雜區(qū)和第四p型重摻雜區(qū)之間、第四p型重摻雜區(qū)和第五p型重摻雜區(qū)之間、第六p型重摻雜區(qū)和第七p型重摻雜區(qū)之間、第七p型重摻雜區(qū)和第二n型重摻雜區(qū)之間、第二n型重摻雜區(qū)和第八p型重摻雜區(qū)之間、第八p型重摻雜區(qū)和第九p型重摻雜區(qū)之間均分別設有淺溝槽隔離；

8、所述第一p型摻雜區(qū)和第二p型摻雜區(qū)由一個或多個摻雜劑量不同的p型摻雜區(qū)縱向疊加而成，所述第一n型摻雜區(qū)、第二n型摻雜區(qū)、第三n型摻雜區(qū)和第四n型摻雜區(qū)由一個或多個摻雜劑量不同的n型摻雜區(qū)縱向疊加而成。

9、所述器件由六個寄生pnp晶體管、四個橫向寄生npn晶體管、兩個縱向寄生npn晶體管、六個阱電阻組成：

10、所述第一寄生pnp晶體管，包括第一p型重摻雜區(qū)、第二n型摻雜區(qū)、第二p型重摻雜區(qū)、第一p型摻雜區(qū)、第三p型重摻雜區(qū)；所述第二寄生pnp晶體管，包括第一p型重摻雜區(qū)、第二n型摻雜區(qū)、第一p型摻雜區(qū)、第三p型重摻雜區(qū)；所述第三寄生pnp晶體管，包括第四p型重摻雜區(qū)、第一p型摻雜區(qū)、第五p型重摻雜區(qū)、第三n型摻雜區(qū)、第六p型重摻雜區(qū)、第二p型摻雜區(qū)、第七p型重摻雜區(qū)；所述第四寄生pnp晶體管，包括第四p型重摻雜區(qū)、第一p型摻雜區(qū)、第三n型摻雜區(qū)、第二p型摻雜區(qū)、第七p型重摻雜區(qū)；所述第五寄生pnp晶體管，包括第八p型重摻雜區(qū)、第二p型摻雜區(qū)、第九p型重摻雜區(qū)、第四n型摻雜區(qū)、第十p型重摻雜區(qū)；所述第六寄生pnp晶體管，包括第十p型重摻雜區(qū)、第四n型摻雜區(qū)、第二p型摻雜區(qū)、第八p型重摻雜區(qū)；

11、所述第一橫向寄生npn晶體管，包括第一n型重摻雜區(qū)、第一p型摻雜區(qū)、第二n型摻雜區(qū)；所述第二橫向寄生npn晶體管，包括第一n型重摻雜區(qū)、第一p型摻雜區(qū)、第三n型摻雜區(qū)；所述第三橫向寄生npn晶體管，包括第二n型重摻雜區(qū)、第二p型摻雜區(qū)、第三n型摻雜區(qū)；所述第四橫向寄生npn晶體管，包括第二n型重摻雜區(qū)、第二p型摻雜區(qū)、第四n型摻雜區(qū)；所述第一縱向寄生npn晶體管，包括第一n型重摻雜區(qū)、第一p型摻雜區(qū)、第一n型摻雜區(qū)、第二n型摻雜區(qū)；所述第二縱向寄生npn晶體管，包括第二n型重摻雜區(qū)、第二p型摻雜區(qū)、第一n型摻雜區(qū)、第四n型摻雜區(qū)；

12、所述第一阱電阻，包括在第一p型摻雜區(qū)中，第三p型重摻雜區(qū)下方到第一n型重摻雜區(qū)下方的p型摻雜區(qū)的阱電阻；所述第二阱電阻，包括在第一p型摻雜區(qū)中，第一n型重摻雜區(qū)下方到第四p型重摻雜區(qū)下方的p行摻雜區(qū)的阱電阻；所述第三阱電阻，包括在第二p型摻雜區(qū)中，第七p型重摻雜區(qū)下方到第二n型重摻雜區(qū)下方的p型摻雜區(qū)的阱電阻；所述第四阱電阻，包括在第二p型摻雜區(qū)中，第二n型重摻雜區(qū)下方到第八p型重摻雜區(qū)下方的p型摻雜區(qū)的阱電阻；所述第五阱電阻，指的是在第一n型摻雜區(qū)和第二n型摻雜區(qū)中，第一縱向寄生npn晶體管集電區(qū)的電阻；所述第六阱電阻，指的是在第一n型摻雜區(qū)和第四n型摻雜區(qū)中，第二縱向寄生npn晶體管集電區(qū)的電阻。

13、由第一寄生pnp晶體管組成第一pnp通道、第三寄生pnp晶體管組成第二pnp通道、第五寄生pnp晶體管組成第三pnp通道；由第二寄生pnp晶體管、第一橫向寄生npn晶體管、第一阱電阻共同組成scr1.1通道，由第二寄生pnp晶體管、第一縱向寄生npn晶體管、第一阱電阻共同組成scr1.2通道，scr1.1和scr1.2通道共同組成scr1通道；由第三寄生pnp晶體管、第二橫向寄生npn晶體管、第三橫向寄生npn晶體管、第二阱電阻、第三阱電阻共同組成雙向的scr2通道；由第六寄生pnp晶體管、第四橫向寄生npn晶體管、第四阱電阻共同組成scr3.1通道，由第六寄生pnp晶體管、第二縱向寄生npn晶體管、第四阱電阻共同組成scr3.2通道，scr3.1和scr3.2通道共同組成scr3通道。

14、本發(fā)明提供一種高壓集成電路esd保護用觸發(fā)電壓和維持電壓可調的多通道雙向scr器件，所述器件不但繼承了傳統(tǒng)ddscr器件的高魯棒性、結構簡單、面積利用率高等特點，還具有可調的觸發(fā)電壓和維持電壓。與傳統(tǒng)ddscr器件相比，所述器件有更多的觸發(fā)通道和泄放通道，當有正電壓到達t1端口時，所述器件由第一pnp通道、第二pnp通道和第三pnp通道觸發(fā)，所述器件的主要esd泄放路徑為第一、第二、第三pnp通路、scr2通路和scr3通路；當有正電壓到達t2端口時，所述器件由第一pnp通道、第二pnp通道和第三pnp通道觸發(fā)，所述器件的主要esd泄放路徑為第一、第二、第三pnp通路、scr1通路和scr2通路；更多可調的觸發(fā)通道和泄放通道可以使該器件適用于不同esd設計窗口，并且可以避免閂鎖效應的發(fā)生。