本發(fā)明涉及半導(dǎo)體，尤其涉及到一種準(zhǔn)垂直型p-fet器件、集成反相器及其制備方法。

背景技術(shù)：

1、目前，gan單片集成已正逐步成為基于氮化鎵器件功率模塊設(shè)計(jì)的主要發(fā)展趨勢(shì)，但由于缺乏成熟的gan?p-fet器件，在gan功率器件等電路驅(qū)動(dòng)設(shè)計(jì)中，都較為普遍的采用n型e/d-mod級(jí)聯(lián)的耗盡型負(fù)載反相器構(gòu)成直接耦合fet邏輯(dcfl)。但是，n型器件在電路工作時(shí)會(huì)產(chǎn)生較高的靜態(tài)漏電流，導(dǎo)致反相器靜態(tài)功耗較高的問(wèn)題。因此，如何實(shí)現(xiàn)高性能且能夠與當(dāng)前主流商用的p-gan柵gan?n-hemts的單片集成的p-fet，進(jìn)而實(shí)現(xiàn)簡(jiǎn)化gan?ic設(shè)計(jì)、提高gan?ic性能、充分發(fā)揮gan功率器件高速高效的工作性能成為亟待解決的問(wèn)題。

2、目前，gan?p-fet器件已經(jīng)做了諸多工作，但都難以徹底解決問(wèn)題：如，考慮到正是由于gan?p-fet器件中有效質(zhì)量較大、低能聲子散射較強(qiáng)，導(dǎo)致gan材料中空穴遷移率難以提高，受限于此，gan?p-fet器件電流密度與n-hemts相比低1-1.5個(gè)量級(jí)，由此，為使得p-fet電流與n-hemts適配，采用增大p-fet芯片面積的方式，但這將導(dǎo)致p-fet寄生電容變大、開(kāi)關(guān)速度慢，進(jìn)而導(dǎo)致電路電流輸運(yùn)失配；又如，為獲得高飽和電流，有研究團(tuán)隊(duì)采用異質(zhì)結(jié)晶格常數(shù)差異更大的aln/gan異質(zhì)結(jié)，產(chǎn)生更大壓電極化效應(yīng)、更高面密度和空穴遷移率的2dhg，使得導(dǎo)通電流密度達(dá)到100ma/mm，但此期間存在與無(wú)法與主流商用的algan/gan集成存在的問(wèn)題，也有提出超晶格結(jié)構(gòu)的finfet器件，但多層結(jié)構(gòu)的2dhg耗盡困難，器件閾值電壓是正的也難以制備增強(qiáng)型器件；又如，為了防止器件在實(shí)際應(yīng)用中的誤開(kāi)啟、提高器件的閾值電壓，采用可以與主流商用hemts可集成凹槽柵結(jié)構(gòu)、h離子(o離子)注入結(jié)構(gòu)、n-gan/algan等橫向結(jié)構(gòu)，這些橫向結(jié)構(gòu)通過(guò)調(diào)整柵下p-gan刻蝕深度或注入深度來(lái)調(diào)整閾值電壓，但工藝條件限制會(huì)使得刻蝕精度及深度等不易精確控制，且這些橫向結(jié)構(gòu)導(dǎo)通電流密度小，閾值電壓低。

技術(shù)實(shí)現(xiàn)思路

1、因此，為了解決上述現(xiàn)有技術(shù)中的p-fet器件的問(wèn)題，本發(fā)明提供了一種既有垂直方向上高電流導(dǎo)通密度、低泄漏電流、高耐壓特征，又能夠橫向上以第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層內(nèi)二維空穴氣作為載流子通道進(jìn)一步提高電流密度的，且其制備工藝能夠和n-fet工藝兼容的準(zhǔn)垂直型p-fet器件。

2、為此，根據(jù)第一方面，本發(fā)明提供了一種準(zhǔn)垂直型p-fet器件，包括：

3、第一襯底以及依次設(shè)置于第一襯底上的第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層和半導(dǎo)體漂移結(jié)構(gòu)層；第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層內(nèi)形成二維空穴氣；半導(dǎo)體漂移結(jié)構(gòu)層包括依次設(shè)置于第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層上的p-gan漂移層、n-gan基層和p+-gan漂移層；半導(dǎo)體漂移結(jié)構(gòu)層的漏極生長(zhǎng)區(qū)域設(shè)置有漏極臺(tái)階，漏極臺(tái)階貫穿半導(dǎo)體漂移結(jié)構(gòu)層的全部；半導(dǎo)體漂移結(jié)構(gòu)層的第一柵極位置區(qū)域設(shè)置有柵極槽，柵極槽延伸至p-gan漂移層處；

4、第一漏電極，設(shè)置于漏極臺(tái)階的底部，且與半導(dǎo)體漂移結(jié)構(gòu)層之間具有間隔；

5、柵氧化層和第一柵電極，依次設(shè)置于柵極槽的底部和側(cè)壁上；

6、第一源電極，設(shè)置于p+-gan漂移層上。

7、在可選的實(shí)施方式中，第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層包括依次設(shè)置于襯底上的gan緩沖層、gan溝道層、algan勢(shì)壘層和p-gan基層，二維空穴氣形成于p-gan基層和algan勢(shì)壘層之間。

8、在可選的實(shí)施方式中，柵氧化層還包覆外延區(qū)域，外延區(qū)域包括p+-gan漂移層上的除第一源極位置區(qū)域以外的其他區(qū)域、漏極臺(tái)階的側(cè)壁以及漏極臺(tái)階的底部的除第一漏極位置區(qū)域以外的區(qū)域。

9、在可選的實(shí)施方式中，準(zhǔn)垂直型p-fet器件還包括：

10、絕緣層，設(shè)置于外延區(qū)域上；外延區(qū)域的柵氧化層設(shè)置于絕緣層上。

11、根據(jù)第二方面，本發(fā)明提供了一種集成反相器，包括：

12、n-fet器件和上述第一方面任意一種實(shí)施方式中的準(zhǔn)垂直型p-fet器件；

13、n-fet器件包括：

14、第二襯底以及設(shè)置于第二襯底上的第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層，第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層內(nèi)形成二維空穴氣；第二襯底和第一襯底為同一集成襯底，第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層和第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層形成于同一集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層的n-fet區(qū)域和p-fet區(qū)域，且n-fet區(qū)域和p-fet區(qū)域之間形成刻斷二維空穴氣的隔離槽；

15、第二源電極、第二漏電極和第二柵電極，均設(shè)置于第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層上，且第二柵電極位于第二源電極和第二漏電極之間；

16、第二漏電極和第一漏電極電連接，第二柵電極與第一柵電極電連接。

17、在可選的實(shí)施方式中，外延區(qū)域還包括隔離槽的槽底和側(cè)壁，以及第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層上的除第二源極位置區(qū)域、第二漏極位置區(qū)域和第二柵極位置區(qū)域以外的其他區(qū)域。

18、在可選的實(shí)施方式中，當(dāng)?shù)谝话雽?dǎo)體基礎(chǔ)結(jié)構(gòu)層包括依次設(shè)置于襯底上的gan緩沖層、gan溝道層、algan勢(shì)壘層和p-gan基層時(shí)，第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層和第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層形成于同一集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層的n-fet區(qū)域和p-fet區(qū)域，且n-fet區(qū)域和p-fet區(qū)域之間形成刻斷二維空穴氣的隔離槽、n-fet區(qū)域的除柵極位置區(qū)域的p-gan基層均被去除。

19、根據(jù)第三方面，本發(fā)明提供了一種集成反相器的制備方法，包括如下步驟：

20、依次在集成襯底上生長(zhǎng)集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層和半導(dǎo)體漂移結(jié)構(gòu)層；集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層內(nèi)形成二維空穴氣；半導(dǎo)體漂移結(jié)構(gòu)層包括依次設(shè)置于第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層上的p-gan漂移層、n-gan基層和p+-gan漂移層；

21、刻蝕去除p-fet區(qū)域以外的其他區(qū)域的半導(dǎo)體漂移結(jié)構(gòu)層；

22、刻蝕集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層，在集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層的n-fet區(qū)域和p-fet區(qū)域之間形成刻斷二維空穴氣的隔離槽；n-fet區(qū)域和p-fet區(qū)域的集成半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層分別為第一半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層和第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層；

23、分別在第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層上的第二源極位置區(qū)域和第二漏極位置區(qū)域生長(zhǎng)第二源電極和第二漏電極；

24、刻蝕半導(dǎo)體漂移結(jié)構(gòu)層，在半導(dǎo)體漂移結(jié)構(gòu)層的第一柵極位置區(qū)域形成柵極槽；柵極槽延伸至p-gan漂移層處；

25、在柵極槽內(nèi)生長(zhǎng)柵氧化層；

26、在漏極臺(tái)階的底部生長(zhǎng)第一漏電極，半導(dǎo)體漂移結(jié)構(gòu)層上的第一源極位置區(qū)域生長(zhǎng)第一源電極；

27、在柵氧化層上生長(zhǎng)第一柵電極，在第二半導(dǎo)體基礎(chǔ)結(jié)構(gòu)層上的第二柵極位置區(qū)域生長(zhǎng)第二柵電極；

28、將第二漏電極與第一漏電極電連接，將第二柵電極與第一柵電極電連接。

29、在可選的實(shí)施方式中，刻蝕半導(dǎo)體漂移結(jié)構(gòu)層，在半導(dǎo)體漂移結(jié)構(gòu)層的第一柵極位置區(qū)域形成柵極槽的步驟之前，還包括：

30、在已制備器件的第一表面生長(zhǎng)鈍化層。

31、本發(fā)明提供的技術(shù)方案，具有如下優(yōu)點(diǎn)：

32、1、本發(fā)明提供的準(zhǔn)垂直型p-fet器件，采用與主流商用hemts可集成的凹槽柵結(jié)構(gòu)，并通過(guò)設(shè)置包括摻雜濃度不同的p-gan漂移層、n-gan基層和p+-gan漂移層作為半導(dǎo)體漂移結(jié)構(gòu)層，使得器件的閾值電壓可以通過(guò)改變漂移層的摻雜濃度和調(diào)節(jié)柵氧化層的厚度實(shí)現(xiàn)，而在半導(dǎo)體漂移結(jié)構(gòu)層刻蝕產(chǎn)生的柵極槽主要影響的是擊穿電壓與導(dǎo)通電阻，從而大大降低了對(duì)于柵極槽的刻蝕深度和刻蝕精度要求，減小對(duì)該器件的生產(chǎn)工藝限制，降低生產(chǎn)成本；

33、同時(shí)，器件的準(zhǔn)垂直結(jié)構(gòu)相比橫向結(jié)構(gòu)在二維平面內(nèi)流動(dòng)有更高的電流承載面積，且具有較短的電流路徑和優(yōu)化的導(dǎo)電通道，因而具有較低的整體導(dǎo)通電阻，從而支持更大的電流流動(dòng)，進(jìn)一步提高了該準(zhǔn)垂直型p-fet器件導(dǎo)通電流密度。

34、2、本發(fā)明提供的集成反相器，實(shí)現(xiàn)了p-fet器件和n-fet器件在同一襯底上的有效集成，適用性強(qiáng)，生產(chǎn)成本低。