本發(fā)明涉及三維集成電路的，具體地，是一種三維集成電路及其硅通孔容錯修復(fù)電路、容錯修復(fù)方法。

背景技術(shù)：

1、芯粒(chiplet)技術(shù)是通過將多個模塊化小芯片（主要形態(tài)為裸片）通過內(nèi)部互聯(lián)集成在一個封裝內(nèi)并由此形成具有專用功能的異構(gòu)芯片，這種技術(shù)解決了芯片研制過程中面臨的規(guī)?；?、成本高以及周期長等方面的難題。硅通孔技術(shù)是在三維集成電路內(nèi)形成的垂直互連的通路技術(shù)，它完全穿過硅芯片或晶圓，以實現(xiàn)硅芯片的堆疊和互連，硅通孔技術(shù)允許芯粒之間的垂直連接，從而實現(xiàn)了多層芯片的堆疊，增加了系統(tǒng)的集成度和功能密度，提高芯片系統(tǒng)的集成度，擴(kuò)展芯片系統(tǒng)的性能，還具有降低芯片系統(tǒng)的功耗、優(yōu)化空間等優(yōu)點，并突破當(dāng)前三維集成電路發(fā)展的物理和材料局限。

2、在2022年3月，英特爾等十家芯片巨頭共同創(chuàng)立了芯粒標(biāo)準(zhǔn)聯(lián)盟，并正式推出了通用互連標(biāo)準(zhǔn)“ucle”(universal?chiplet?interconnect?express，ucie)，這一標(biāo)準(zhǔn)旨在打破不同芯片廠商之間的鏈接協(xié)議壁壘，構(gòu)建一個開放且可互操作的芯粒生態(tài)系統(tǒng)。

3、雖然通用互連標(biāo)準(zhǔn)解決了不同廠家的芯粒之間的互連問題，但是目前基于硅通孔的制造與互連帶來以下問題，這些問題影響到芯片良率。

4、第一是設(shè)計流程問題。在設(shè)計芯片的硅通孔互連時，面臨的一個主要挑戰(zhàn)是硅通孔的冗余的容錯修復(fù)比例難以根據(jù)電路實際需求靈活選擇。如果對硅通孔的冗余容錯修復(fù)性能要求過高，則需要設(shè)置大量的硅通孔，導(dǎo)致資源浪費，如果對硅通孔的冗余容錯修復(fù)性能要求過低，則可能無法滿足三維集成電路的可靠性需求。此外，由于各個流程的點工具和芯粒設(shè)計階段存在差異，使得硅通孔的容錯修復(fù)設(shè)計變得尤為復(fù)雜。同時還存在已經(jīng)存在成品和新設(shè)計之間的互連容錯修復(fù)設(shè)計問題。

5、第二是芯片故障容錯修復(fù)的問題。雖然內(nèi)置測試鏈路和冗余資源能夠提升測試鏈路的可靠性，但這并不直接等同于增強(qiáng)了被測試的芯粒的自我修復(fù)能力，這是先進(jìn)封裝集成電路普遍存在的問題。為了提升芯粒的故障容錯和修復(fù)能力，需要在早期布局布線階段就進(jìn)行硅通孔的分組布局，并在布線階段后評估布線資源，最后利用仿真工具進(jìn)行協(xié)同優(yōu)化，模擬容錯修復(fù)冗余電路的設(shè)計，可能還需要開發(fā)更復(fù)雜的故障檢測和恢復(fù)機(jī)制，如集成額外的硬件或軟件模塊以實現(xiàn)自我診斷和修復(fù)功能。

6、第三是其他潛在問題，例如硅通孔的電熱管理問題。隨著芯粒數(shù)量的增加和密度的提高，散熱問題愈發(fā)嚴(yán)峻。大多數(shù)硅通孔的故障都與電熱效應(yīng)有關(guān)。因此，優(yōu)化電熱管理成為解決硅通孔故障的關(guān)鍵。

技術(shù)實現(xiàn)思路

1、本發(fā)明的第一目的是提供一種能夠簡化芯片設(shè)計流程的三維集成電路的硅通孔容錯修復(fù)電路。

2、本發(fā)明的第二目的是提供一種具有上述硅通孔容錯修復(fù)電路的三維集成電路。

3、本發(fā)明的第三目的是提供一種應(yīng)用上述三維集成電路的硅通孔容錯修復(fù)電路實現(xiàn)的硅通孔容錯修復(fù)方法。

4、為實現(xiàn)本發(fā)明的第一目的，本發(fā)明提供的三維集成電路的硅通孔容錯修復(fù)電路包括信號輸入模塊、電熱管理模塊、第一路由模塊、硅通孔陣列、故障檢測電路模塊、第二路由模塊、硅通孔狀態(tài)寄存器以及信號輸出模塊；其中，信號輸入模塊用于接收外部發(fā)送的信號，并向第一路由模塊輸出信號；電熱管理模塊用于根據(jù)硅通孔狀態(tài)寄存器所記錄的數(shù)據(jù)確定各硅通孔的故障狀態(tài)，并將存在故障或者溫度過高的硅通孔實現(xiàn)與熱忱連接，以進(jìn)行熱通孔和電通孔的復(fù)用管理；硅通孔陣列內(nèi)設(shè)置有多個工作硅通孔以及多個冗余硅通孔；第一路由模塊根據(jù)信號輸入模塊和電熱管理模塊輸出的信號向硅通孔陣列輸出信號，以切換用于信號傳輸?shù)墓柰?；故障檢測電路模塊用于對硅通孔進(jìn)行故障檢測，并將檢測結(jié)果通過第二路由模塊發(fā)送至硅通孔狀態(tài)寄存器以及信號輸出模塊；硅通孔狀態(tài)寄存器用于存儲各硅通孔的故障狀態(tài)數(shù)據(jù)；信號輸出模塊用于向外輸出信號。

5、由上述方案可見，三維集成電路的硅通孔容錯修復(fù)電路對外提供統(tǒng)一的設(shè)計電路生成接口，可直接生成模塊的硬件描述語言在邏輯綜合輸出網(wǎng)表上，包括設(shè)置了信號輸入模塊和信號輸出模塊，使得硅通孔容錯修復(fù)的過程更加簡單、高效，從而能夠簡化芯片的設(shè)計流程，提升芯片的設(shè)計效率。

6、一個優(yōu)選的方案是，硅通孔陣列中，工作硅通孔的數(shù)量為冗余硅通孔數(shù)量的兩倍，且兩個相鄰的工作硅通孔與一個冗余硅通孔布置成三角形的位置關(guān)系。

7、由此可見，通過合理布置硅通孔陣列中的各個硅通孔，能夠盡量減少冗余硅通孔的數(shù)量，且又能夠滿足容錯修改的功能，在減少資源浪費的同時還能夠滿足三維集成電路的可靠性的需求。

8、進(jìn)一步的方案是，各冗余硅通孔均連接至第一路由模塊，并接收第一路由模塊發(fā)送的信號。

9、由此可見，通過第一路由模塊控制信號從各個冗余硅通孔或者多個工作硅通孔上傳輸，從而實現(xiàn)工作硅通孔、冗余硅通孔的切換，從而滿足容錯修復(fù)功能的需求。這樣，通過第一路由模塊能夠快速的實現(xiàn)信號傳輸路徑的切換。

10、一個可選的方案是，兩個相鄰的工作硅通孔與一個冗余硅通孔布置成三角形的位置關(guān)系時，兩個相鄰的工作硅通孔與一個冗余硅通孔分別位于一個等邊三角形的頂點上。

11、由此可見，上述的布置方式能夠以最少的冗余硅通孔的數(shù)量實現(xiàn)最大的效益，還能夠擴(kuò)大熱水平面積和垂直面積。

12、進(jìn)一步的方案是，第一路由模塊包括多路復(fù)用器和解復(fù)用器，多路復(fù)用器用于根據(jù)接收到的信號選取連接至目標(biāo)硅通孔的信號線，解復(fù)用器用于將目標(biāo)硅通孔的信號發(fā)送至多個接收端。

13、由此可見，通過多路復(fù)用器和解復(fù)用器能夠?qū)崿F(xiàn)第一路由模塊的信號輸入、輸出的處理，并且能夠?qū)δ繕?biāo)硅通孔的信號進(jìn)行控制。

14、進(jìn)一步的方案是，故障檢測電路模塊對硅通孔進(jìn)行故障測試包括：計算硅通孔的短路交流測試短路特征參數(shù)和直流測試短路特征參數(shù)。

15、由此可見，故障檢測電路模塊能夠檢測出硅通孔的短路交流測試短路特征和直流測試短路特征，進(jìn)而對硅通孔的故障類型進(jìn)行分別和識別。

16、進(jìn)一步的方案是，硅通孔狀態(tài)寄存器具有兩個寄存狀態(tài)單元，使用兩個寄存狀態(tài)單元記錄的數(shù)據(jù)確定硅通孔的故障類型。

17、由此可見，通過兩個寄存狀態(tài)單元記錄硅通孔故障類型的數(shù)據(jù)，使得電熱管理模塊能夠快速的通過讀取兩個寄存狀態(tài)單元記錄的數(shù)據(jù)來識別硅通孔的故障類型。

18、為實現(xiàn)上述的第二目的，本發(fā)明提供的三維集成電路上集成有上述的三維集成電路的硅通孔容錯修復(fù)電路。

19、為實現(xiàn)上述的第三目的，本發(fā)明提供的三維集成電路的硅通孔容錯修復(fù)方法應(yīng)用于上述的三維集成電路的硅通孔容錯修復(fù)電路，該方法包括：基于電熱管理模塊、第一路由模塊、第二路由模塊和故障檢測電路模塊進(jìn)行布局，根據(jù)獲取的數(shù)據(jù)確定硅通孔容錯修復(fù)電路的容錯比，并計算硅通孔容錯修復(fù)電路的面積和位置；根據(jù)各硅通孔排布，對硅通孔陣列的各個硅通孔的布局進(jìn)行優(yōu)化，添加輸入冗余比、冗余硅通孔和冗余電路布線，并進(jìn)行第一路由模塊、第二路由模塊、電熱管理模塊和故障檢測電路模塊的電路布線；導(dǎo)入電熱模型并對硅通孔容錯修復(fù)電路進(jìn)行仿真，根據(jù)仿真結(jié)果的熱點分布優(yōu)化冗余電路的連線和對容錯比進(jìn)行調(diào)整。

20、由上述方案可見，本發(fā)明的硅通孔容錯修復(fù)方法通過使用具有統(tǒng)一接口的硅通孔容錯修復(fù)電路實現(xiàn)，可直接生成模塊的硬件描述語言通過邏輯綜合后輸出網(wǎng)表，能夠簡化芯片的設(shè)計、測試流程，從而降低芯片的生產(chǎn)成本，并提高芯片的生產(chǎn)效率。

21、一個優(yōu)選的方案是，添加輸入冗余比、冗余硅通孔和冗余電路布線后，還對三維集成電路的散熱結(jié)構(gòu)進(jìn)行優(yōu)化，并設(shè)計溫度監(jiān)控點。

22、由此可見，通過對三維集成電路的散熱結(jié)構(gòu)進(jìn)行優(yōu)化，并設(shè)計溫度監(jiān)控點，能夠提高三維集成電路的散熱性能，還能夠有效的對三維集成電路內(nèi)部的溫度進(jìn)行監(jiān)控和根據(jù)實際溫度控制電路信號的傳輸路徑。