1.一種溝槽柵sic?mosfet芯片，其特征在于，元胞區(qū)包含溝槽、第一多晶硅柵極、第二多晶硅柵極、第一柵極氧化層及第二柵極氧化層，過渡區(qū)包含柵極金屬、源極金屬及多個(gè)接觸孔；其中，所述第一多晶硅柵極位于所述溝槽的底部，所述第一柵極氧化層位于所述第一多晶硅柵極的外表面，所述第二多晶硅柵極位于所述溝槽的上部，所述第二柵極氧化層位于所述第二多晶硅柵極的外表面，所述第一柵極氧化層的厚度大于所述第二柵極氧化層的厚度，所述第一多晶硅柵極在所述過渡區(qū)通過對應(yīng)的所述接觸孔與所述源極金屬相連，所述第二多晶硅柵極在所述過渡區(qū)通過對應(yīng)的所述接觸孔與所述柵極金屬相連。
2.根據(jù)權(quán)利要求1所述的溝槽柵sic?mosfet芯片，其特征在于，所述元胞區(qū)還包括n+摻雜區(qū)、p+接觸區(qū)以及襯底，所述過渡區(qū)還包括漏極金屬；其中，所述n+摻雜區(qū)及所述溝槽的數(shù)量均為兩個(gè)，兩個(gè)所述n+摻雜區(qū)位于兩個(gè)所述溝槽之間，且分別與兩個(gè)所述第一柵極氧化層接觸，所述p+接觸區(qū)夾在兩個(gè)所述n+摻雜區(qū)中間且分別與兩個(gè)所述n+摻雜區(qū)接觸，所述襯底位于所述芯片的背面，所述n+摻雜區(qū)和所述p+接觸區(qū)在所述過渡區(qū)與所述源極金屬相連，所述襯底在所述過渡區(qū)與所述漏極金屬相連。
3.根據(jù)權(quán)利要求2所述的溝槽柵sic?mosfet芯片，其特征在于，所述元胞區(qū)還包括背面金屬、buffer層、外延層、sio2介質(zhì)層、正面金屬及pi膠鈍化層；其中，所述背面金屬、所述襯底、所述buffer層、所述外延層、所述sio2介質(zhì)層、所述正面金屬及所述pi膠鈍化層按照從下往上的順序依次疊加，所述第一多晶硅柵極、所述第二多晶硅柵極、所述第一柵極氧化層、所述第二柵極氧化層、所述n+摻雜區(qū)及所述p+接觸區(qū)均位于所述外延層，所述正面金屬同時(shí)與所述sio2介質(zhì)層、所述n+摻雜區(qū)及所述p+接觸區(qū)接觸，所述pi膠鈍化層分別與所述正面金屬及所述sio2介質(zhì)層接觸。
4.根據(jù)權(quán)利要求3所述的溝槽柵sic?mosfet芯片，其特征在于，所述元胞區(qū)還包括pwell層，所述pwell層位于所述外延層內(nèi)，且同時(shí)與所述第二柵極氧化層、n+摻雜區(qū)及p+接觸區(qū)接觸。
5.一種溝槽柵sic?mosfet芯片的制作方法，其特征在于，用于制作如權(quán)利要求1至4任一項(xiàng)所述的溝槽柵sic?mosfet芯片，所述制作方法包括：
6.一種溝槽柵sic?mosfet芯片，其特征在于，元胞區(qū)包含第一溝槽、第二溝槽、第一多晶硅柵極、第二多晶硅柵極、第一柵極氧化層及第二柵極氧化層，過渡區(qū)包含柵極金屬、源極金屬及多個(gè)接觸孔；其中，所述第一多晶硅柵極位于所述第一溝槽內(nèi)，所述第一柵極氧化層位于所述第一多晶硅柵極的外表面，第二多晶硅柵極位于所述第二溝槽內(nèi)，所述第二柵極氧化層位于所述第二多晶硅柵極的外表面，所述第二溝槽的數(shù)量為兩個(gè)，且分別位于所述第一溝槽的兩側(cè)，所述第一柵極氧化層的厚度大于所述第二柵極氧化層的厚度，所述第一溝槽的深度大于所述第二溝槽的深度，所述第一多晶硅柵極在所述過渡區(qū)通過對應(yīng)的所述接觸孔與所述源極金屬相連，所述第二多晶硅柵極在所述過渡區(qū)通過對應(yīng)的所述接觸孔與所述柵極金屬相連。
7.根據(jù)權(quán)利要求6所述的溝槽柵sic?mosfet芯片，其特征在于，所述元胞區(qū)還包括n+摻雜區(qū)、p+接觸區(qū)以及襯底，所述過渡區(qū)還包括漏極金屬；其中，所述n+摻雜區(qū)及所述p+接觸區(qū)的數(shù)量均為兩個(gè)，兩個(gè)所述n+摻雜區(qū)分別位于兩個(gè)所述第二溝槽相對于所述第一溝槽的外側(cè)，兩個(gè)所述p+接觸區(qū)分別位于兩個(gè)所述n+摻雜區(qū)相對于所述第二溝槽的外側(cè)，所述襯底位于所述芯片的背面，所述n+摻雜區(qū)和所述p+接觸區(qū)在所述過渡區(qū)與所述源極金屬相連，所述襯底在所述過渡區(qū)與所述漏極金屬相連。
8.根據(jù)權(quán)利要求7所述的溝槽柵sic?mosfet芯片，其特征在于，所述元胞區(qū)還包括背面金屬、buffer層、外延層、sio2介質(zhì)層、正面金屬及pi膠鈍化層；其中，所述背面金屬、所述襯底、所述buffer層、所述外延層、所述sio2介質(zhì)層、所述正面金屬及所述pi膠鈍化層按照從下往上的順序依次疊加，所述第一溝槽、所述第二溝槽、所述第一多晶硅柵極、所述第二多晶硅柵極、所述第一柵極氧化層、所述第二柵極氧化層、所述n+摻雜區(qū)及所述p+接觸區(qū)均位于所述外延層，所述正面金屬同時(shí)與所述sio2介質(zhì)層、所述n+摻雜區(qū)及所述p+接觸區(qū)接觸，所述pi膠鈍化層分別與所述正面金屬及所述sio2介質(zhì)層接觸。
9.根據(jù)權(quán)利要求8所述的溝槽柵sic?mosfet芯片，其特征在于，所述元胞區(qū)還包括pwell層，所述pwell層位于所述外延層內(nèi)，且同時(shí)與所述第二柵極氧化層、所述n+摻雜區(qū)及所述p+接觸區(qū)接觸。
10.一種溝槽柵sic?mosfet芯片的制作方法，其特征在于，用于制作如權(quán)利要求6至9任一項(xiàng)所述的溝槽柵sic?mosfet芯片，所述制作方法包括：