本技術(shù)涉及一種疊層封裝結(jié)構(gòu)，屬于半導體封裝。

背景技術(shù)：

1、現(xiàn)有芯片封裝結(jié)構(gòu)通常是將邏輯芯片和存儲芯片分別在封裝廠完成封裝，然后在終端廠將兩種類型的芯片焊接的pcb板上，這種封裝結(jié)構(gòu)由于在pcb上進行平鋪焊接，導致所需的平面空間比較大，在手機，可穿戴這類空間有限的設(shè)備上很難得到應用，而且信號的傳輸路徑更長，使得芯片的電性能受限，因此需要提出新的方案解決這個問題。

技術(shù)實現(xiàn)思路

1、本實用新型目的是為了克服現(xiàn)有技術(shù)的不足而提供一種疊層封裝結(jié)構(gòu)。

2、為達到上述目的，本實用新型采用的技術(shù)方案是：一種疊層封裝結(jié)構(gòu)，包含儲存芯片、存儲基板、邏輯芯片和邏輯基板，所述儲存芯片通過粘貼膜粘接在存儲基板上，儲存芯片通過塑封樹脂封裝在存儲基板上，且儲存芯片和存儲基板電性連接；所述邏輯芯片通過底填膠倒裝在邏輯基板上，邏輯芯片和邏輯基板電性連接；所述存儲基板垂直設(shè)置在邏輯基板的正上方，存儲基板和邏輯基板之間設(shè)置有多個錫球，存儲基板和邏輯基板通過多個錫球配合。

3、優(yōu)選的，所述塑封樹脂具有空腔，所述儲存芯片位于該空腔內(nèi)，使儲存芯片的四周和頂部均與塑封樹脂相抵。

4、優(yōu)選的，所述儲存芯片通過金線與存儲基板電性連接。

5、優(yōu)選的，所述邏輯基板上均勻設(shè)置有多個銅凸塊，所述邏輯芯片設(shè)置在多個銅凸塊的頂面上，邏輯芯片通過多個銅凸塊與邏輯基板電性連接。

6、優(yōu)選的，所述邏輯基板的底面上也設(shè)置有多個錫球。

7、由于上述技術(shù)方案的運用，本實用新型與現(xiàn)有技術(shù)相比具有下列優(yōu)點：

8、本實用新型方案的一種疊層封裝結(jié)構(gòu)，通過將儲存芯片、存儲基板、邏輯芯片和邏輯基板分層設(shè)置，形成頂部封裝結(jié)構(gòu)和底部封裝結(jié)構(gòu)的縱向雙層結(jié)構(gòu)，節(jié)省了基板面積，使得基板可以有更大的縱向空間，從而允許更多層的封裝；頂部封裝結(jié)構(gòu)的存儲器件和底部封裝結(jié)構(gòu)的邏輯器件通過電器連接，實現(xiàn)了更快的數(shù)據(jù)傳輸速率，可以應對邏輯器件和存儲器件之間的高速互聯(lián)。

技術(shù)特征：

1.一種疊層封裝結(jié)構(gòu)，其特征在于：包含儲存芯片(3)、存儲基板(5)、邏輯芯片(10)和邏輯基板(7)，所述儲存芯片(3)通過粘貼膜(4)粘接在存儲基板(5)上，儲存芯片(3)通過塑封樹脂(1)封裝在存儲基板(5)上，且儲存芯片(3)和存儲基板(5)電性連接；所述邏輯芯片(10)通過底填膠(8)倒裝在邏輯基板(7)上，邏輯芯片(10)和邏輯基板(7)電性連接；所述存儲基板(5)垂直設(shè)置在邏輯基板(7)的正上方，存儲基板(5)和邏輯基板(7)之間設(shè)置有多個錫球(6)，存儲基板(5)和邏輯基板(7)通過多個錫球(6)配合。

2.根據(jù)權(quán)利要求1所述的一種疊層封裝結(jié)構(gòu)，其特征在于：所述塑封樹脂(1)具有空腔，所述儲存芯片(3)位于該空腔內(nèi)，使儲存芯片(3)的四周和頂部均與塑封樹脂(1)相抵。

3.根據(jù)權(quán)利要求1所述的一種疊層封裝結(jié)構(gòu)，其特征在于：所述儲存芯片(3)通過金線(2)與存儲基板(5)電性連接。

4.根據(jù)權(quán)利要求1所述的一種疊層封裝結(jié)構(gòu)，其特征在于：所述邏輯基板(7)上均勻設(shè)置有多個銅凸塊(9)，所述邏輯芯片(10)設(shè)置在多個銅凸塊(9)的頂面上，邏輯芯片(10)通過多個銅凸塊(9)與邏輯基板(7)電性連接。

5.根據(jù)權(quán)利要求1所述的一種疊層封裝結(jié)構(gòu)，其特征在于：所述邏輯基板(7)的底面上也設(shè)置有多個錫球(6)。

技術(shù)總結(jié)
本技術(shù)公開了一種疊層封裝結(jié)構(gòu)，涉及半導體封裝技術(shù)領(lǐng)域，包含儲存芯片、存儲基板、邏輯芯片和邏輯基板，儲存芯片通過粘貼膜粘接在存儲基板上，儲存芯片通過塑封樹脂封裝在存儲基板上，且儲存芯片和存儲基板電性連接；邏輯芯片通過底填膠倒裝在邏輯基板上，邏輯芯片和邏輯基板電性連接；本方案通過將儲存芯片、存儲基板、邏輯芯片和邏輯基板分層設(shè)置，形成頂部封裝結(jié)構(gòu)和底部封裝結(jié)構(gòu)的縱向雙層結(jié)構(gòu)，節(jié)省了基板面積，使得基板可以有更大的縱向空間，從而允許更多層的封裝；頂部封裝結(jié)構(gòu)的存儲器件和底部封裝結(jié)構(gòu)的邏輯器件通過電器連接，實現(xiàn)了更快的數(shù)據(jù)傳輸速率，可以應對邏輯器件和存儲器件之間的高速互聯(lián)。

技術(shù)研發(fā)人員：張軍軍
受保護的技術(shù)使用者：太極半導體（蘇州）有限公司
技術(shù)研發(fā)日：20240118
技術(shù)公布日：2025/1/9