本揭露是關于一種半導體結(jié)構(gòu)。

背景技術：

1、半導體集成電路(semiconductor?integrated?circuit,ic)行業(yè)經(jīng)歷了迅速的發(fā)展。在集成電路材料和設計的技術進步已生產(chǎn)了好幾代的集成電路，每一代的電路都比前一代更小且更復雜。然而，這些進步增加了處理和制造集成電路的復雜性，為了實現(xiàn)這些進步，需要在集成電路處理和制造中進行類似的開發(fā)。

2、在集成電路進化的工藝中，功能密度(即每個晶片面積的互連設備數(shù)量)通常在增加，同時幾何尺寸(即，能夠使用制造工藝創(chuàng)建的最小組件(或線條))已在減小。這種縮小工藝通常通過提高生產(chǎn)效率和降低相關成本帶來好處。這種縮小也產(chǎn)生相對高的功率耗散值，這可能通過使用低功耗設備，如互補金屬-氧化物-半導體(complementary?metal-oxide-semiconductor,cmos)設備來解決。

技術實現(xiàn)思路

1、于一些實施方式中，一種半導體結(jié)構(gòu)包括第一半導體基材、第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)、含金屬的直通硅穿孔以及介電質(zhì)直通硅穿孔。第一互連結(jié)構(gòu)位于第一半導體基材的前側(cè)上。第二互連結(jié)構(gòu)位于第一半導體基材的背側(cè)上。含金屬的直通硅穿孔穿過第一半導體基材并與第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)電性耦合。介電質(zhì)直通硅穿孔穿過第一半導體基材。

2、于一些實施方式中，半導體結(jié)構(gòu)包括基材、半導體元件、第一源極/漏極接觸、前側(cè)互連結(jié)構(gòu)、第一介電質(zhì)直通硅穿孔以及背側(cè)互連結(jié)構(gòu)。半導體元件位于基材的前側(cè)上，其中半導體元件包括通道區(qū)域、跨越通道區(qū)域的柵極結(jié)構(gòu)以及位于通道區(qū)域上并在柵極結(jié)構(gòu)的相對側(cè)的多個源極/漏極區(qū)域。第一源極/漏極接觸位于多個源極/漏極區(qū)域中的第一者上。前側(cè)互連結(jié)構(gòu)位于第一源極/漏極接觸上。第一介電質(zhì)直通硅穿孔從一剖面視圖上穿過基材，其中從上視圖來看，第一介電質(zhì)直通硅穿孔與第一源極/漏極接觸重疊。背側(cè)互連結(jié)構(gòu)位于基材的背側(cè)上，其中第一介電質(zhì)直通硅穿孔的背側(cè)表面與背側(cè)互連結(jié)構(gòu)接觸。

3、于一些實施方式中，半導體結(jié)構(gòu)包括基材、互連結(jié)構(gòu)、介電質(zhì)直通硅穿孔以及重新分配層?；ミB結(jié)構(gòu)位于基材的前側(cè)上。介電質(zhì)直通硅穿孔自基材的背側(cè)延伸至互連結(jié)構(gòu)。重新分配層位于基材的背側(cè)上。

技術特征：

1.一種半導體結(jié)構(gòu)，其特征在于，包括：

2.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其特征在于，進一步包括：

3.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其特征在于，其中該第二互連結(jié)構(gòu)包含一介電質(zhì)層和在介電質(zhì)層中橫向延伸的一金屬線，且該介電質(zhì)直通硅穿孔的一背側(cè)表面與該金屬線接觸。

4.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其特征在于，進一步包括：

5.如權(quán)利要求4所述的半導體結(jié)構(gòu)，其特征在于，進一步包括：

6.一半導體結(jié)構(gòu)，其特征在于，包括：

7.如權(quán)利要求6所述的半導體結(jié)構(gòu)，其特征在于，其中該第一介電質(zhì)直通硅穿孔的一前側(cè)表面接觸于該第一源極/漏極接觸。

8.如權(quán)利要求7所述的半導體結(jié)構(gòu)，其特征在于，進一步包括：

9.一種半導體結(jié)構(gòu)，其特征在于，包括：

10.如權(quán)利要求9所述的半導體結(jié)構(gòu)，其特征在于，其中該重新分配層包含一介電質(zhì)層和在該介電質(zhì)層中的一側(cè)向介電質(zhì)結(jié)構(gòu)，且該介電質(zhì)直通硅穿孔與該側(cè)向介電質(zhì)結(jié)構(gòu)接觸。

技術總結(jié)
一種半導體結(jié)構(gòu)包括第一半導體基材、第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)、含金屬的直通硅穿孔以及介電質(zhì)直通硅穿孔。第一互連結(jié)構(gòu)位于第一半導體基材的前側(cè)上。第二互連結(jié)構(gòu)位于第一半導體基材的背側(cè)上。含金屬的直通硅穿孔穿過第一半導體基材并與第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)電性耦合。介電質(zhì)直通硅穿孔穿過第一半導體基材。

技術研發(fā)人員：鍾嘉哲,岑家榮,劉致為
受保護的技術使用者：臺灣積體電路制造股份有限公司
技術研發(fā)日：20240507
技術公布日：2025/1/2