專利名稱:場效應(yīng)晶體管及其應(yīng)用器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及場效應(yīng)晶體管，特別涉及低導(dǎo)通阻抗且輸出電容小的場效應(yīng)晶體管及其應(yīng)用器件。
背景技術(shù)：
圖1至圖3是作為已有低導(dǎo)通阻抗橫型場效應(yīng)晶體管(以下將場效應(yīng)晶體管簡稱為MOSFET)的多RESURF(REduced SURface Field)MOSFET，另外，被稱作超級結(jié)(superjunction)構(gòu)造的MOSFET結(jié)構(gòu)如圖所示，圖1是其立體斜視圖，圖2是其俯視圖，圖3(a)、(b)、(c)是沿圖2的線A-A′、B-B′、C-C′分別剖開器件的剖視圖。
如這些圖所示，在p型半導(dǎo)體襯底(Sub)201的表面有選擇地形成p型基極層204，在該p型基極層204的表面有選擇地形成高濃度的n型源極層205和高濃度的p型接觸層206。另外，在p型半導(dǎo)體襯底201的表面使p型基極層204介于中間形成漏極層209。在n型源極層205和p型接觸層206上形成源電極210，在n型漏極層209上形成漏電極211。在p型半導(dǎo)體襯底201的下面設(shè)有襯底電極212，電位與源電極210相同。
在p型基極層204和n型漏極層209之間，在連結(jié)它們的方向，作為漂移層，交替配置形成條狀的n型半導(dǎo)體層202和p型半導(dǎo)體層203。也就是說，這些n型半導(dǎo)體層202和p型半導(dǎo)體層203，在與連結(jié)p型基極層204和n型漏極層209的方向基本垂直的方向上交替地排列。另外，在n型源極層205和n型半導(dǎo)體層202及p型半導(dǎo)體層203之間的p型基極層204的表面上，使柵極氧化膜207介于中間而形成柵電極208。
這種MOSFET的特征如上所述，作為漂移層，n型半導(dǎo)體層202和p型半導(dǎo)體層203形成為條狀、相互交替地配置著(多RESURF構(gòu)造、超級結(jié)構(gòu)造)。由此，漂移層易發(fā)生耗盡，提高漂移層的摻雜濃度，故可以減小導(dǎo)通阻抗。
但是，在上述已有的低導(dǎo)通阻抗MOSFET的構(gòu)成中，雖然電子在漂移層n型半導(dǎo)體202流動，但在p型半導(dǎo)體層203不流動，所以，即使對n型半導(dǎo)體202的有效截面積的比率減少的部分，通過超級結(jié)構(gòu)造使n型半導(dǎo)體202的濃度增加而使阻抗降低，也存在以下缺點，即不能期望器件整體低導(dǎo)通阻抗化的效果非常充分。
一直以來，就知道對上述橫型MOSFET以外的縱型MOSFET使用上述多RESURF構(gòu)造(超級結(jié)構(gòu)造)。但是，在這種構(gòu)造中，器件的耐壓被設(shè)計在幾百伏以下，產(chǎn)生與上述橫型器件相同的缺點，所以，在較低耐壓的MOSFET的特性改善中，不能期待已有的多RESURF構(gòu)造或超級結(jié)構(gòu)造的效果可被體現(xiàn)出來。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題提出來的，目的在于提供一種場效應(yīng)晶體管及其應(yīng)用器件，通過較低耐壓(幾十伏至一百伏)的器件耐壓的設(shè)計，也可以實現(xiàn)低導(dǎo)通阻抗化且可以實現(xiàn)低輸出電容。
本發(fā)明實施方式的一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；漂移層，其形成在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域，阻抗比上述第1導(dǎo)電型基極層高；及柵電極，在上述第1導(dǎo)電型基極層的表面，使柵極絕緣膜介于中間而形成。
另外，本發(fā)明實施方式的一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；漂移區(qū)，其形成在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域；及柵極層，其至少與上述第1導(dǎo)電型基極層對向設(shè)置；通過上述漂移區(qū)域?qū)崿F(xiàn)更高的器件耐壓，而且通過在器件導(dǎo)通狀態(tài)下施加?xùn)艠O電壓，可在上述漂移區(qū)域積累充足的載流子，實現(xiàn)器件的低導(dǎo)通阻抗。
另外，例如通過在源電極電位、漏電極電位、柵電極電位全部為0V的熱平行狀態(tài)下上述漂移層耗盡的構(gòu)造，在低導(dǎo)通阻抗(Ron)和高耐壓(Vdss)的同時，實現(xiàn)器件的低輸出電容(Cout)。
另外，本發(fā)明實施方式的一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；第1導(dǎo)電型漂移半導(dǎo)體層，其在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域，從上述第1導(dǎo)電型基極層朝上述第2導(dǎo)電型漏極層延長形成；及柵電極，與在上述第1導(dǎo)電型漂移層并列形成了的第2導(dǎo)電型漂移半導(dǎo)體層對置，使柵極絕緣膜介于中間而形成。



圖1是已有超級結(jié)MOSFET構(gòu)造的立體斜視圖。
圖2是圖1所示器件的俯視圖。
圖3是器件沿圖2的A-A′、B-B′、C-C′線的剖面構(gòu)造的剖視圖。
圖4是將本發(fā)明實施例1的MOSFET的構(gòu)造部分除去一部分的立體斜視圖。
圖5是同一本發(fā)明實施例1的MOSFET的構(gòu)造的立體圖。
圖6是同一本發(fā)明實施例1的MOSFET的構(gòu)造的俯視圖。
圖7是器件沿圖6的A-A′、B-B′、C-C′線的剖面構(gòu)造的剖視圖。
圖8是本發(fā)明實施例1的橫型MOSFET的變化例的斜視圖。
圖9是本發(fā)明實施例1的橫型MOSFET的變化例的斜視圖。
圖10是圖9所示橫型MOSFET的變化例的斜視圖。
圖11是本發(fā)明實施例1的橫型MOSFET的變化例的斜視圖。
圖12是本發(fā)明實施例1的橫型MOSFET的變化例的斜視圖。
圖13是本發(fā)明實施例1的橫型MOSFET的芯片構(gòu)造的剖視圖。
圖14是本發(fā)明實施例1的橫型MOSFET的構(gòu)造的示意性斜視圖。
圖15是本發(fā)明實施例2的橫型MOSFET的構(gòu)造的立體斜視視圖。
圖16是同一本發(fā)明實施例2的橫型MOSFET的構(gòu)造的俯視圖。
圖17是器件沿圖15的A-A′線的剖面構(gòu)造的剖視圖。
圖18是同一器件沿圖12的B-B′線的剖面構(gòu)造的剖視圖。
圖19是本發(fā)明實施例2的變化例的MOSFET的剖視圖。
圖20是本發(fā)明實施例3的器件構(gòu)造的立體斜視圖。
圖21是對本發(fā)明實施例3的變化例的MOSFET的剖面立體斜視圖。
圖22是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖23是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖24是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖25是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖26是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖27是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖28是本發(fā)明實施例3的另一其它變化例的MOSFET的剖面立體斜視圖。
圖29是本發(fā)明實施例4的橫型MOSFET的構(gòu)造的俯視圖。
圖30是圖29所示構(gòu)成橫型MOSFET的半導(dǎo)體襯底2的表面區(qū)域的構(gòu)成的俯視圖。
圖31是圖29所示橫型MOSFET的局部的擴(kuò)大的俯視圖。
圖32是在圖29所示橫型MOSFET表面上形成了鋁布線圖形的俯視圖。
圖33是圖29的A-A′線的剖視圖。
圖34是圖33的變化例的俯視圖。
圖35是圖29所示橫型MOSFET的應(yīng)用器件即光電繼電器電路的構(gòu)成的電路圖。
圖36是用于說明圖29所示橫型MOSFET的柵極驅(qū)動電壓和器件特性關(guān)系的圖。
具體實施方式
以下，參照
本發(fā)明的實施方式。
(實施例1)圖4至圖7是本發(fā)明的實施例1，是示出橫型場效應(yīng)晶體管(以下，將場效應(yīng)晶體管簡稱為MOSFET)的構(gòu)造的圖。圖4、圖5是其立體斜視圖，圖6是其俯視圖，圖7(a)至(d)分別是沿圖3的A-A′、B-B′、C-C′線剖開器件的剖視圖。并且，圖4是示出除去圖5的器件的局部來顯示的斜視圖。該橫型MOSFET是所謂被稱為多RESURF MOSFET或超級結(jié)MOSFET的MOSFET。
如圖所示，襯底1是由p型(或n型)硅半導(dǎo)體2和在其表面疊層形成的埋入氧化膜3構(gòu)成。在埋入氧化膜3的上面，選擇地形成p型基極層4。在p型基極層4的上面，選擇地形成高濃度的n型源極層5和高濃度的p型接觸層6。另外，在半導(dǎo)體襯底1的埋入氧化膜3的表面上，與p型基極層4分離而形成n型漏極層7。在n型源極層5和p型接觸層6上形成源電極8。在n型漏極層7上通過接觸層9形成漏電極10。在p型半導(dǎo)體襯底1的底面設(shè)有襯底電極11，與源電極8電位相同。
在p型基極層4和n型漏極層7之間，在連結(jié)它們的方向，形成條狀的n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13。在與連結(jié)p型基極層4和n型漏極層7的方向基本垂直的方向，交替地形成上述這些n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13。在此，上述p型漂移半導(dǎo)體層13的摻入量在1.0×1011～6.0×1013cm-2的范圍。另外，上述n型漂移半導(dǎo)體層12和上述p型漂移半導(dǎo)體層13重復(fù)的間距在0.01μm～5μm之間。另外，當(dāng)上述n型漂移半導(dǎo)體層12和上述p型漂移半導(dǎo)體層13的摻雜量為Φ、條寬為W時，它們之間具有Φ×W≤1×108(cm-1)的關(guān)系。
接著，如圖4所示，在由n型源極層4、n型漂移半導(dǎo)體層12、p型漂移半導(dǎo)體層13和n型漏極層7構(gòu)成的有源層的表面，使柵極氧化膜14介于中間形成柵電極15。柵極氧化膜14在n型漂移半導(dǎo)體層12和上述p型漂移半導(dǎo)體層13的表面，在n型漏極層7側(cè)端部和n型漏極層7的表面，其膜厚像16所示那樣變大。柵電極15覆蓋著該階段部份。
本實施例的橫型MOSFET其特征部分在于，n型漂移半導(dǎo)體層12和上述p型漂移半導(dǎo)體層13形成于與柵極氧化膜相接觸的位置，另外，柵極氧化膜在漂移層上覆蓋至少一半以上或覆蓋全部，或者除覆蓋漂移層上全體以外還覆蓋漏極層上的一部分。另外，n型漂移半導(dǎo)體層12和上述p型漂移半導(dǎo)體層13被設(shè)計為可改善關(guān)斷時的耗盡層的延伸。另外，同時，處于柵極電壓為0V時的熱平衡狀態(tài)下的柵極和漏極間的電容被設(shè)計的較小。
例如，通過使埋入氧化膜3的厚度為3μm，形成于該氧化膜上的有源層的厚度不大于1μm(例如為0.1μm)，有可能保持低輸出電容和小導(dǎo)通阻抗，實現(xiàn)高的器件耐壓。在這里，有源層由p型基極層4、n型漏極層7、在它們之間形成的n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13構(gòu)成。另外，通過將漏極側(cè)的柵極氧化膜設(shè)計成2～10倍的厚度，有可能實現(xiàn)更高耐壓的器件。
本實施例的橫型MOSFET的特征在于，如上所述，作為漂移層，條狀的n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13交替并列設(shè)置，所以，柵極附近易于耗盡，并且使在柵極部分的耗盡層的延伸最適化成為可能。因此，使器件的高耐壓化、柵和漏層間的電容低電容化成為可能。
圖8至圖14是圖4至圖7所示的本發(fā)明的橫型MOSFET的變化例的斜視圖和側(cè)剖視圖。在這些圖中，與圖4至圖7所示的本發(fā)明的橫型MOSFET的構(gòu)造相同的部分附帶相同符號，從而省略說明，以下對不同的部分進(jìn)行說明。在圖8所示的橫型MOSFET中，在埋入氧化膜3上，沒有經(jīng)由p型基極層而直接形成n型源極層5和高濃度的p型接觸層6。另外，n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13分別形成為梳型。
在如圖9所示的橫型MOSFET中，n型源極層5和高濃度的p型接觸層6、n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13的構(gòu)造與圖5所示的橫型MOSFET相同。但是，在柵電極15、15′設(shè)置于n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13的上下這點不同。
圖10是示出如圖9所示的橫型MOSFET的變化例的斜視圖。與如圖9所示的橫型MOSFET的不同點是柵電極15、15′設(shè)置于p型基極層4的上下，它們對n型漏極層7提供補償(offset)，由此，在p型基極層4和n型漏極層7之間形成高阻抗的漂移半導(dǎo)體層。高阻抗的漂移半導(dǎo)體層也可以是p型、n型或超級結(jié)型。
在如圖11所示的橫型MOSFET中，n型漂移半導(dǎo)體層12′和p型漂移半導(dǎo)體層13′不是條狀而是梯形。由此，p型漂移半導(dǎo)體層的雜質(zhì)濃度被設(shè)定為實質(zhì)上在源極側(cè)比漏極側(cè)高。另外，n型漂移半導(dǎo)體層的雜質(zhì)濃度被設(shè)定為實質(zhì)上在漏極側(cè)比源極側(cè)高。
在如圖12所示的橫型MOSFET中，形成P/P-/N結(jié)，來代替如圖4所示的由n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13構(gòu)成的超級結(jié)的構(gòu)造。
圖13是示出橫型MOSFET的芯片構(gòu)造的剖視圖。在圖中，埋入氧化膜3的厚度約為3μm，在其上形成的由n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13構(gòu)成的超級結(jié)層或高阻抗p型半導(dǎo)體層4的厚度為0.1μm。在該超級結(jié)層上，使膜厚大致為0.1μm的氧化膜14介于中間形成柵電極15。通過形成與SiSOI層的厚度大致相同或比之更厚的柵極氧化膜，可同時實現(xiàn)高耐壓和低輸出電容。
圖14是概念性示出以上說明過的本發(fā)明橫型MOSFET構(gòu)造的圖。
(實施例2)圖15至圖18是本發(fā)明的實施例2，是示出橫型MOSFET的構(gòu)造的圖。圖15是其立體斜視圖，圖16是其俯視圖，圖17、圖18分別是沿圖16的A-A′、B-B′線的剖開器件的剖視圖。
在本實施例中，由p型基極層4、n型漏極層7、在它們之間形成的n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13形成的有源層，在SOI絕緣襯底1上形成為柱狀。另外，是該柱狀有源層的兩側(cè)被柵電極15夾著的構(gòu)造。另外，在被該柵電極15夾著的有源層中，超級結(jié)構(gòu)造的n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13交替疊層形成。在這些圖中，與圖4至圖6相同的部分附帶相同符號，并省略詳細(xì)的說明。
另外，圖19是示出上述實施例2的變化例的剖視圖。該剖視圖與圖17相對應(yīng)。圖17所示的縱型MOSFET的柵極氧化膜14雖然在源電極8和漏電極10之間具有一定的膜厚，但圖18所示的縱型MOSFET的柵極氧化膜14與圖5的情況一樣，在漏電極10的附近變厚這點是不同的。在圖中，與圖17相同的部分附帶相同圖號，并省略詳細(xì)的說明。
(實施例3)圖20至圖23是示出與本發(fā)明的實施例3相關(guān)的縱型槽柵MOSFET的構(gòu)造的立體斜視圖。
圖21是縱向剖開如圖20所示的縱型MOSFET并示出其一半的斜視圖。從這些圖中可以明白，在該實施例中，相對于圖15所示的縱型MOSFET，柵電極是槽構(gòu)造，另外，n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13在縱向被延長且被水平排列這點是不同的。
另外，圖22是示出圖21的變化例。如圖所示，雖然n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13在縱向被延長，但它們從2個柵電極15、15′中的一個朝另一個交替地疊層這點是不同的。
再有，如圖23所示的縱型MOSFET是示出同圖20所示的縱型槽柵MOSFET的變化例的圖，柵極氧化膜14的一部分與圖15一樣，具有大的膜厚。
在這些圖中，與圖15至圖18相同的部分附帶相同符號示出，并省略詳細(xì)的說明。
圖24至圖28是圖22至圖23所示的縱型槽柵MOSFET的變化例。
在圖24所示的縱型槽柵MOSFET中，相對于圖21所示的FET，n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13比2個柵電極15、15′的寬度大，從電極間的區(qū)域向下方延長。通過這種構(gòu)造，可以減少電極間的電容。
在如圖25所示的縱型槽柵MOSFET中，如將其縱向剖開的一半的斜視圖25所示，n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13在縱向被延長。但是，它們朝2個柵電極15、15′的長度方向交替地疊層排列，這點與圖24的縱型槽柵MOSFET不同。另外，在該構(gòu)造中，n型漂移半導(dǎo)體層12和p型漂移半導(dǎo)體層13通過使它們的長度方向相對槽柵電極15、15′的長度方向垂直來進(jìn)行疊層。但是，不是必須在垂直方向，也可以是任意角度，例如60度。由此，如圖24所示的FET的情況那樣，不需要制造槽柵電極時的位置對準(zhǔn)，所以制造簡單。
圖27與圖26相同，是縱向剖開縱型槽柵MOSFET并示出其一半的斜視圖。在該構(gòu)造中，雖然沒有采用超級結(jié)構(gòu)造，但p型高阻抗半導(dǎo)體層13超過槽柵15的深度方向的區(qū)域，向下方朝深處延長。
圖28與圖27相同，是縱向剖開縱型槽柵MOSFET并示出其一半的斜視圖。在該構(gòu)造中，在槽柵15的深度方向的上端比n型源區(qū)4下降這點，與圖25的FET不同。通過這種構(gòu)造，可以減小源、柵電極間的電容，并且提高源電極的接觸性。
(實施例4)圖29至圖37是用于說明本發(fā)明的實施例4的圖。
本發(fā)明的實施例4相關(guān)的橫型MOSFET如圖29的俯視圖所示，在同一襯底上含有相互串聯(lián)了的2個橫型MOSFET21、22。由于這些MOSFET21、22關(guān)于中心線B-B′左右對稱，因在對應(yīng)的部分附帶對應(yīng)的圖號故沒有顯示。在半導(dǎo)體襯底2表面大致中央部位，在中心線B-B′的兩側(cè)，形成由大致為正方形的鋁焊盤(pad)構(gòu)成的漏電極10、10′。在半導(dǎo)體襯底2表面上部，在中心線B-B′的兩側(cè)，形成同樣由大致為正方形的鋁焊盤構(gòu)成的源電極8、8′。在源電極8、8′之間，形成由同樣大致為正方形或圓形的鋁焊盤構(gòu)成的柵電極23。
圖30是構(gòu)成圖29所示橫型MOSFET的半導(dǎo)體襯底2的表面區(qū)域的構(gòu)成的俯視圖。在半導(dǎo)體襯底2的表面區(qū)域，在含有圖29所示的漏電極10、10′的基本為長方形的區(qū)域內(nèi)，形成漏區(qū)7、7′。在漏區(qū)7、7′的周圍形成源區(qū)5。源區(qū)5沒有在圖29所示的半導(dǎo)體襯底2上的柵電極15部分上形成。在形成著柵電極15的半導(dǎo)體襯底2的表面部分，形成著相互分離的多晶硅柵電極焊盤部15-1、15-1′。該多晶硅柵電極焊盤部15-1、15-1′間的分離，例如通過存在P++高濃度雜質(zhì)層或絕緣層來進(jìn)行。多晶硅柵電極焊盤部15-1、15-1′相互分離的理由如圖29的俯視圖所示，是為了防止在相互串聯(lián)的2個橫型MOSFET21、22處于柵電極23未被施加偏壓的狀態(tài)下導(dǎo)通。其理由將在下面進(jìn)一步進(jìn)行說明。
如圖31所示，在半導(dǎo)體襯底2表面區(qū)域形成的源區(qū)5和漏區(qū)7、7′的邊界區(qū)域24、24′形成為條狀。這些邊界區(qū)域24、24′在圖29所示的漏電極10、10′的上下部分，為使邊界區(qū)域24、24′的長度變大而形成為S形。再有，在這些邊界區(qū)域24、24′的表面，如圖30所示，配置著寬度比源和漏的邊界區(qū)域24、24′窄的條狀多晶硅電極15。各邊界區(qū)域24、24′上的柵電極15、15′，在S形的各頂點與共用柵電極15-2、15-2′連接。這些共用柵電極15-2、15-2′分別與相互分離而形成的多晶硅柵電極焊盤部15-1、15-1′連接。
圖32是示出在圖30所示的各半導(dǎo)體區(qū)域表面形成的鋁布線圖形的俯視圖。在圖30所示的源區(qū)5的表面，沿半導(dǎo)體襯底2的周邊部和中心線延長的源電極布線25由鋁形成。如圖30所示，在源電極布線25的上端形成源電極焊盤8、8′。另外，在如圖30所示的漏區(qū)7、7′的大致中央，形成漏電極焊盤10、10′。另外，在如圖30所示的相互分離的多晶硅柵電極焊盤部15-1、15-1′的表面上，形成與它們共用連接的柵電極焊盤23。
圖33是示出橫剖圖29所示橫型MOSFET的邊界區(qū)域24的直線A-A′部分的構(gòu)造，(a)是直線A-A′的剖視圖，(b)是其附近的俯視圖。如圖(a)所示，該橫型MOSFET在硅半導(dǎo)體襯底2上形成由氧化硅構(gòu)成的氧化膜3。在氧化膜3上，在左右兩側(cè)形成源區(qū)5和漏區(qū)7。另外，在氧化膜3上的源區(qū)5和漏區(qū)7之間，形成p型基極層4、超級結(jié)漂移層(以下稱為SJ型漂移層)16。
在這些源區(qū)5、p型基極層4、SJ型漂移層16和漏區(qū)7上，形成柵極氧化膜14。柵極氧化膜14與源區(qū)5和漏區(qū)7的一部分重疊而形成。在覆蓋源區(qū)5和漏區(qū)7的柵極氧化膜14的部分，形成漏電極焊盤10和源電極布線25。
在該柵極氧化膜14的表面部分，形成多晶硅柵電極15。多晶硅柵電極15如下配置具有比柵極氧化膜14的寬度窄的寬度，與漏區(qū)7之間形成補償，從而向源區(qū)5側(cè)補償。其中，補償?shù)膶挾扰cSJ型漂移層16的寬度基本一致。
圖33(b)是剝離圖33(a)的柵極氧化膜14和多晶硅柵電極15的一部分并示出的俯視圖。如該圖所示，源區(qū)5的兩側(cè)配置著P+接觸層6(第1導(dǎo)電型低阻抗層)。也就是說，源區(qū)5和P+接觸層6沿邊界區(qū)域24的長度方向交替排列。P+接觸層6具有作為場效應(yīng)晶體管的背柵(back-gate)的功能。另外，SJ型漂移層16如圖(b)的俯視圖所示，由n型漂移層12和p型漂移層13構(gòu)成。也就是說，n型漂移層12和p型漂移層13沿邊界區(qū)域24的長度方向交替排列。
如上構(gòu)造的橫型MOSFET中的各部分的尺寸例如下。由氧化膜3上形成的源區(qū)5、p型基極層4、SJ型漂移層16和漏區(qū)7構(gòu)成的SOI層的厚度Tsi為0.1μm，柵極氧化膜14的厚度Tgate為0.14～0.21μm，硅半導(dǎo)體襯底2上形成的氧化膜3的厚度Tbox為3.0μm，柵極多晶硅圖形的寬度為1.1～1.3μm，另外補償?shù)拈L度為0.6μm～2.5μm。該橫型MOSFET在構(gòu)造上的特征，第1是SOI的厚度Tsi為超薄膜，第2是柵極氧化膜14的厚度Tgate相對SOI層的厚度Tsi至少不少于1/2，形成得較厚，第3是氧化膜3的厚度Tbox足夠厚。根據(jù)第1個特征，即使漏區(qū)7的偏壓為0V，也因熱平衡狀態(tài)下的內(nèi)建電場，SJ型漂移層16被耗盡。另外，根據(jù)第2個特征，該MOSFET被更高的柵極電壓驅(qū)動。例如，當(dāng)源漏間電壓(Vdss)為20～40V時，柵極電壓(Vg)為比源漏間電壓(Vdss)高的30～60V來進(jìn)行驅(qū)動。另外，根據(jù)第3個特征，漏區(qū)或源區(qū)的襯底電容可以變小。
在這樣構(gòu)成的橫型MOSFET中，與上述其他實施方式的MOSFET一樣，通過被耗盡了的SJ型漂移層16的效果，可以減小輸出電容(Cout)，可以減小源區(qū)5和漏區(qū)7之間的導(dǎo)通阻抗(Ron)。另外，在該實施方式的橫型MOSFET中，通過多晶硅柵極15和漏區(qū)7之間的補償，可減小柵漏間的電容(Cgd)，而且可使源漏間耐壓(Vdss)變大。該實施例的MOSFET被高的柵極電壓驅(qū)動，所以可以起到緩和補償構(gòu)造引起的導(dǎo)通阻抗增大的效果。也就是說，一般在補償構(gòu)造的MOSFET中，在其導(dǎo)通狀態(tài)下，通過柵極電壓形成的溝道層因補償?shù)拇嬖诙慌c漏電極連接，故導(dǎo)通阻抗(Ron)有變大的傾向。但是，在該實施例的MOSFET中，通過施加高的柵極電壓，在SJ型漂移層16也形成反轉(zhuǎn)層(或積累層)，積累電子，所以相當(dāng)于源區(qū)5和漏區(qū)7間被溝道層連結(jié)的情況，確認(rèn)可以得到低導(dǎo)通阻抗(Ron)。另外，可以確認(rèn)這種效果(Cout相同情況下的Vdss和Ron的改善程度)隨柵極氧化膜14的厚度Tgate更厚、柵極電壓(Vg)更高而變大。有關(guān)這一點將在后面進(jìn)行說明。
圖34是圖33所示的橫型MOSFET的變化例的俯視圖，圖34(a)是圖28的直線A-A′的剖視圖，圖33(b)是其附近的俯視圖。在該橫型MOSFET中，使用P-型或N-型漂移層18代替圖33示出的SJ型漂移層16。由于其構(gòu)造與圖34示出的橫型MOSFET的構(gòu)造相同，所以相同部分附帶相同圖號，并省略其詳細(xì)的說明。
如上所述構(gòu)造的橫型MOSFET中各部的尺寸例如表1所示。
表1


也就是說，由氧化膜3上形成的源區(qū)5、p型基極層4、高阻抗漂移層16和漏區(qū)7構(gòu)成的SOI層的厚度Tsi為0.1μm，柵極氧化膜14的厚度Tgate為0.14～0.21μm，硅半導(dǎo)體襯底2上形成的氧化膜3的厚度Tbox為3.0μm，柵電極的寬度為1.1～1.3μm，另外補償?shù)拈L度為0.6μm～2.5μm。該橫型MOSFET在構(gòu)造上的特征，第1是SOI層的厚度Tsi是超薄膜，第2是柵極氧化膜14的厚度Tgate相對SOI層的厚度Tsi至少不少于1/2，形成得較厚，第3是氧化膜3的厚度Tbox足夠厚。根據(jù)第1個特征，即使漏區(qū)7的偏壓為0V，也因熱平衡狀態(tài)下的內(nèi)建電場，高阻抗漂移層16被耗盡。另外，根據(jù)第2個特征，該MOSFET使用高的柵極電壓進(jìn)行驅(qū)動。例如，當(dāng)源漏間電壓(Vdss)為20～40V時，柵極電壓(Vg)為比源漏間電壓(Vdss)高的30～60V來進(jìn)行驅(qū)動。另外，根據(jù)第3個特征，漏或源區(qū)的襯底電容可以變小。
在這樣構(gòu)成的橫型MOSFET中，與上述其他實施方式的MOSFET一樣，通過被耗盡的高阻抗漂移層16的效果，可以減小輸出電容(Cout)，可以減小源區(qū)5和漏區(qū)7之間的導(dǎo)通阻抗(Ron)。另外，在該實施方式的橫型MOSFET中，通過多晶硅柵極15和漏區(qū)7之間的補償，可減小柵漏間的電容(Cgd)，而且可使源漏間耐壓(Vdss)變大。該實施例的MOSFET被高的柵極電壓驅(qū)動，所以可以具有緩和由補償構(gòu)造引起的導(dǎo)通阻抗增大的效果。也就是說，一般在補償構(gòu)造的MOSFET中，在其導(dǎo)通狀態(tài)下，通過柵極電壓形成的溝道層因補償?shù)拇嬖诙慌c漏電極連接，故導(dǎo)通阻抗(Ron)有變大的傾向。但是，在該實施例的MOSFET中，通過施加高的柵極電壓，在高阻抗漂移層16也形成反轉(zhuǎn)層(或積累層)，積累電子，所以相當(dāng)于源區(qū)5和漏區(qū)7間被溝道層連結(jié)的情況，確認(rèn)可以得到低導(dǎo)通阻抗(Ron)。另外，可以確認(rèn)這種效果(Cout相同情況下的Vdss和Ron的改善程度)隨柵極氧化膜14的厚度Tgate更厚、柵極電壓(Vg)更高而變大。
接著，對多晶硅柵電極焊盤部15-1、15-1′至少在一個位置且相互分離形成的理由進(jìn)行說明。這個理由如上所述，是為了防止相互串聯(lián)的2個橫型MOSFET21、22(圖28)在柵極沒有施加偏壓的狀態(tài)下導(dǎo)通。也就是說，在制造如上所述的SOI層的厚度Tsi為超薄膜的橫型MOSFET時，通常在多晶硅布線形成后，通過雜質(zhì)的注入導(dǎo)入SOI器件的擴(kuò)散層。因此，與多晶硅布線相對置部分的SOI層保持襯底濃度而殘留下來。保持該襯底濃度殘留下來了的SOI部分，在超薄膜器件時，不易通過橫向擴(kuò)散而埋入。在共用源極和柵極向漏極和漏極施加電壓來使用圖29所示的2個MOSFET時，從其中一個MOSFET的漏極和與柵多晶硅布線對置的SOI層內(nèi)產(chǎn)生的Si襯底溝道連通，與另一個MOSFET的漏極電連接的電路卻為開路。該電路的阻抗與所使用的襯底的阻抗有關(guān)，但在器件截止?fàn)顟B(tài)，即使流過這里的電流很小，也會造成可靠性方面的問題。因此，需要與柵多晶布線對置的SOI層內(nèi)生成的上述電路是閉合的構(gòu)造。
為了在與柵多晶布線對置的SOI層內(nèi)設(shè)置P+層和絕緣槽，需要在這部分暫時切斷柵多晶硅布線。另外，有這樣一種方法，在形成柵多晶布線的部位，在形成柵多晶硅絕緣布線之前，形成用于分離器件的高濃度P+層和絕緣槽。前者具有比已有的工藝更簡單的優(yōu)點。后者的方法雖然會增加工藝的工序，但也是可能的。
圖35是圖29所示橫型MOSFET的應(yīng)用器件光電繼電器電路的構(gòu)成的電路圖。該光電繼電器電路由LED發(fā)光器件31、受到來自該LED發(fā)光器件31的光而產(chǎn)生電壓的光電二極管陣列32、對由該光電二極管陣列32的輸出電壓驅(qū)動的MOSFET電路33和MOSFET電路33的柵電極/源電極之間進(jìn)行連接的MOS柵極放電電路34。
LED發(fā)光器件31通過施加在該輸入端子31-1、31-2間的幾伏特的開關(guān)輸入電壓而發(fā)光。光電二極管陣列32是幾十個產(chǎn)生0.5～0.6V電動勢的光電二極管串聯(lián)，在其兩端產(chǎn)生30V～60V的直流電壓。輸入端子31-1、31-2與2個MOSFET35-1、35-2連接。MOSFET電路33是圖29示出的橫型MOSFET。在MOSFET電路33的柵電極/源電極間連接的MOS柵極放電電路34，在MOSFET電路33從導(dǎo)通切換至關(guān)斷狀態(tài)時，是用于對在柵極/源極間進(jìn)行充電的電荷迅速放電的電路。另外，MOSFET電路33的輸出端子33-1、33-2是光電繼電器電路的開關(guān)端子。
接著，說明該光電繼電器的動作。當(dāng)在LED發(fā)光器件31的輸入端子31-1、31-2間施加開關(guān)輸入電壓時，LED發(fā)光器件31發(fā)光。該光被光電二極管陣列32接受，在光電二極管陣列32的兩個端子之間產(chǎn)生高的直流電壓。該直流電壓施加在包含于MOSFET電路33的2個MOSFET35-1、35-2的柵電極/源電極之間。這樣一來，串聯(lián)的2個MOSFET35-1、35-2從關(guān)斷狀態(tài)切換至導(dǎo)通狀態(tài)。由此，MOSFET電路33的輸出端子33-1、33-2之間變?yōu)閷?dǎo)通的狀態(tài)。
當(dāng)在LED發(fā)光器件31的輸入端子31-1、33-2間施加的開關(guān)輸入電壓為0時，LED發(fā)光器件31停止發(fā)光。這樣一來，光電二極管陣列32的兩個端子間產(chǎn)生了的直流電壓消失。為此，2個MOSFET35-1、35-2從導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)。這時，2個MOSFET35-1、35-2的柵電極/源電極之間被充電電化，通過MOS柵極放電電路34放電。在這種狀態(tài)下，MOSFET電路33的輸出端子33-1、33-2之間變?yōu)榉菍?dǎo)通狀態(tài)。
這種在光電繼電器電路中使用的開關(guān)用橫型MOSFET可同時實現(xiàn)低輸出電容(Cout)和低導(dǎo)通阻抗(Ron)。也就是說，表現(xiàn)光電繼電器電路的高頻傳送特性的性能指數(shù)(FOM)用輸出電容(Cout)和導(dǎo)通阻抗(Ron)的積來表示，當(dāng)在上述光電二極管電路中，源電極/漏電極間電壓(Vds)為26.5V時可達(dá)到1.87PFΩ的FOM，另外，當(dāng)Vds為43V時可達(dá)到10PFΩ的FOM。以前應(yīng)用的光電繼電器電路的FOM當(dāng)Vds為40V時，也不過為10PFΩ。
表2所示是使用上述光電繼電器電路的開關(guān)用橫型MOSFET的動作特性。
表2


在該表中，樣品A和B是20V系的器件，樣品C是40V系的器件。并且，樣品Conventional是已有的制品。并且，在表2中，Voff、Ioff和Coff分別是橫型MOSFET的關(guān)斷狀態(tài)的漏源之間的電壓、電流和電容。并且，Ion、Ron分別是橫型MOSFET的導(dǎo)通狀態(tài)的漏源之間的電流和阻抗。另外，Vds和Vg分別是施加在橫型MOSFET的漏源之間的電壓和柵極電壓。
并且，在該光電繼電器電路中，雖然使用高電壓作為用于驅(qū)動包含于MOSFET電路33中的2個MOSFET35-1、35-2的柵極電壓，但該柵極電壓由光電二極管陣列32產(chǎn)生，不需要從光電繼電器電路的外部供給。也就是說，光電二極管陣列32和MOS柵極放電電路34可以作為1個芯片的IC收容在1個封裝之內(nèi)，所以從外部向光電繼電器電路的輸入電壓也可以為幾伏特的開關(guān)輸入電壓，故可以作為通常的低電壓的IC電路使用。
圖36是用于說明圖29所示的橫型MOSFET(20V系)的柵極驅(qū)動電壓和器件特性的關(guān)系的曲線圖。圖36是以與柵極氧化膜厚度成比例的導(dǎo)通狀態(tài)的柵極驅(qū)動電壓(例如，柵極氧化膜為0.1μm，用柵電極30V進(jìn)行驅(qū)動)為橫軸、以器件耐壓(Vds)除以Ron的值(Vdss/Ron)為縱軸描繪的圖。圖中的各描繪點No.90、No.91和No.92是柵極氧化膜的厚度不同、其他器件參數(shù)相同的3個MOSFET樣品的比較。從圖中可以看出，如果Cout相同，則Vdss/Ron的值大的較好，所以通過加厚柵極氧化膜、提高驅(qū)動?xùn)艠O的電壓，能改善器件的特性。并且，在表3中表示圖35所示的各樣品的數(shù)據(jù)。像從圖中看出的那樣，通過將柵極驅(qū)動電壓(V)設(shè)計為大于等于器件耐壓(Vdss)，可以實現(xiàn)器件特性的改善。該改善的程度可以大致高達(dá)器件耐壓的1.5倍、2倍、4倍。
表3


如上所述，該橫型MOSFET的特征之一是SJ型漂移層16由于內(nèi)建電場而被耗盡。其條件如下式所述。
W＜{2εS·Bbi·(Np+Nn)/qNpNn}0.5W＝Lp+Ln其中，W超級結(jié)型圖形的間距Lnn型漂移層12的寬度(圖32(b))Lpp型漂移層13的寬度(圖32(b))εSSi半導(dǎo)體的電感率
Vbi超級結(jié)和PN結(jié)間的電場q電荷常數(shù)在如上說明的實施例4中，2個橫型MOSFET21、22在柵電極23的一部分，對與其連接的多晶硅柵電極15-1、15-1′之間進(jìn)行了隔離。但是，2個橫型MOSFET21、22間的隔離不僅在柵電極23的一部分，例如通過使用P++高濃度雜質(zhì)層或絕緣層包圍2個橫型MOSFET21、22的周圍來進(jìn)行隔離。
在如上說明過的實施例中，使用p型半導(dǎo)體層作為SOI層，但該半導(dǎo)體層也可以是n型或本征半導(dǎo)體層。并且，雖然使用SOI襯底作為襯底，但當(dāng)然也可以使用p型半導(dǎo)體襯底。在使用SOI襯底時，可能減小漏極和源極(襯底)的電容，所以與不使用SOI構(gòu)造的情況比較，能使電容更小。
再有，也可以使用p型和n型導(dǎo)電型代替，在IGBT和平面柵型、槽柵型器件等具有MOS柵的其他類別的半導(dǎo)體器件中，在減小電極間的器件內(nèi)部的電容或有效緩和電場集中部分的電場等場合本發(fā)明也是有效的。
另外，有關(guān)本發(fā)明包含的柵極氧化膜的厚度、柵極驅(qū)動電壓和器件耐壓間的最適化設(shè)計、還有SOI構(gòu)造、超薄膜SOI構(gòu)造等，全部考慮并使它們最適化當(dāng)然是理想的，但也可以不滿足全部的構(gòu)造，而是通過采用部分構(gòu)造來改善器件的特性。
發(fā)明的效果如上所述，根據(jù)本發(fā)明可以提供一種MOSFET，其具有不用犧牲器件的耐壓就可實現(xiàn)低導(dǎo)通電壓且低輸出電容的構(gòu)造。
另外，使用本發(fā)明的MOSFET作為光電繼電器，可得到能穩(wěn)定導(dǎo)通、關(guān)斷高頻信號的光電繼電器。
權(quán)利要求
1.一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；第1導(dǎo)電型漂移半導(dǎo)體層，其在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域，從上述第1導(dǎo)電型基極層向上述第2導(dǎo)電型漏極層延長形成；第2導(dǎo)電型漂移半導(dǎo)體層，其與上述第1導(dǎo)電型漂移半導(dǎo)體層并列設(shè)置；及柵電極，其在這些第1導(dǎo)電型漂移半導(dǎo)體層和第2導(dǎo)電型漂移半導(dǎo)體層表面的大致一半以上，使柵極絕緣膜介于中間而形成；上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層，它們的濃度和尺寸如下選定，即在上述第2導(dǎo)電型源極層和上述第2導(dǎo)電型漏極層間未施加電壓的熱平衡狀態(tài)下，上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層至少在上述柵極絕緣膜附近耗盡。
2.如權(quán)利要求
1所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層交替地重復(fù)排列。
3.如權(quán)利要求
1所述的場效應(yīng)晶體管，其特征在于在排列著上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的區(qū)域的上述第2導(dǎo)電型漏極層側(cè)表面，形成比上述柵極絕緣膜更厚的絕緣膜。
4.如權(quán)利要求
1所述的場效應(yīng)晶體管，其特征在于上述襯底由絕緣襯底形成。
5.如權(quán)利要求
1所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層分別形成為條狀。
6.如權(quán)利要求
1所述的場效應(yīng)晶體管，其特征在于上述第2導(dǎo)電型漂移半導(dǎo)體層的摻雜量在1.0×1011～6.0×1013cm-2的范圍。
7.如權(quán)利要求
1所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的重復(fù)間距在0.01μm～5μm之間。
8.一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；第1導(dǎo)電型漂移半導(dǎo)體層，其在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域，從上述第1導(dǎo)電型基極層向上述第2導(dǎo)電型漏極層延長形成；第2導(dǎo)電型漂移半導(dǎo)體層，其與上述第1導(dǎo)電型漂移半導(dǎo)體層并列設(shè)置；及柵電極，其在這些第1導(dǎo)電型漂移半導(dǎo)體層和第2導(dǎo)電型漂移半導(dǎo)體層表面的大致一半以上，使柵極絕緣膜介于中間而形成；上述第1導(dǎo)電型漂移半導(dǎo)體層的雜質(zhì)濃度被設(shè)定為源極側(cè)實質(zhì)上比漏極側(cè)高，另外，上述第2導(dǎo)電型漂移半導(dǎo)體層的雜質(zhì)濃度被設(shè)定為漏極側(cè)實質(zhì)上比源極側(cè)高。
9.如權(quán)利要求
8所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層交替地重復(fù)排列。
10.如權(quán)利要求
8所述的場效應(yīng)晶體管，其特征在于在排列著上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的區(qū)域的上述第2導(dǎo)電型漏極層側(cè)表面，形成比上述柵極絕緣膜更厚的絕緣膜。
11.如權(quán)利要求
8所述的場效應(yīng)晶體管，其特征在于上述襯底由絕緣襯底形成。
12.如權(quán)利要求
8所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層分別形成為條狀。
13.如權(quán)利要求
8所述的場效應(yīng)晶體管，其特征在于上述第2導(dǎo)電型漂移半導(dǎo)體層的摻雜量在1.0×1011～6.0×1013cm-2的范圍。
14.如權(quán)利要求
8所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的重復(fù)間距在0.01μm～5μm之間。
15.一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；第1導(dǎo)電型漂移半導(dǎo)體層，其在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域，從上述第1導(dǎo)電型基極層向上述第2導(dǎo)電型漏極層延長形成；第2導(dǎo)電型漂移半導(dǎo)體層，其與上述第1導(dǎo)電型漂移半導(dǎo)體層并列設(shè)置；及柵電極，其在這些第1導(dǎo)電型漂移半導(dǎo)體層和第2導(dǎo)電型漂移半導(dǎo)體層表面的大致一半以上，使柵極絕緣膜介于中間而形成；當(dāng)上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的摻雜量為Φ、條寬為W時，它們之間具有如下的關(guān)系，即Φ×W≤1×108(cm-1)。
16.如權(quán)利要求
15所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層交替地重復(fù)排列。
17.如權(quán)利要求
15所述的場效應(yīng)晶體管，其特征在于在排列著上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的區(qū)域的上述第2導(dǎo)電型漏極層側(cè)表面，形成比上述柵極絕緣膜更厚的絕緣膜。
18.如權(quán)利要求
15所述的場效應(yīng)晶體管，其特征在于上述襯底由絕緣襯底形成。
19.如權(quán)利要求
15所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層分別形成為條狀。
20.如權(quán)利要求
15所述的場效應(yīng)晶體管，其特征在于上述第2導(dǎo)電型漂移半導(dǎo)體層的摻雜量在1.0×1011～6.0×1013cm-2的范圍。
21.如權(quán)利要求
15所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的重復(fù)間距在0.01μm～5μm之間。
22.一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層的表面；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述襯底上；第1導(dǎo)電型漂移半導(dǎo)體層，其在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域，從上述第1導(dǎo)電型基極層向上述第2導(dǎo)電型漏極層延長形成；第2導(dǎo)電型漂移半導(dǎo)體層，其與上述第1導(dǎo)電型漂移半導(dǎo)體層并列設(shè)置；及柵電極，其在這些第1導(dǎo)電型漂移半導(dǎo)體層和第2導(dǎo)電型漂移半導(dǎo)體層表面的大致一半以上，使柵極絕緣膜介于中間而形成；上述柵電極被形成為夾著上述第1和第2導(dǎo)電型漂移半導(dǎo)體層。
23.如權(quán)利要求
22所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層交替地重復(fù)排列。
24.如權(quán)利要求
22所述的場效應(yīng)晶體管，其特征在于在排列著上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的區(qū)域的上述第2導(dǎo)電型漏極層側(cè)表面，形成比上述柵極絕緣膜更厚的絕緣膜。
25.如權(quán)利要求
22所述的場效應(yīng)晶體管，其特征在于上述襯底由絕緣襯底形成。
26.如權(quán)利要求
22所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層分別形成為條狀。
27.如權(quán)利要求
22所述的場效應(yīng)晶體管，其特征在于上述第2導(dǎo)電型漂移半導(dǎo)體層的摻雜量在1.0×1011～6.0×1013cm-2的范圍。
28.如權(quán)利要求
22所述的場效應(yīng)晶體管，其特征在于上述第1導(dǎo)電型漂移半導(dǎo)體層和上述第2導(dǎo)電型漂移半導(dǎo)體層的重復(fù)間距在0.01μm～5μm之間。
29.一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在絕緣襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層內(nèi)；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述絕緣襯底上；漂移層，其形成在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域；及柵電極，其在上述第1導(dǎo)電型基極層的表面，使柵極絕緣膜介于中間而形成；上述漂移層是由第1導(dǎo)電型漂移半導(dǎo)體層和第2導(dǎo)電型漂移半導(dǎo)體層形成的超級結(jié)型漂移層，所述第1導(dǎo)電型漂移半導(dǎo)體層與上述第1導(dǎo)電型基極層進(jìn)行電接觸，所述第2導(dǎo)電型漂移半導(dǎo)體層相對該第1導(dǎo)電型漂移半導(dǎo)體層，在與從上述第2導(dǎo)電型源極層至上述第2導(dǎo)電型漏極層的方向垂直的方向并列形成。
30.一種場效應(yīng)晶體管，其特征在于，具有第1導(dǎo)電型基極層，其設(shè)置在絕緣襯底表面；第2導(dǎo)電型源極層，其選擇地形成在上述第1導(dǎo)電型基極層內(nèi)；第2導(dǎo)電型漏極層，其形成在與上述第1導(dǎo)電型基極層分離的上述絕緣襯底上；漂移層，其形成在上述第1導(dǎo)電型基極層和第2導(dǎo)電型漏極層夾著的區(qū)域；及柵電極，其在上述第1導(dǎo)電型基極層的表面，使柵極絕緣膜介于中間而形成；上述漂移層是在上述第1導(dǎo)電型基極層和上述第2導(dǎo)電型漏極層之間形成的阻抗比上述基極層高的漂移半導(dǎo)體層，而且，柵電極由等于或大于上述第2導(dǎo)電型源極層與上述第2導(dǎo)電型漏極層之間的耐壓的電壓控制。
31.如權(quán)利要求
29所述的場效應(yīng)晶體管，其特征在于在上述第1導(dǎo)電型基極層內(nèi)，進(jìn)一步形成阻抗比選擇地形成了第1導(dǎo)電型的基極層低的低阻抗層，上述第1導(dǎo)電型低阻抗層和上述第2導(dǎo)電型源極層，在與從該第2源極層至上述第2導(dǎo)電型漏極層的方向大致垂直的方向，交替排列而形成。
32.如權(quán)利要求
31所述的場效應(yīng)晶體管，其特征在于上述柵電極在上述第2導(dǎo)電型漏極層與上述第2導(dǎo)電型源極層之間設(shè)有補償。
33.如權(quán)利要求
32所述的場效應(yīng)晶體管，其特征在于上述柵極絕緣膜的厚度比由設(shè)置在上述絕緣襯底表面的第1導(dǎo)電型基極層、第2導(dǎo)電型源極層、第2導(dǎo)電型漏極層和上述超級結(jié)型漂移層形成的SOI層的厚度的1/2厚。
34.如權(quán)利要求
33所述的場效應(yīng)晶體管，其特征在于上述絕緣襯底的厚度比上述柵極絕緣膜的厚度或上述SOI層的厚度厚。
35.如權(quán)利要求
29所述的場效應(yīng)晶體管，其特征在于形成與上述第1導(dǎo)電型基極層電接觸的第1導(dǎo)電型低阻抗層，該第1導(dǎo)電型低阻抗層和上述第2導(dǎo)電型源極層，在與從該上述第2導(dǎo)電型源極層至上述第2導(dǎo)電型漏極層的方向大致垂直的方向交替排列形成。
36.如權(quán)利要求
35所述的場效應(yīng)晶體管，其特征在于在上述柵電極和上述第2導(dǎo)電型漏極層之間設(shè)有補償。
37.如權(quán)利要求
36所述的場效應(yīng)晶體管，其特征在于上述柵極絕緣膜的厚度比由設(shè)置在上述絕緣襯底表面的第1導(dǎo)電型基極層、第2導(dǎo)電型源極層、第2導(dǎo)電型漏極層和上述超級結(jié)型漂移層形成的SOI層的厚度的1/2厚。
38.如權(quán)利要求
37所述的場效應(yīng)晶體管，其特征在于上述絕緣襯底的厚度比上述柵極絕緣膜的厚度或上述SOI層的厚度厚。
39.一種場效應(yīng)晶體管電路，其特征在于具有源電極和柵電極被共用連接、被相互串聯(lián)了的至少2個場效應(yīng)晶體管，這些場效應(yīng)晶體管由如權(quán)利要求
1至38任一項所述的場效應(yīng)晶體管構(gòu)成。
40.一種光電繼電器，其特征在于，具有發(fā)光器件，其被施加開關(guān)控制輸入信號；光致電力器件，其受到該發(fā)光器件發(fā)出的光，產(chǎn)生直流電壓；及至少2個場效應(yīng)晶體管，其被施以該光致電力器件的輸出電壓，源電極和柵電極被共用連接、相互串聯(lián)；這些場效應(yīng)晶體管由上述權(quán)利要求
1至38任一項所述的場效應(yīng)晶體管構(gòu)成，施加在上述柵電極的光致電力器件的輸出電壓與上述場效應(yīng)晶體管的源、漏間的耐壓相等，或比上述場效應(yīng)晶體管的源、漏間的耐壓更大。
41.如權(quán)利要求
40所述的光電繼電器，其特征在于上述至少2個的場效應(yīng)晶體管由同一絕緣襯底上形成的SOI層形成，具有共用的源電極焊盤和柵電極焊盤，在該共用柵電極焊盤上，上述2個場效應(yīng)晶體管的各多晶硅柵電極在電氣上相互分離的狀態(tài)下連接。
42.如權(quán)利要求
41所述的光電繼電器，其特征在于在與上述2個場效應(yīng)晶體管間的多晶硅柵極配線對置的SOI層的至少一部分，形成濃度比上述基極層或漂移層高的第1導(dǎo)電型半導(dǎo)體層和隔離槽，由此進(jìn)行上述2個場效應(yīng)晶體管之間的電氣隔離。
43.如權(quán)利要求
40所述的光電繼電器，其特征在于上述2個場效應(yīng)晶體管相互被濃度比設(shè)置在它們周圍的基極層或漂移層高的第1導(dǎo)電型半導(dǎo)體層分離。
44.如權(quán)利要求
42所述的光電繼電器，其特征在于在上述共用柵電極焊盤上，以施加給上述源電極焊盤的電位為基準(zhǔn)，施加正或負(fù)的電位。
45.如權(quán)利要求
44所述的光電繼電器，其特征在于至少將上述發(fā)光器件、上述光致電力器件或上述至少2個的場效應(yīng)晶體管中的、上述光致電力器件和上述至少2個的場效應(yīng)晶體管收容在同一封裝中。
專利摘要
本發(fā)明提供一種MOSFET，可兼顧低導(dǎo)通阻抗和高耐壓且輸出電容(Cgd等)小。其形成了p型基極層(4)；在該p型基極層(4)的表面選擇形成的n型源極層(5)；與p型基極層(4)分離選擇形成的(n)型漏極層(7)；在p型基極層(4)和n型漏極層(9)間的區(qū)域表面，從(p)型基極層(4)朝n型漏極層(9)形成的p型高阻抗半導(dǎo)體層(13′)或n型漂移層(12)和p型漂移層(13)，且這些半導(dǎo)體層交替重復(fù)排列著。在n型源極層(5)和n型漏極層(7)間的區(qū)域，經(jīng)由柵極絕緣膜(14)形成柵極電極(15)。通過這種結(jié)構(gòu)，在柵極、源極和漏極為0電位時，依靠n型漂移層(12)和p型漂移層(13)間或柵極電極的電勢，柵極附近被耗盡。
文檔編號H01L29/423GKCN1276516SQ03107543
公開日2006年9月20日 申請日期2003年3月27日
發(fā)明者北川光彥, 相澤吉昭 申請人:株式會社東芝導(dǎo)出引文BiBTeX, EndNote, RefMan