專利名稱:包括金屬絕緣體金屬電容器的集成電路及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路器件，且更具體而言，涉及一種包括電容器的集成電路器件及其制造方法。
背景技術(shù)：
根據(jù)它們的結(jié)結(jié)構(gòu)，電容器例如可以被分為金屬氧化物硅(MOS)電容器、PN結(jié)電容器、多晶硅絕緣體多晶硅(PIP)電容器、金屬絕緣體金屬(MIM)電容器等。具體而言，除了MIM電容器以外的電容器使用單晶或多晶硅作為至少一種電極材料。使用單晶或多晶硅作為電極材料可以導(dǎo)致電容器電極的電阻減小。而且，當(dāng)將偏壓施加到單晶或多晶硅電極時(shí)，可以形成耗盡區(qū)且電壓可能變得不穩(wěn)定，這可能使得難于將電容保持在相同的水平。
因此，MIM電容器已經(jīng)被應(yīng)用于射頻(RF)器件、各種模擬/混合信號器件等。例如，MIM電容器已經(jīng)被用作高頻電路的RF電容器、用于有線/無線通訊的模擬電容器或?yàn)V波器、用于圖像傳感器的電容器、LCD驅(qū)動器IC(LDI)的電容器等。
MIM電容器的電容相對電壓關(guān)系一般由二次方程代表。因此，期望保持電容的電壓系數(shù)(簡稱為“VCC”)小于閾值，該系數(shù)是二次方程中的二次系數(shù)，從而具有MIM電容器的集成電路器件可以在可預(yù)定的范圍內(nèi)以穩(wěn)定的方式操作。另外，為了實(shí)現(xiàn)穩(wěn)定的、無誤差的集成電路器件，形成于給定的晶片上的多個MIM電容器的VCC值的分散通常應(yīng)盡可能地小。

發(fā)明內(nèi)容本發(fā)明的某些實(shí)施例提供了包括金屬絕緣體金屬(MIM)電容器的集成電路器件。該MIM電容器可以包括具有第一和第二層的上電極、介質(zhì)膜、下電極。上電極的第一層包括物理氣相沉積(PVD)上電極且上電極的第二層包括在PVD上電極上的離子化的PVD(IPVD)上電極。
在本發(fā)明的另一實(shí)施例中，IPVD上電極至多具有上電極的總厚度的50％的厚度。
在本發(fā)明的另一實(shí)施例中，下電極可以包括PVD阻擋膜和在PVD阻擋膜上的IPVD阻擋膜。在本發(fā)明的特定實(shí)施例中，下電極的表面可以被氮化。
本發(fā)明的某些實(shí)施例提供了包括金屬絕緣體金屬(MIM)電容器的集成電路器件。MIM電容器包括第一和第二層。上電極的第一層包括第一IPVD上電極且上電極的第二層包括第二IPVD上電極。
在本發(fā)明的另一實(shí)施例中，第二IPVD上電極可以具有不大于上電極的總厚度的50％的厚度。
雖然在以上主要相對于集成電路器件討論了本發(fā)明的實(shí)施例，但是還在這里提供了集成電路器件的制造方法。
圖1A到1C是示出根據(jù)本發(fā)明的某些實(shí)施例的包括在集成電路器件中的金屬絕緣體金屬(MIM)電容器的剖面。
圖2是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的制造中處理步驟的流程圖。
圖3是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的制造方法所使用的物理氣相沉積(PVD)系統(tǒng)的示意圖。
圖4是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的制造方法所使用的離子化PVD(IPVD)系統(tǒng)的示意圖。
圖5是示出根據(jù)本發(fā)明的某些實(shí)施例的具有被用作上電極的IPVD TiN膜的MIM電容器的電容-電壓(C-V)的曲線圖。
圖6A是示出根據(jù)本發(fā)明的某些實(shí)施例的具有被用作上電極的PVD TiN膜的MIM電容器的C-V的曲線圖。
圖6B是根據(jù)本發(fā)明的某些實(shí)施例的在晶片上測量的圖6A中示出的MIM電容器的電容圖。
圖7示出了根據(jù)本發(fā)明的某些實(shí)施例的具有PVD TiN阻擋膜的MIM電容器和包括PVD TiN阻擋膜和IPVD TiN阻擋膜的堆疊的結(jié)構(gòu)的MIM電容器的漏電流特性的曲線圖。
圖8示出了根據(jù)本發(fā)明的某些實(shí)施例的具有用作上電極的IPVD TiN膜的MIM電容器的C-V曲線的曲線圖，MIM電容器在形成下電極之后由NH3等離子體處理來制造。
圖9A示出了根據(jù)本發(fā)明的某些實(shí)施例的具有用作上電極的IPVD TiN膜的MIM電容器的C-V曲線的曲線圖，MIM電容器在形成下電極之后由NH3等離子體處理來制造。
圖9B是根據(jù)本發(fā)明的某些實(shí)施例的在晶片上測量的圖9A中的MIM電容器的電容圖。
圖10A是示出了根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器的C-V曲線的曲線圖。
圖10B是根據(jù)本發(fā)明的某些實(shí)施例的在晶片上測量的圖10A中的MIM電容器的電容圖。
圖11A到11C是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的剖面。
圖12是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的制造中處理步驟的流程圖。
具體實(shí)施方式參考其中顯示本發(fā)明的實(shí)施例的附圖在其后更加全面地描述本發(fā)明。然而，本發(fā)明可以以許多不同的形式實(shí)現(xiàn)且不應(yīng)解釋為限于這里闡述的實(shí)施例。而是，提供這些實(shí)施例使得本公開充分和完整，且向那些本領(lǐng)域的技術(shù)人員全面地傳達(dá)本發(fā)明的范圍。在附圖中，為了清晰夸大了層和區(qū)域的尺寸和相對尺寸?？梢岳斫猱?dāng)元件或?qū)颖环Q為在另一元件或?qū)印吧稀薄ⅰ斑B接到”和/或“耦合到”另一元件或?qū)訒r(shí)，它可以直接在其他元件或?qū)由匣蜻B接到、耦合到另一元件或?qū)?，或者可以存在中間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接”在其他元件“上”、“直接連接到”和/或“直接耦合到”另一元件或?qū)訒r(shí)，則沒有中間元件或?qū)哟嬖凇＿@里所用的術(shù)語“和/或”包括相關(guān)列舉項(xiàng)目的一個或更多的任何和所有組合。通篇相似的標(biāo)號指示相似的元件。
應(yīng)該理解，雖然術(shù)語第一、第二和第三可以用于此來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語限制。這些術(shù)語只用于區(qū)分一個元件、部件、區(qū)域、層或部分與其他元件、部件、區(qū)域、層或部分。因此，以下討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離本發(fā)明的教導(dǎo)。
另外，諸如“下”或“底”和“上”或“頂”的相對術(shù)語可以被用來描述一個元件和其他元件如圖中所示的關(guān)系。可以理解相對術(shù)語旨在包含除了在圖中所繪的方向以外的裝置的不同方向。例如，如果在圖中的裝置被翻轉(zhuǎn)，則被描述為在其他元件的“下”側(cè)的元件則應(yīng)取向在所述其他元件“上”。因此，示范性術(shù)語“下”可以包含“下”和“上”兩個方向，取決于圖的特定方向。相似地，如果在圖之一的裝置被翻轉(zhuǎn)，被描述為在其他元件的“下”或“下面”的元件則應(yīng)取向在所述其他元件“上”。因此，示范性術(shù)語“下”或“下面”可以包含下和上兩個方向。
參考橫截面圖示在這里描述了本發(fā)明的實(shí)施例，該圖示是本發(fā)明的理想實(shí)施例的示意圖。因此，本發(fā)明的實(shí)施例不應(yīng)解釋為限于這里所示的特別的區(qū)域形狀，而是包括由于例如由制造引起的形狀的偏離。例如，被示為矩形的注入?yún)^(qū)將通常具有修圓或彎曲的特征和/或在其邊緣具有注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。相似地，由注入形成的埋入?yún)^(qū)可以引起埋入?yún)^(qū)和通過其進(jìn)行注入的表面之間的區(qū)域中的某些注入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的且它們的形狀不旨在示出區(qū)域的精確的形狀且不旨在限制本發(fā)明的范圍。
這里所使用的術(shù)語是只為了描述特別的實(shí)施例的目的且不旨在限制本發(fā)明。如這里所用，“一”、“該”等單數(shù)形式也旨在包括復(fù)數(shù)形式，除非內(nèi)容清楚地指示另外的意思?？梢赃M(jìn)一步理解當(dāng)在此說明書中使用時(shí)術(shù)語“包括”和/或“包含”說明所述特征、區(qū)域、整體、步驟、操作、元件和/或組分的存在，但是不排出存在或添加一個或更多其他特征、區(qū)域、整體、步驟、操作、元件、組分和/或其組。
除非另有界定，這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有本發(fā)明屬于的領(lǐng)域的普通技術(shù)人員共同理解的相同的意思。還可以理解諸如那些在共同使用的字典中定義的術(shù)語應(yīng)解釋為一種與在相關(guān)技術(shù)和本公開的背景中的它們的涵義一致的涵義，而不應(yīng)解釋為理想化或過度正式的意義，除非在這里明確地如此界定。
首先參考圖1A到1C，將討論根據(jù)本發(fā)明的某些實(shí)施例的MIM電容器的剖面。如圖1A到1C所示，根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器包括下電極100、介質(zhì)膜200和上電極300。
為了展現(xiàn)正常的電容-電壓(C-V)曲線和好的VCC分散特性，在每個MIM電容器中，MIM電容器的上電極300包括物理氣相沉積(PVD)上電極310和離子化PVD(IPVD)上電極320。雖然圖1A到1C中所示的上電極300包括TiN，但是本發(fā)明的實(shí)施例不限于此配置。例如，上電極300還可以包括例如Ti、TaN、Ta、W、WN、HfN和/或ZrN，而不背離本發(fā)明的范圍。
存在PVD上電極310可允許MIM電容器呈現(xiàn)正常的C-V曲線和好的VCC分散特性，且IPVD上電極320可以減小上電極在隨后的通孔蝕刻工藝過程中被蝕刻的可能性。
圖2是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的制造中處理步驟的流程圖。將參考各個圖在這里討論圖2，且圖2的方框?qū)⒉话错樞蛴懻?。然而，一般而言，根?jù)本發(fā)明的各個實(shí)施例，圖2示出阻擋膜的形成(方框S1)、由虛線所示的可選的氮化步驟(S4)、介質(zhì)膜的形成(方框S2)和上電極的形成(方框S3)。
現(xiàn)參考圖1A到1C和圖2，在這里示出了上電極300的形成(方框S3)，其可以包括依次形成PVD上電極310(方框S31)和形成IPVD上電極320(方框S32)。
在本發(fā)明的某些實(shí)施例中，可以利用圖3所示的PVD系統(tǒng)形成PVD上電極310(方框S32)?，F(xiàn)參考圖3，在PVD系統(tǒng)的室10的下部中設(shè)置用于裝載半導(dǎo)體襯底(未顯示)的基座12，且在室10的上部中設(shè)置由沉積材料組成的靶14。磁場通過設(shè)置于靶14后的磁體16被施加到室10中，且提供到室10中的反應(yīng)氣體在磁場下被加速，由此產(chǎn)生高密度等離子體11。等離子體11中的陰離子與施加了負(fù)DC電壓18的靶14碰撞，由此產(chǎn)生濺射的靶顆粒。濺射的靶顆粒沉積在設(shè)置于基座12上的襯底(未顯示)上。
在本發(fā)明的某些實(shí)施例中，可以利用IPVD系統(tǒng)形成IPVD上電極320(方框S31)。IPVD系統(tǒng)是一種設(shè)備，其離子化濺射的靶顆粒且通過對襯底施加RF(射頻)偏壓而提高離子化的顆粒的方向性，由此改善了臺階覆蓋率，其與上述圖3的PVD系統(tǒng)不同。IPVD系統(tǒng)例如可以為離子金屬等離子體(IMP)濺射(AMAT)、自離子化等離子體(SIP)濺射(AMAT)、或中空陰極磁控管(HCM)濺射(NOVELLUS)。
如上所述，在本發(fā)明的某些實(shí)施例中，IPVD系統(tǒng)可以為SIP濺射。雖然這里討論了使用SIP濺射作為IPVD系統(tǒng)的本發(fā)明的實(shí)施例，但是本發(fā)明的實(shí)施例不限于該配置。例如，IPVD系統(tǒng)還可以為IMP濺射或HCM濺射，而不是SIP濺射。SIP濺射的細(xì)節(jié)例如在美國專利No.6183614、6306265和6790323以及美國專利申請公開No.20050051424中討論，其公開的全部內(nèi)容引入于此作為參考。
現(xiàn)參考圖4，將討論示出依據(jù)根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器的制造方法而使用的離子化IPVD系統(tǒng)的示意方框圖。如圖4所示，在室20的下部中設(shè)置用于裝載半導(dǎo)體襯底(未顯示)的基座22，且在室20的上部中設(shè)置由沉積材料組成的靶24。磁場通過設(shè)置于靶24后的磁體216被施加到室20中，且提供到室20中的反應(yīng)氣體在磁場下被加速，由此產(chǎn)生高密度等離子體21。等離子體21中的陰離子與施加了負(fù)DC電壓28的靶24碰撞，由此產(chǎn)生濺射的靶顆粒。另外，磁體26離子化濺射的靶顆粒，由此產(chǎn)生離子化的靶顆粒。通過從RF電源29施加到基座22的RF射頻偏壓，離子化的靶顆?？梢哉宫F(xiàn)改善的方向性。在該狀態(tài)，離子化的靶顆粒沉積在襯底上。
如上所述，根據(jù)本發(fā)明的某些實(shí)施例，上電極300形成為PVD上電極310和IPVD上電極320的疊層結(jié)構(gòu)。通常，PVD上電極或者IPVD上電極被用作MIM電容器的上電極。然而，常規(guī)的上電極結(jié)構(gòu)通常不滿足MIM電容器的期望的特性，如圖5到6B所示。
具體而言，首先參考圖5，將討論其中IPVD TiN膜(1000的厚度)被用作上電極的MIM電容器的C-V曲線。在正常的C-V曲線中，MIM電容器的電容對于電壓關(guān)系通常由二次方程代表，如以下等式1給出C＝C0(αV2+βV+1) 等式(1)其中C0是當(dāng)V為零(0)的電容。
如等式1所示，當(dāng)α(ppm/V2)盡可能小且β(ppm/V)盡可能接近零(0)時(shí)，所獲得的C-V曲線成為相對于C軸對稱且成為近似線性。結(jié)果，可以實(shí)現(xiàn)顯示可預(yù)期操作特性的MIM電容器。目前可獲得的模擬/混合信號器件具有1200(ppm/V2)以下的α值和約10.0％以下的α值的分散度，其后被稱為“VCC分散度”。
然而，圖5中示出的C-V曲線示出了從以上要求不正常的偏移。另外，相對于晶片的中心部分的MIM電容器的C-V曲線(1)和晶片的右邊緣的MIM電容器的C-V曲線(2)，晶片的左邊緣的MIM電容器的C-V曲線(3)顯示了10.0％以上較大的VCC分散度。
現(xiàn)參考圖6A和6B，將討論MIM電容器的C-V曲線和在晶片上測量的圖6A的MIM電容器的電容圖，MIM電容器具有用作上電極的厚度為1000的PVD膜。首先參考圖6A，當(dāng)PVD膜被用作上電極時(shí)，獲得了正常的C-V曲線。晶片的左邊緣的MIM電容器的C-V曲線(2)和晶片的右邊緣的MIM電容器的C-V曲線(3)相對于晶片的中心部分的MIM電容器的C-V曲線(1)顯示了約7.5％的小的VCC分散度。然而，如圖6B所示，當(dāng)PVD膜被用作上電極時(shí)，在晶片的邊緣可以觀察到其中MIM電容器具有負(fù)電容的多個失效點(diǎn)。圖6B中的數(shù)字值代表了電容(fF/μm2)因此，當(dāng)僅IPVD膜被用作上電極時(shí)，可以在介質(zhì)膜上沉積由RF襯底偏壓引起的具有更好的方向性的離子化靶顆粒。于是，介質(zhì)膜的表面可能被不利地影響，導(dǎo)致介質(zhì)膜和上電極之間的界面特性變得不穩(wěn)定，由此可能造成不正常的C-V曲線和非常大的VCC分散度。當(dāng)僅PVD膜被用作上電極時(shí)，可以在隨后的通孔蝕刻工藝過程中由于不良的膜致密度從而暴露了下面的介質(zhì)膜，導(dǎo)致上電極的低抗蝕刻性，由此可能引起MIM電容器的不正常的操作和失效。
于是，根據(jù)本發(fā)明的某些實(shí)施例，因?yàn)榘蓄w粒沒有被離子化且RF襯底偏壓沒被施加到介質(zhì)膜上，所以PVD上電極不會不利影響介質(zhì)膜的表面，且IPVD上電極顯示了對抗通孔蝕刻的具有良好膜致密度，則利用PVD上電極和在PVD上電極上的IPVD上電極，可以提供上電極。使用上述上電極可以允許MIM電容器顯示正常的C-V曲線和良好的VCC分散特性，且同時(shí)在隨后的通孔蝕刻工藝過程中，上電極不會被容易地蝕刻，由此可以提供沒有誤差的MIM電容器。
在本發(fā)明的某些實(shí)施例中，IPVD上電極的厚度可以為上電極的總厚度的約50％以下。例如，IPVD上電極對于PVD上電極的厚度比例可以為從約2∶8到約4∶6。當(dāng)形成IPVD上電極時(shí)，DC功率可以從約10.0到約30.0kW，RF功率的頻率可以為約13.56MHz，且RF功率可以為從約100到約1000W。在本發(fā)明的特定實(shí)施例中，可以施加從約400到約500W的RF功率。
再次參考圖1A到1C，下電極100與上述的上電極300一起構(gòu)成了MIM電容器，該下電極100包括主下電極110和覆蓋下電極120。主下電極110可以例如包括具有良好電導(dǎo)率的鋁或銅。覆蓋下電極120可以包括接觸膜120a和阻擋膜120b、120c或120b/120c的疊層結(jié)構(gòu)，接觸膜120a用于促進(jìn)與主下電極110的接觸，而阻擋膜則能夠減小構(gòu)成主下電極110的材料擴(kuò)散的可能性。
雖然圖1A到1C示出了TiN/Ti的疊層結(jié)構(gòu)被用作阻擋膜120b、120c或120b/120c和接觸膜120a的疊層結(jié)構(gòu)，但是本發(fā)明的實(shí)施例不限于該配置。例如，還可以使用TaN/Ta、WN/W等的疊層結(jié)構(gòu)，而不背離本發(fā)明的范圍。
再次參考圖1A到1C和2，在形成阻擋膜(方框S1)中，經(jīng)由路線a，如圖1A所示的PVD阻擋膜可以形成于襯底上，襯底具有主下電極和在其上形成的接觸膜。經(jīng)由路線b，如圖1B所示的IPVD阻擋膜可以形成于襯底上，襯底具有主下電極和在其上形成的接觸膜。經(jīng)由路線c，如圖1C所示的PVD阻擋膜和IPVD阻擋膜的疊層結(jié)構(gòu)可以形成于襯底上，襯底具有主下電極和接觸膜。
當(dāng)根據(jù)本發(fā)明的某些實(shí)施例，阻擋膜形成為IPVD阻擋膜120c或PVD阻擋膜和IPVD阻擋膜120b/120c的疊層結(jié)構(gòu)時(shí)，可以改善漏電流特性。
現(xiàn)參考圖7，將討論示出漏電流特性的曲線圖。如圖7所示，包括IPVDTiN阻擋膜(400)和PVD TiN阻擋膜(400)的MIM電容器的漏電流特性(2)比包括PVD TiN阻擋膜的MIM電容器的漏電流特性(1)更好。
在本發(fā)明的某些實(shí)施例中，IPVD阻擋膜的厚度可以為疊層的阻擋膜的總厚度的50.0％以下，可以改善漏電流特性和VCC的分散度。例如，IPVD阻擋膜和PVD阻擋膜的厚度比可以為從約1∶1到約1∶10。
再次參考圖2，在介質(zhì)膜的形成(方框S2)中，介質(zhì)膜例如可以包括由Al、Hf、Zr、La、Si、Ta、Ti、Sr、Ba、Pb、Cr、Mo、W、Y、Mn或其組合的氧化物或氮化物制成的單層或多層膜。由此，利用對于本領(lǐng)域的技術(shù)人員公知的各種方法之一，可以進(jìn)行介質(zhì)膜的形成，因此，為了簡潔的原因?qū)⑹÷云浼?xì)節(jié)描述。
在阻擋膜的形成(方框S1)之后，在形成介質(zhì)膜(方框S2)之前，可以可選地進(jìn)行下電極的表面的氮化，其細(xì)節(jié)已在以上討論。氮化可以例如為使用例如NH3或N2的氮基氣體的等離子體處理。氮化可以在從約100到約500℃的溫度下進(jìn)行持續(xù)從約10.0秒到約10.0分鐘。氮化也可以基于以下的事實(shí)，即MIM電容器的C-V曲線和VCC的分散度可以受到上述的氮化的影響。
圖8示出了包括具有1000的厚度的IPVD TiN膜的MIM電容器的C-V曲線，其與圖5中使用的MIM電容器基本相同，除了它們在形成下電極之后由NH3等離子體處理來制造以外。NH3等離子體處理在約300℃下進(jìn)行約一分鐘。
現(xiàn)參考圖5和8，與圖5的MIM電容器相比，圖8的MIM電容器示出了由NH3等離子體處理引起的相對正常的C-V曲線。然而，NH3等離子體處理單獨(dú)就可以減小VCC的分散度。
圖9A示出了包括具有1000的厚度的PVD TiN上電極的MIM電容器的C-V曲線，其與圖6A和6B中使用的MIM電容器基本相同，除了它們在形成下電極之后由NH3等離子體在約300℃下處理一分鐘來制造以外。圖9B示出了在晶片上測量的圖9A的MIM電容器的電容圖。
現(xiàn)參考圖9A和6A，與圖6的MIM電容器相比，圖9A的MIM電容器示出了更好的C-V曲線分布和良好的VCC分散特性。然而，圖9B的電容圖示出了NH3等離子體處理單獨(dú)通常不能防止在晶片的邊緣出現(xiàn)失效。
氮化工藝去除了形成于下電極的表面上的天然氧化物膜，且導(dǎo)致下電極的表面的氮化，由此可以改善下電極和介質(zhì)膜之間的界面特性，可以引起VCC的分散度的顯著減小。就此而言，本發(fā)明的某些實(shí)施例提供了一種具有改善的VCC分散度的MIM電容器。具體而言，根據(jù)本發(fā)明的某些實(shí)施例的MIM電容器包括氮化的下電極和包括PVD上電極和IPVD上電極的疊層結(jié)構(gòu)的上電極的組合。
現(xiàn)參考圖10A和10B，將討論根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器的C-V曲線和在晶片上測量的圖10A的MIM電容器的電容圖。利用MIM電容器，獲得了圖10A和10B的結(jié)果，該MIM電容器包括下電極、HfO2+O2-HfNO介質(zhì)膜和上電極，該下電極包括Al制成的主下電極、具有約50厚度的Ti接觸膜、具有約400厚度的PVD TiN阻擋膜、和具有約400厚度的IPVD TiN阻擋膜，該上電極包括具有約600厚度的PVD TiN上電極和具有約600厚度的IPVD TiN上電極。
現(xiàn)參考圖10A，根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器顯示了正常的C-V曲線。另外，α值是769到829(ppm/V2)，其遠(yuǎn)小于1200(ppm/V2)，且晶片的左邊緣的MIM電容器的C-V曲線(2)和晶片的右邊緣的MIM電容器的C-V曲線(3)相對于晶片的中心部分的MIM電容器的C-V曲線(1)顯示了約7.5％的小的VCC分散度。如圖10B所示，沒有觀察到在形成于晶片上的MIM電容器中的電容器失效，這表示根據(jù)本發(fā)明的某些實(shí)施例可以減小電容失效的可能性。
圖11A到11C是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的剖面。圖12是示出根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件中MIM電容器的制造中處理步驟的流程圖。圖11A到12中示出的本發(fā)明的實(shí)施例與圖1到10B中所示的本發(fā)明的實(shí)施例基本相同，除了上電極的結(jié)構(gòu)和制造工藝以外。因此，為了簡潔的原因這里將僅討論不同，因?yàn)閰⒖紙D1到10B已經(jīng)在以上討論了其他的元件和制造工藝。
現(xiàn)參考圖11A到11C，根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器包括上電極，該上電極包括第一IPVD上電極410和第二IPVD上電極420。
如圖12所示，結(jié)合圖11A到11C，上電極400的形成(方框S3’)包括通過對襯底施加第一RF偏壓(方框S31’)來形成第一IPVD上電極410，且通過對襯底施加大于第一RF偏壓的第二RF偏壓(方框S32’)來形成第二IPVD上電極420。
通過施加盡可能小的第一RF襯底偏壓，第一IPVD上電極410可以具有與圖1A到1C所示的PVD上電極310基本相同的特性，由此提供了具有正常C-V曲線和良好的VCC分散特性的MIM電容器。另外，通過施加大于第一RF襯底偏壓的第二RF襯底偏壓，在隨后的通孔蝕刻工藝過程中第二IPVD上電極420不易被蝕刻，由此可以提供沒有失效的MIM電容器。圖11A到11C示出上電極400由TiN制成，但是Ti、TiN、Ta等也可以被用作上電極材料，而不背離本發(fā)明的范圍。第一RF襯底偏壓可以從約100到約400W，且第二RF襯底偏壓可以從約400到約1000W。
參考圖1A到12如上所述，根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器顯示了正常的C-V曲線和良好的VCC分散特性。因此，集成電路器件可以以穩(wěn)定且沒有誤差的方式操作。根據(jù)本發(fā)明的某些實(shí)施例的集成電路器件的MIM電容器的制造中的工藝步驟，可以在晶片的整個表面上制造具有期望的電容的MIM電容器，而與晶片的位置無關(guān)。
在附圖和說明書中，已經(jīng)公開了本發(fā)明的典型實(shí)施例，盡管使用了特定的術(shù)語，它們僅在一般和描述性的意思上使用且不用于限制的目的，本發(fā)明的范圍由權(quán)利要求
闡述。
本申請涉及并要求在2005年11月12日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2005-0108305的優(yōu)先權(quán)，其全部內(nèi)容引入于此作為參考。
權(quán)利要求
1.一種包括金屬絕緣體金屬電容器的集成電路器件，所述金屬絕緣體金屬電容器包括下電極；所述下電極上的介質(zhì)膜；和所述介質(zhì)膜上的上電極，所述上電極具有第一和第二層，所述第一層包括物理氣相沉積上電極，所述第二層包括在所述物理氣相沉積上電極上的離子化物理氣相沉積上電極。
2.根據(jù)權(quán)利要求
1所述的器件，其中離子化物理氣相沉積上電極至多具有所述上電極的總厚度的50％的厚度。
3.根據(jù)權(quán)利要求
1所述的器件，其中所述下電極包括物理氣相沉積阻擋膜和在所述物理氣相沉積阻擋膜上的離子化物理氣相沉積阻擋膜。
4.根據(jù)權(quán)利要求
3所述的器件，其中所述下電極的表面被氮化。
5.一種包括金屬絕緣體金屬電容器的集成電路器件，所述金屬絕緣體金屬電容器包括下電極；所述下電極上的介質(zhì)膜；和所述介質(zhì)膜上的上電極，所述上電極具有第一和第二層，所述第一層包括其中使用了第一射頻偏壓的第一離子化物理氣相沉積上電極，所述第二層包括其中使用了第二射頻偏壓的第二離子化物理氣相沉積上電極，所述第二射頻偏壓大于所述第一射頻偏壓。
6.根據(jù)權(quán)利要求
5所述的器件，其中所述第二離子化物理氣相沉積上電極具有不大于所述上電極的總厚度的50％的厚度。
7.根據(jù)權(quán)利要求
5所述的器件，其中所述下電極包括物理氣相沉積阻擋膜和在所述物理氣相沉積阻擋膜上的離子化物理氣相沉積阻擋膜。
8.根據(jù)權(quán)利要求
7所述的器件，其中所述下電極的表面被氮化。
9.一種包括金屬絕緣體金屬電容器的集成電路器件，所述金屬絕緣體金屬電容器包括下電極，所述下電極的表面被氮化，且所述下電極包括物理氣相沉積阻擋膜和在所述物理氣相沉積阻擋膜上的離子化物理氣相沉積阻擋膜；所述下電極上的介質(zhì)膜；和所述介質(zhì)膜上的上電極，所述上電極具有第一和第二層，所述第一層包括物理氣相沉積上電極，所述第二層包括離子化物理氣相沉積上電極。
10.根據(jù)權(quán)利要求
9所述的器件，其中所述離子化物理氣相沉積上電極具有不大于所述上電極的總厚度的50％的厚度。
11.一種制造包括金屬絕緣體金屬電容器的集成電路器件的方法，所述方法包括形成下電極；在所述下電極上形成介質(zhì)膜；和在所述介質(zhì)膜上形成具有第一和第二層的上電極，通過依次進(jìn)行物理氣相沉積和其中使用了射頻偏壓的離子化物理氣相沉積，形成包括物理氣相沉積上電極的第一層和包括離子化物理氣相沉積上電極的第二層。
12.根據(jù)權(quán)利要求
11所述的方法，其中形成所述離子化物理氣相沉積上電極包括形成具有不大于所述上電極的總厚度的50％的厚度的離子化物理氣相沉積上電極。
13.根據(jù)權(quán)利要求
11所述的方法，其中形成所述下電極包括依次形成物理氣相沉積阻擋膜和離子化物理氣相沉積阻擋膜。
14.根據(jù)權(quán)利要求
13所述的方法，還包括氮化所述下電極的表面。
15.根據(jù)權(quán)利要求
14所述的方法，其中所述氮化包括氮基等離子體處理。
16.一種制造包括金屬絕緣體金屬電容器的集成電路器件的方法，所述方法包括形成下電極；在所述下電極上形成介質(zhì)膜；和在所述介質(zhì)膜上形成具有第一和第二層的上電極，通過依次進(jìn)行其中使用了第一射頻偏壓的物理氣相沉積和其中使用了第二射頻偏壓的離子化物理氣相沉積，形成包括第一離子化物理氣相沉積上電極的第一層和包括第二離子化物理氣相沉積上電極的第二層，所述第二射頻偏壓大于所述第一射頻偏壓。
17.根據(jù)權(quán)利要求
16所述的方法，其中形成所述第二離子化物理氣相沉積上電極包括形成具有不大于所述上電極的總厚度的50％的厚度的第二離子化物理氣相沉積上電極。
18.根據(jù)權(quán)利要求
16所述的方法，其中形成所述下電極包括依次形成物理氣相沉積阻擋膜和離子化物理氣相沉積阻擋膜。
19.根據(jù)權(quán)利要求
18所述的方法，還包括氮化所述下電極的表面。
20.根據(jù)權(quán)利要求
19所述的方法，其中所述氮化包括氮基等離子體處理。
21.一種制造包括金屬絕緣體金屬電容器的集成電路器件的方法，所述方法包括通過依次進(jìn)行物理氣相沉積和其中使用了射頻偏壓的離子化物理氣相沉積，形成下電極，所述下電極具有物理氣相沉積阻擋膜和離子化物理氣相沉積阻擋膜；氮化所述下電極的表面，在所述氮化的下電極上形成介質(zhì)膜；和在所述介質(zhì)膜上形成具有第一和第二層的上電極，通過依次進(jìn)行物理氣相沉積和其中將射頻偏壓施加到襯底的離子化物理氣相沉積，形成包括物理氣相沉積上電極的第一層和包括離子化物理氣相沉積上電極的第二層。
22.根據(jù)權(quán)利要求
21所述的方法，其中形成所述離子化物理氣相沉積上電極包括形成具有不大于所述上電極的總厚度的50％的厚度的離子化物理氣相沉積上電極。
23.根據(jù)權(quán)利要求
21所述的方法，其中所述氮化包括氮基等離子體處理。
專利摘要
本發(fā)明提供了包括金屬絕緣體金屬(MIM)電容器的集成電路器件及其制造方法。MIM電容器可以包括具有第一和第二層的上電極。上電極的第一層包括物理氣相沉積(PVD)上電極且上電極的第二層包括在PVD上電極上的離子化的PVD(IPVD)上電極。
文檔編號H01L21/82GK1992261SQ200610143564
公開日2007年7月4日 申請日期2006年11月13日
發(fā)明者權(quán)大振, 樸廷珉, 元皙俊, 宋珉宇, 金元洪, 金柱然 申請人:三星電子株式會社導(dǎo)出引文BiBTeX, EndNote, RefMan