專利名稱:動(dòng)態(tài)隨機(jī)存取存貯器單元(dRAM)和生產(chǎn)方法
本發(fā)明是涉及半導(dǎo)體器件，特別是動(dòng)態(tài)隨機(jī)存取存貯器。(以下簡(jiǎn)稱dRAM)
大單片dRAM的發(fā)展遇了很多問(wèn)題，這些問(wèn)題中最重要的一個(gè)是為了在芯片上放置更多的單元，不增加軟誤差率，縮小DRAM單元的尺寸。大的dRAM是硅基，且每個(gè)典型單元都包括單個(gè)金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)管，它的源極聯(lián)至貯能電容器，它的漏極聯(lián)至位線，它的柵極和字線相聯(lián);當(dāng)單元的電容器上存滿電荷時(shí)，為邏輯“1”，而不存任何電荷時(shí)，為邏輯“0”。照慣例，單元電容器是借助于反向?qū)有纬傻?。反向?qū)右”〉难趸飳訌?fù)蓋的電極分離開(kāi)，用耗盡層和襯底分離開(kāi)。然而，為保持穩(wěn)定的線路工作，電容器需要足夠大，以產(chǎn)生足夠的信噪比。這就要為電容器花很大的襯底。此外，這樣的MOS電容是有缺點(diǎn)的在襯底里被α粒子產(chǎn)生充電(5兆電子伏特，α粒子能產(chǎn)生大于危險(xiǎn)電子所產(chǎn)生的200×10-15庫(kù)倫)，從襯底引入的干擾，pn結(jié)的泄漏通過(guò)全部電容面積。要求單元管子具有低于最低限度的泄漏。在dRAM單元中典型的存貯電荷是250×10-15庫(kù)倫(250毫微微庫(kù)倫)。對(duì)于5V電源來(lái)說(shuō)，就要求能存貯50×10-15法拉(1法拉＝96520庫(kù)倫)的電容器;電容器的面積大約20平方微米，存貯氧化物厚度為150A(A＝10-8厘米)。如果采用通二維技術(shù)，這就使單元尺寸較小。
解決這些問(wèn)題的第一個(gè)途徑發(fā)表在JOLLY等人的文章里，題為重結(jié)晶多晶硅的動(dòng)態(tài)RAM單元。(4LEEE ELec DevLett8(1983))。
用這樣途徑形成單元的所有元件，包括兩個(gè)存取管和電荷存貯電容器，它們都在硅襯底的沉積在氧化物層的重結(jié)晶多晶硅束的層內(nèi)。位線處于重結(jié)晶多晶硅層中，當(dāng)管子接通時(shí)引導(dǎo)電荷流入存貯區(qū)，該區(qū)由重?fù)诫s物組成。重結(jié)晶多晶硅的頂部，底部和三側(cè)面被熱生長(zhǎng)氧化物包圍著。因?yàn)樯舷聝蓚€(gè)地極用電容器絕緣體氧化物同重結(jié)晶多晶硅的貯存區(qū)分離開(kāi)，存貯能力大約是具有相同存貯面積的普通電容器的兩倍。此外，下層氧化物把存貯區(qū)同注入到襯底里的任何電荷相隔絕，這些電荷或者是由周?chē)木€路產(chǎn)生，或者由α粒子產(chǎn)生，或者由其它生成軟誤差的輻射產(chǎn)生。此外，位線下邊厚的氧化物和全部側(cè)壁氧化物隔離減少了位線電容量?？墒?，即使超過(guò)一般設(shè)計(jì)，加倍電容量也沒(méi)有足夠地收縮被單元電容器所占有的面積。此外，束重結(jié)晶作用干擾下面的結(jié)構(gòu)，并且不是簡(jiǎn)單的，確定的過(guò)程。
縮小dRAM尺寸的第二個(gè)途徑是借助于極板延伸到襯底里去的電容器。此電容器稱為波紋電容器，在H·Sunami等人的文章里描述過(guò)它。文章名兆位動(dòng)態(tài)MOS存貯器波紋電容器單元(CCC)。(LEEE LEDM Tech Digest 806(1982))。H·Sunami等人的文章兆位動(dòng)態(tài)MOS存貯器的波紋電容器，(4LEEE ELec Dev Lett 90(1983))。K·Itoh等人的文章帶片電壓限制器的一種試驗(yàn)一兆位動(dòng)態(tài)RAM。(1984LEEE LSSCC Digest of Tech Papers 282)。波紋電容器擴(kuò)展到硅襯底中約2.5微米。加工過(guò)程如下述利用化學(xué)汽相淀積(CVD)二氧化硅遮膜，采用通常反應(yīng)性的CCL4氧體濺蝕方法制成溝，濕浸清除任何干浸損傷和污染。在溝形成后，在溝道壁上形成二氧化硅/氮化硅/二氧化硅三層存貯層。最后，溝用低壓化學(xué)汽相淀積(LPCVD)多晶硅填滿。波紋電容器的使用肯定能產(chǎn)生大于七倍一般單元的電容量，3微米×7微米的單元有60FF存貯電容量。
縮小電容單元所占面積的第三個(gè)途徑類似前述，在溝內(nèi)形成電容器。例如E·Aral的文章亞微型MOS超大規(guī)模(VLSI)集成電路的過(guò)程工藝。(IEEE IEDM Tech Digest 19(1983))。K·Minegishi等人的文章采用摻雜表面溝電容單元亞微CMOS兆位動(dòng)態(tài)RAM，(IEEE IEDM Tech Digest 319(1983))。T·Morie等人的文章兆位級(jí)MO Sd RAM的耗盡溝電容器技術(shù)。(4 IEEE Elec Dev Lett 411(1983))。所有文章都是描寫(xiě)除電容之外，用一般方法設(shè)計(jì)的單元，電容器的板極從平行于襯底變?yōu)榘鍢O放到襯底溝的壁上。簡(jiǎn)單地利用深溝，這樣的溝電容允許襯底每單位面積有大的電容量。在這些文章里所描述電容器的生產(chǎn)方法如下首先用取向(100)，P型，4-5歐姆一厘米電阻率硅襯底，用電子束直寫(xiě)法形成寬0.4-1.0微米溝模型。用CBrF3約14毫托壓力(托＝1毫米水汞柱)用活性離子腐蝕開(kāi)鑿1-3微米深溝;用在硝酸和氫氟酸、醋酸混合物中浸蝕的辦法從溝表面清除反應(yīng)離子刻蝕(RIE)污點(diǎn)。用PH3/SiH4/O2氣體系統(tǒng)化學(xué)汽相淀積法沉淀出磷硅玻璃，把磷擴(kuò)散到溝表面層里去，并且用氫氟酸把磷硅玻璃洗掉。在溝壁上的干氧O2內(nèi)生長(zhǎng)了150-500A厚的SiO2或沉積500A厚的CVDSi3N4。最后，用LPCVD多晶硅把溝填滿。溝側(cè)壁每單位面積電容量和一般電容器每單位面積電容量不相上下;所以，深溝電容器通過(guò)增加每單位襯底面積的存貯電容器面積，能縮小單元襯底面積。然而，在這些溝電容器里的單元管子是在鄰近電容器整塊襯底上形成的，它像在第一情況一樣沒(méi)有被隔離。
用溝隔離是眾所周知的，且已有廣泛研究如R·Rung等人的文章深溝隔離CMOS器件。(IEEE IEDM Tech Digest237(1982));K·Cham等人的文章在溝CMOS工藝中溝倒置問(wèn)題的研究，(4 IEEE Elec Dev Lett 303(1983));A·Hayasaka等人的文章高速雙極性超大規(guī)模集成電路的U-型溝絕緣技術(shù)(IEEE IEDM Tech Digest 5862(1982))。H·Goto等人的文章IOP-11高性能雙極性存貯器的隔離技術(shù)(工藝)，(IEEE IEDM Tech Digest 58(1982));T·Yamaguehi等人的文章自補(bǔ)賞TiSi2高速解鎖0.5-Um溝道CMOS和深溝隔離工藝，(IEEE IEDM Tech Digest 522(1983));S·Kohyama等人的文章CMOS工藝方向，(IEEE IEDM Tech Digest 151(1983));K·Cham等人的文章溝隔離的CMOS工藝的表面倒置問(wèn)題的表征及模型化，(IEEE IEDM Tech Digest 23(1983))。這些隔離溝的形成相似于前述溝和波紋電容器;例如，制作布線圖案(典型地用氧化物遮蔽)，用CBr F3，CCl4，Cl2-H2，CCl4-o2等反應(yīng)離子刻蝕坑道，側(cè)壁的熱氧化作用(加低壓化學(xué)汽相淀積滲氮)并用多晶硅填滿。
然而，來(lái)再結(jié)晶單元占很大襯底面積且溝電容器單元不能把管子和電容器存貯板極同襯底隔開(kāi)。所有這些單元不能最小化所占襯底面積。
本發(fā)明提供單管動(dòng)態(tài)RAM的單元結(jié)構(gòu)，單元陣列和生產(chǎn)方法，這一方法把單元管子制作在含有單元電容器的襯底溝的側(cè)壁上;這些溝位于陣列的字線和位線交叉的下面，把管子疊加在溝內(nèi)電容器的上層，可在襯底提供最小的單元面積并解決了動(dòng)態(tài)RAM陣列密集封裝問(wèn)題。此外，管子溝道可以同襯底絕緣，并且板極存貯單元電荷的電容器也可以同襯底絕緣，由此，解決了隔離問(wèn)題。
圖形說(shuō)明
圖1A-B是較佳實(shí)施例動(dòng)態(tài)RAM單元和陣列的等效線路圖和局部存貯陣列幾何圖;
圖2是首先推薦的實(shí)施例動(dòng)態(tài)RAM單元沿圖1B的2-2的斷面正視圖;
圖3A-C表示第一個(gè)較佳實(shí)施例動(dòng)態(tài)RAM單元制造生產(chǎn)方法的步驟順序;
圖4表示第二個(gè)較佳實(shí)施例動(dòng)態(tài)RAM單元;
圖5A-B是第三個(gè)較佳實(shí)施例動(dòng)態(tài)RAM單元原理圖的斷面和平面視圖;
圖6A-G表示第三個(gè)較佳實(shí)施例動(dòng)態(tài)RAM單元制造方法及生產(chǎn)步驟的順序;
圖7是第四較佳實(shí)施例動(dòng)態(tài)RAM單元的原理圖的斷面視圖;
圖8是沿圖1B的線8-8剖開(kāi)的第五較佳實(shí)施例動(dòng)態(tài)RAM單元的原理圖的斷面正視圖;
圖9A-G表示第五較佳實(shí)施例動(dòng)態(tài)RAM單元制造方法及工藝步驟的順序;
圖10是第六較佳實(shí)施例動(dòng)態(tài)RAM單元的原理的斷面正視圖;
圖11A-G表示第六較佳實(shí)施例動(dòng)態(tài)RAM單元制造方法及工藝步驟的順序;
圖12A-E是第七，八較佳實(shí)施例動(dòng)態(tài)RAM單元原理圖的斷面正視圖和表示制造方法的工藝步驟。
圖1A表示較佳實(shí)施例dRAM單元是由一個(gè)晶體管和一個(gè)電容器組成的單元，它被接到位線20和字線14上，其工作過(guò)程如下所述電容器12存儲(chǔ)的電荷表示位信息(如電容器上沒(méi)有存電荷表示邏輯“0”，如果在電容器極板上存貯的電荷對(duì)應(yīng)+5V電位時(shí)表示邏輯“1”)，位信息是可以存取的(如讀或?qū)懸恍挛痪€)它是通過(guò)把電壓在聯(lián)接?xùn)艠O16的字線14上以使晶體管18導(dǎo)通，導(dǎo)通的晶體管18又把電容器12聯(lián)到位線20上以便完成讀寫(xiě)操作。由于漏電流和其它因素造成電容器12上電荷的減少，這就要求周期地刷新電容器上的電荷，因此取名為動(dòng)態(tài)RAM(dRAM)。
圖1B畫(huà)出了dRAM陣列的部分平面圖，位線20，字線14，這些線的交插部分是較佳實(shí)施例單元30，圖1B示出了位線20在字線14下面穿過(guò)，當(dāng)然反過(guò)來(lái)也可以。由于是在這些線下邊的基片上生長(zhǎng)這些存儲(chǔ)單元，它就提供最大存貯器的密度。如果最小器件尺寸用f表示，最小定位尺寸用R表示，那么這個(gè)單元面積是〔2(f+R)〕2例如，最小器件尺寸是1.0微米，最小定位誤差尺寸是0.25微米，那么這個(gè)單元的面積大約6.25平方微米。
圖2是個(gè)第一較佳實(shí)施例dRAM單元的橫截面圖，其總體用30表示。單元30是在帶有P表層34的P+硅基片32內(nèi)生成的。它包括場(chǎng)氧化層36，P+溝道阻塞38、埋入的n+柵層40，字線氧化層42，P+電容器板層44，電容器絕緣/柵氧化層46，P型多晶硅電容器板/溝道層48，P+或硅化物多晶硅位線20和氧化層50。圖2對(duì)應(yīng)于圖1B中沿垂直線2-2所作橫截面圖。在圖2中區(qū)域40沿著垂直紙面的方向展開(kāi)就形成了字線14，在基片32/表層34/埋入層40里溝槽交叉橫截面中含有圖1B中表示的電容器12和晶體管18。
在單元30中電容器12是由層44構(gòu)成電容器的一個(gè)極板，由層48的相對(duì)于層44的那部分構(gòu)成電容器的另一個(gè)極板，兩個(gè)極板中間的那部分層46為其絕緣層。存貯在層48的電荷通過(guò)氧化層46而與基片絕緣。如果溝是1微米×1微米的截面積和6微米深，如果柵區(qū)40占去1微米，那么電容器極板面積大約21平方微米。
在單元30中晶體管18是P溝道耗盡型場(chǎng)效應(yīng)晶體管，它的源極就是層48的電容器極板那部分，它的漏道就是層48柱型的(交叉截面)剩余部分。它的漏極就是靠近溝道的位線20的一部分，它的柵就在組成字線14的層40里。由于晶體管工作在耗盡型，柵壓通常是很高的，這就形成在柵極區(qū)40和電容器極板區(qū)44之間的反相偏壓。
從下面關(guān)于第一較佳實(shí)施例具體制造過(guò)程的描述中可以清楚了解單元30的尺寸和材料特性，這個(gè)過(guò)程由圖3A-D的一系列橫截面圖來(lái)加以說(shuō)明。
1.(100)指向的P+硅基片32上有P表層34其電阻率為5-10歐姆/厘米，并以通常方式形成有溝道阻塞38的場(chǎng)氧化層36;即在表層34上生長(zhǎng)應(yīng)力釋放氧化層，低壓化學(xué)汽相淀積氮化物沉積在氧化層上。活性區(qū)被制模并通過(guò)等離子燒蝕技術(shù)把活性區(qū)以外的氮化物及氧化物腐蝕掉。用氮化物作屏蔽膜，采用硼注入法形成溝道阻塞38，場(chǎng)氧化物36生長(zhǎng)厚度為1.0微米。氮化物被制模以形成字線14/層40，通過(guò)應(yīng)力釋放氧化物腐蝕，砷注入形成字線14和層40，它們具有每立方厘米1018的n+的載體密度。層40大約2微米寬0.7微米厚，層40的間距為2.5微米，見(jiàn)圖3A。
2.2，000A的氧化物在區(qū)域40上生長(zhǎng)，這個(gè)氧化物層按1微米見(jiàn)方的溝制模并用等離子體腐蝕。用氧化物作屏蔽膜通過(guò)帶HCL的活性離子腐蝕(RIE)來(lái)開(kāi)鑿溝，它的總深度為3.5微米。當(dāng)溝被開(kāi)鑿后，采用濕酸腐蝕將RIE的損壞物質(zhì)及雜質(zhì)從溝槽中清除掉，通過(guò)硼的真空相擴(kuò)散形成P+層44其深度大約1，000A，其載體密度為每立方厘米1017。見(jiàn)圖3B。
3.150A的氧化層46最終在溝的四壁，區(qū)域40和44生長(zhǎng)，以形成晶體管18的柵氧化物和電容器12的絕緣層。1000A的多晶硅48被摻雜P以形成載體密度達(dá)每立方厘米1016，并用LPCVD來(lái)沉積和制模以確定碼線20，見(jiàn)圖3C。多晶硅48對(duì)著區(qū)域40的那部分形成晶體管18的溝道，而多晶硅對(duì)著區(qū)域44的那部分組成電容器12的極板。
4.像采用邊壁工藝一樣，溝被氧化物50填滿，而多晶硅48的水平部分被硅化或摻雜P+以形成位線20，圖2示出了完整的單元30。
單元30有如下的特性晶體管18是一個(gè)多晶體管其溝道寬為4.0微米，長(zhǎng)0.7微米，厚度1000A，通常可以提供0.5PA的漏電流。電容器12的極板面積大約12平方微米。氧化物絕緣層的厚度為150A，它提供電容量大約22fF。如果單元30存貯的電壓降低2伏而需要刷新時(shí)，電容22fF和0.5PA表明最大刷新間隔為90毫秒。單元30占據(jù)大約6.25平方微米的基片面積，所以如采用這樣的單元那在100，000平方密爾的基片上可能包括4兆位存貯器。
圖4示出了第二個(gè)較佳實(shí)施例單元60的橫截面圖，與單元30不同的是采用氧化層36把晶體管18和電容器12絕緣，應(yīng)指出在單元30和60中相似的部位用同樣的參數(shù)來(lái)表示。在單元60中字線14和柵區(qū)40是通過(guò)在氧化層36上沉積多晶硅并對(duì)其摻雜制模形成的。在制模以后，字線14/柵區(qū)40被硅化。并形成硅化層41。因此降低了字線的電阻。和單元30相同，絕緣氧化層42被噴鍍?cè)谧志€上，并制模而形成一個(gè)屏蔽層來(lái)開(kāi)鑿溝槽。而對(duì)單元60來(lái)說(shuō)，由區(qū)域40而產(chǎn)生的臺(tái)階必須被斜坡?tīng)畹难趸瘜?3所復(fù)蓋以避免在字線離開(kāi)溝道的部位形成一個(gè)雜散器件。氧化層42和43可以采用平面濺射的等離子增強(qiáng)化學(xué)氣相淀積法一起被沉積上。否則單元60的制造類似于單元30的制造工藝流程，應(yīng)指出晶體管18的溝道長(zhǎng)度在單元30的制造過(guò)程中比單元60更容易控制，因?yàn)樗Q于擴(kuò)散層的厚度而不是多晶硅層的厚度。
圖5A-B是第三個(gè)較佳實(shí)施例dRAM單元的橫截面和平面圖，這個(gè)單元統(tǒng)稱為130。單元130是在P-硅基片132上形成的，包括有摻雜n+的片層134，電容器絕緣氧化層136，n+多晶硅層138，柵氧化層140，n+多晶硅柵層142，滲雜n+的漏區(qū)144，P區(qū)146，絕緣氧化層148和場(chǎng)氧化物150。電容器在單元130中是由層138作為接地的極板，電介質(zhì)是氧化層136，另一個(gè)極板是n+區(qū)134。這樣電容器的極板和它的隔離電介質(zhì)就是在基片132上形成的溝的底和其部分低層側(cè)壁。應(yīng)看到正電壓加在電容器極板134上而134和基片132間是反向加偏壓的。單元130的晶體管是這樣構(gòu)成的134區(qū)為源極，144區(qū)為漏極，多晶硅層142作為柵極，氧化物層140作為柵氧化物，基片132上的152區(qū)(圖5A中虛線表示)和146區(qū)是溝道。這樣看來(lái)晶體管大體上成柱型有一個(gè)底盤(pán)并垂直于基片132的平面，參看圖5B從柵氧化層140的頂視圖可以說(shuō)明這個(gè)柱型的橫截面大體為正方形。如圖5B所示字線14由142層構(gòu)成它垂直于由144層構(gòu)成的位線20，地線由138層構(gòu)成并平行于位線20。
溝道152的有效長(zhǎng)度就是P區(qū)146的厚度，因?yàn)闇系?52在基片132上的那部分比P區(qū)146滲雜少得多，它就像在雙擴(kuò)散MOS晶體管中只起到漂移區(qū)的作用，此外區(qū)域146的滲雜密度可能被調(diào)整以便調(diào)整晶體管的門(mén)限電壓。應(yīng)看到多晶硅層138并沒(méi)有完全充滿溝(它取決于138層的厚度和溝的寬度)，間隙由氧化物154來(lái)填充。圖5B也說(shuō)明場(chǎng)效晶體管160可以和單元130同時(shí)制造并可能作為一個(gè)dRAM的外圍線路。
下面敘述了一種可行的制造方法并用圖6A-G這一系列橫截面圖加以說(shuō)明，這就很容易了解有關(guān)單元130的尺寸和材料特性。
1.在電阻率為5-10歐姆/厘米的(100)指向的P-硅基片132上，用通常的方法生成帶有溝道阻塞156的場(chǎng)氧化層150基片132用氧化物，氮化物和氧化層復(fù)蓋，把頂部的氧化層制模，通過(guò)暴露的氮化物高能硼注入，底層形成溝道阻塞156;制模的氧化物被用作屏蔽層來(lái)腐蝕氮化物，制模的氧化物被剝離，制模的氮化物用作屏蔽層以生長(zhǎng)場(chǎng)氧化物150達(dá)到5000A的厚度，氮化物被剝離并保護(hù)氧化層162生長(zhǎng)。見(jiàn)圖6A。
2.外部區(qū)域(圖6的左手邊)被屏蔽，分別注入硼和砷形成144區(qū)和146區(qū)。區(qū)域146被滲雜達(dá)到每立方厘米1017的載體濃度，并有一微米的厚度，區(qū)域144被滲雜達(dá)到每立方厘米1019載體濃度并達(dá)到2，000A的厚度，位線20在144層形成，見(jiàn)圖6B。
3.采用化學(xué)氣相淀積的氮化物層，通過(guò)制模來(lái)確定晶體管的溝，這個(gè)溝由RIE采用CCL4來(lái)開(kāi)鑿其深度達(dá)1.2微米，大約為146區(qū)的底部。溝是2.5微米，當(dāng)開(kāi)鑿后用濕酸腐蝕法來(lái)清除RIE的損壞部及雜質(zhì)，生長(zhǎng)的熱氧化層物形成了氧化層140，RIE氮化物屏蔽層被剝離。晶體管的溝通過(guò)LPCVD方法用多晶硅142來(lái)填充，多級(jí)晶硅滲雜n+的濃度為1019，并通過(guò)在材料上旋轉(zhuǎn)來(lái)磨平氧化層150和162，這些材料如有機(jī)玻璃和等離子腐蝕多晶硅有機(jī)玻璃復(fù)合材料。見(jiàn)圖6C。
4.一個(gè)厚度為2000A摻雜的多晶硅層142通過(guò)低壓化學(xué)汽相淀積法沉積，并在其上生長(zhǎng)出氧化層，見(jiàn)圖6D。
5.在第四步中沉積的多晶硅層被制模，腐蝕以生成字線14，并生長(zhǎng)出絕緣氧化層148，見(jiàn)圖6E。
6.1.0微米的化學(xué)汽相淀積氧化層被沉積，并被制模以確定大約1.5微米的存貯槽，然后用CCL4通過(guò)RIE方法分兩部來(lái)開(kāi)鑿這個(gè)溝。第一步被開(kāi)鑿到晶體管溝底140氧化層，再清洗這個(gè)溝，并在側(cè)壁上生長(zhǎng)絕緣氧化層148。見(jiàn)圖6F。
7.第二步再用CCL4通過(guò)RIE方法延伸這個(gè)溝槽到基片132上，并比晶體管的溝底還要深入4.0微米。再次清洗溝，并用真空相擴(kuò)散法在溝底和四壁生長(zhǎng)n+層134，RIE屏蔽層氧化物被剝離，最后電容器氧化層136生長(zhǎng)到厚度達(dá)150A，見(jiàn)圖6G。
8.用低壓化學(xué)汽相淀積沉積N+摻雜的多晶硅層138，它充滿了存儲(chǔ)溝，并被制模以使在位線和漏區(qū)144上形成地線(見(jiàn)圖5B)及外部場(chǎng)效應(yīng)晶體管160的柵區(qū)164。然后用柵區(qū)164作屏蔽層注入晶體管160的n源極和漏極166。最后多晶硅層138被氧化以便填充在存儲(chǔ)溝里多晶硅層138的那部分空間，(這就是氧化物層154)及氧化層，然后，用等離子腐蝕以保留氧化層154，在柵區(qū)164和138層處生成168區(qū)。進(jìn)一步再就是砷注入以形成晶體管160的n源極和漏極170。見(jiàn)圖5A。
應(yīng)指出單元130有一個(gè)電容器其面積為26平方微米(底面積大約2.25平方微米，四個(gè)側(cè)壁每個(gè)都有大約6平方微米)，可是整個(gè)單元占據(jù)的基片面積只有16平方微米。
第四較佳實(shí)施方案單元131在圖7的橫截面圖里加以說(shuō)明，131中每個(gè)部位的標(biāo)號(hào)和單元130相同。應(yīng)說(shuō)明在圖7中位線20和地線138是平行于紙面走向的，而字線14是垂直于紙面走向的，這正好如圖5A相反，此外單元131僅有一個(gè)溝而不是單元130里的層溝，這就導(dǎo)致柵極142成為溝口的頸部，因而也就限制了在頸部以下多晶硅138可能沉積的數(shù)量。
圖8是第5較佳實(shí)施例的dRAM單元的一個(gè)橫截面圖，總體用230表示。下面將說(shuō)明MOS場(chǎng)效應(yīng)晶體管270可以和單元230同時(shí)制造。單元230是在P-硅基片232上形成的，有P井234包括場(chǎng)氧化物236，P+溝道阻塞238，n+浸沒(méi)的位線20，位線絕緣層氧化物242，n+多晶硅字線14，晶體管18溝道244，晶體管18柵氧化物246，n+擴(kuò)散區(qū)248形成電容器212的一個(gè)極板，P+多晶硅區(qū)250形成電容器12另一塊極板主要部分，并通過(guò)溝底和基底相聯(lián)，氧化層252和氮化層254合起來(lái)組成電容器12極板間的絕緣層，還有絕緣氧化層256。圖8的橫截面圖對(duì)應(yīng)于圖1B中水平線8-8截面圖。在圖1B中相交的正方形溝里包括電容器12和晶體管18。
在單元230中電容器12的一個(gè)極板是n+區(qū)248，另一個(gè)極板是和P井234一起的P+區(qū)250，層248和250是被氧化層252和氮化層254組成的絕緣層分隔開(kāi)，而區(qū)域250和井234是反相偏壓聯(lián)接的。P井234摻雜的濃度比P+區(qū)250摻雜的濃度低得多，如果絕緣層薄，那么反相偏壓接法的電容量比絕緣層兩邊形成的電容量小。這樣存儲(chǔ)的電荷被絕緣層有效地把它和基片絕緣。如果溝是1微米乘1微米截面積5微米深，而溝道區(qū)244在溝的頂端有1微米深，那么電容器板的面積大約16平方微米。
在單元230內(nèi)晶體管18完全在一個(gè)硅塊里，它有一多晶硅柵極溝道區(qū)244是P井234的一部分，源區(qū)248(它也是電容器12的一個(gè)極板)和漏區(qū)20(它也是位線20)是在P井234內(nèi)n+擴(kuò)散而成，在P井234的溝表面生長(zhǎng)出柵氧化物246，柵極也是多晶硅字線14的一部分，絕緣氧化層242和256比較厚，但柵極14還在垂直方向上和源極，漏極有些重疊。(見(jiàn)圖8)
下面敘述了第一種實(shí)施例制造方法中單元230的生產(chǎn)過(guò)程，它是通過(guò)一系列圖形說(shuō)明的，見(jiàn)圖9A-G，這就很清楚地理解單元230的尺寸和材料特性。
1.在電阻率為5-10歐姆/厘米的(100)指向P-硅基片232上，在單元230占據(jù)的有效區(qū)內(nèi)有一個(gè)深6微米、載體密度為每立方微米2×1016的P井234，見(jiàn)圖9A。
2.采用通常的方法形成場(chǎng)氧化層236和P+溝道阻塞238生長(zhǎng)一個(gè)應(yīng)力釋放氧化層和在氧化層上采用低壓化學(xué)氣相沉積法沉積氮化物層，有效區(qū)被制模，等離子腐蝕清除掉有效區(qū)以外氮化物和氧化物，氮化物作屏蔽層硼注入形成一個(gè)溝道阻塞238，其深度為4，000A載體密度為每立方厘米1018，生長(zhǎng)的場(chǎng)氧化物236達(dá)5，000A厚度，氮化物被剝離。見(jiàn)圖9B。
3.光刻確定位線20所占據(jù)的那部分有效區(qū)，砷注入到這個(gè)區(qū)達(dá)2，000A的深度，使其載體的密度達(dá)1018/每立方厘米，在光刻膠清洗和保護(hù)氧化物生長(zhǎng)層之后圖9C所示的那樣。
4.10，000A厚度的等離子增強(qiáng)化學(xué)氣相淀積氧化層264被沉積，并對(duì)其進(jìn)行制模以確定1微米見(jiàn)方的溝。被制模的氧化層264作為屏蔽層，采用CCI4作RIE開(kāi)鑿出一個(gè)深度為1.0微米的溝。用濕酸腐蝕清洗四壁的RIE損壞部和雜質(zhì)。在溝四壁和底部熱生長(zhǎng)出保護(hù)氧化層265，低壓化學(xué)氣相淀積過(guò)程在溝的側(cè)壁形成氮化物266并用來(lái)保護(hù)側(cè)壁氧化物和限定在下面過(guò)程中的擴(kuò)散。見(jiàn)圖9D。
5.用帶有CCl4的RIE方法對(duì)槽進(jìn)一步開(kāi)鑿，而氧化層264又被部分地腐蝕，不過(guò)該層初始沉積得足夠的厚不會(huì)出問(wèn)題。當(dāng)溝被開(kāi)鑿到總深度5.0微米后，它被清洗并采用磷真空相擴(kuò)散以形成n+區(qū)248其厚度為2，000A，載體密度為每立方厘米1018。通過(guò)這種擴(kuò)散溝底也被摻雜，因而需要再次采用帶CCI4的RIE法開(kāi)鑿0.5微米以清除摻雜的溝底。見(jiàn)圖9E。
6.電容器12的絕緣板是由熱生長(zhǎng)氧化層254而形成，其厚度為75A。也由低壓化學(xué)汽相淀積的氮化物層252而形成，它的厚度為75A。這個(gè)絕緣層也復(fù)蓋住槽的底，這樣在絕緣層上形成一個(gè)保護(hù)的LPCD氧化層267，采用帶CCl4的RIE法從溝底來(lái)清除氧化物層和氮化物層。見(jiàn)圖9F。
7.保護(hù)氧化層267被清除(氮化層252保護(hù)了電容器絕緣層避免被破壞而氧化層264將進(jìn)一步被浸蝕)，用LPCVD多晶硅250填充溝，該多晶硅被n-摻雜到載體密度為每立方厘米1018。用在PMMA上旋轉(zhuǎn)來(lái)磨平多晶硅250，等離子腐蝕完全遠(yuǎn)離表面而深入到溝內(nèi)近似248區(qū)的高度上，這也可能清洗掉部分場(chǎng)氧化層236，不過(guò)場(chǎng)氧化物236很厚不會(huì)出問(wèn)題，再生長(zhǎng)絕緣氧化層256，見(jiàn)圖9G。
8.氧化層254和氮化層252的暴露部分(在絕緣氧化層256上面)被剝離，柵氧化物246被熱生長(zhǎng)。這種剝離也會(huì)清除掉基片232上的薄層氧化物和一些場(chǎng)氧化物236，這樣?xùn)叛趸?46的熱生長(zhǎng)也生成晶體管270的柵氧化物272。載體密度為每立方厘米1018的N-摻雜的多晶硅采用LPCVD法被沉積，再制模構(gòu)成字線14和晶體管的柵極274，輕度的注入砷以產(chǎn)生晶體管270的源極和漏極276。最后LPCVD氧化被沉積。等離子腐蝕保留了氧化物絲線，它是沿著多晶硅14和274的邊緣。重度砷注入形成晶體管270接觸280區(qū)的源極和漏極。見(jiàn)圖8。
圖10示出了第六實(shí)施例dRAM單元的橫截面圖，總的用330表示。單元330是在P+硅基片332上形成的，它有P表334還包括n+埋入的位線20，和位線絕緣氧化層342，n+多晶字線14，晶體管18溝道344，晶體管18柵氧化層346，n+擴(kuò)散區(qū)348它形成了晶體管18的源區(qū)，n+多晶硅區(qū)350它形成了電容器12的一個(gè)極板，P+基片332形成電容器12的另一個(gè)極板和地。氧化物/氮化物/氧化物堆352形成電容器極板間的絕緣層也隔離了氧化物層356。圖10中單元330的圖對(duì)應(yīng)于圖1B中垂直線2-2的截面圖，溝的正方形截面中包括有電容器12和晶體管18這在圖1B中明顯地劃出來(lái)了。
在單元330中電容器12的一個(gè)極板但由n+區(qū)348和350構(gòu)成，另一個(gè)極板是基片332加上表層334。然而，表層334摻雜比P+基片332少得多，這樣n+/P對(duì)應(yīng)的348區(qū)和表層334的電容量以及n+區(qū)350/堆352/P表層334構(gòu)成的電容量都比由n+區(qū)350/堆352/P+基片332構(gòu)成的電容量小得多，因此可以被忽略。此外下面進(jìn)一步詳細(xì)說(shuō)明表層334的板面積比基片
米×1微米的橫截面，5微米深而表層334和位線20深度為1微米，那么電容器12的極板面積大約17平方微米。P基片332是在一個(gè)陣列中所有單元330的公共地。
在單元330中晶體管18完全在一塊硅內(nèi)部，這個(gè)晶體管有一個(gè)多晶硅的柵極溝道44是P表層334的一部分，源極348(它也是電容器12極板的一如或部分)和漏極20(它也是位線20)都是在P表層334里n+擴(kuò)散而成。在P表層334的溝表面上生成柵氧化物346，柵極也是多晶硅字線14的一部分。絕緣氧化層342比較厚，但是柵極14仍然和晶體管18的源極和漏有重疊。
當(dāng)聯(lián)系下面描述的第一種施例的制造方法時(shí)，就會(huì)很清楚地了解單元330的尺寸及材料特性，它是用一系列圖(圖11A-G)來(lái)說(shuō)明的工藝過(guò)程的。
1.(100)指向的P+硅基片332其電阻率為10-2歐姆/厘米，生長(zhǎng)的P表層有截體密度為每立方厘米2×1016，其厚度保證所有的熱處理過(guò)程結(jié)束后最終P表層厚度為2.0微米。采用一般的方法來(lái)形成場(chǎng)氧化層336和P溝道阻塞338先生長(zhǎng)一個(gè)應(yīng)力釋放氧化層，LPCVD氮化層被沉積在氧化層上，有效區(qū)(位線20加上單元陣列外的外圍有效區(qū))被制模，等離子腐蝕將把有效區(qū)以外的氮化物和氧化物腐蝕掉，用氮化物作屏蔽層來(lái)注入硼以形成溝道阻塞338，其深度達(dá)4，000A載體密度為每立方厘米1017，場(chǎng)氧化物336生長(zhǎng)到厚度達(dá)8，000A。氮化物被剝離，光刻確定位線20占有的有效區(qū)部分，砷注入以形成位線其注入深度為2，000A載體密度為每立方厘米1020。在光刻清洗和生長(zhǎng)保護(hù)氧化層以后的情況見(jiàn)圖11A-B。圖11A是沿位線20方向的橫截面圖，圖11B是垂直于位線20的橫截面圖。位線20大約1.5微米寬，圖1B中已做了說(shuō)明。
2.1微米的等離子增強(qiáng)CVD氧化層364被沉積。然后被制模以構(gòu)成1微米見(jiàn)方的溝。制模的氧化層364被作為屏蔽層，采用帶HCl的RIE法來(lái)開(kāi)鑿這個(gè)溝，達(dá)到1.25微米的深度。用濕酸腐蝕法來(lái)清洗溝的四壁，除掉RIE的損壞物及雜質(zhì)。在溝的四壁和底上通過(guò)熱生長(zhǎng)而成保護(hù)氧化層365，在一個(gè)側(cè)壁操作中LPCVD沉積出氮化物366，它用來(lái)保護(hù)側(cè)壁氧化物，也為限制以后工藝過(guò)程中的擴(kuò)散。氧化層365大約200A厚，而氮化層366大約1000A厚。參見(jiàn)圖11C，和圖11D-H一樣它們都是沿著位線20方向的橫截面。
3.采用帶HCl的RIE法溝被進(jìn)一步開(kāi)鑿，應(yīng)說(shuō)明氧化層364也要被腐蝕掉一些，但初始沉積得足夠厚，因此不會(huì)出問(wèn)題。當(dāng)溝被開(kāi)鑿其總深度達(dá)5.0微米以后，它被清洗，這時(shí)電容器12的絕緣層通過(guò)熱生長(zhǎng)的氧化物形成其厚度為100A，然后再用LPCVD沉積氮化物層其厚度為75A。氮化物又被熱氧化以便改善它的絕緣特性，這樣就形成了氧化物/氮化物/氧化物疊層352。這時(shí)溝又被進(jìn)行n+摻雜的多晶硅50所填充，見(jiàn)圖11D。
4.多晶硅350被磨平，這可以通過(guò)在光刻膠上旋轉(zhuǎn)的方式來(lái)實(shí)現(xiàn)。等離子腐蝕要完全離開(kāi)表面而到溝下面3，000A的深度，它是在低于絕緣疊層352的上部又在基片332的上面。下面會(huì)看到多晶硅350頂部的高度無(wú)關(guān)緊要，只要它位于疊層352頂部的下面又在基片332的上面就可以了。見(jiàn)圖11E。
5.暴露的疊層352那部分被剝離(我們知道氮化物層366比疊層352厚得多，所以疊層352暴露的那部分被剝離不會(huì)帶走很多氮化層366)，磷真空相擴(kuò)散用來(lái)形成n+區(qū)348，其厚度至少要達(dá)2，000A，見(jiàn)圖11F。在圖11F上出現(xiàn)兩部分348它實(shí)際上是一個(gè)環(huán)形區(qū)部分，呈帶狀環(huán)繞在溝上形成晶體管18的源極，晶體管18的柵氧化物還沒(méi)有形成。
6.用LPCVD沉積N+多晶硅并被磨平，等離子腐蝕要完全離開(kāi)表面而深入到溝內(nèi)恰恰到氧化層365和氮化層366下面一點(diǎn)，應(yīng)該說(shuō)明這部分多晶硅疊加到多晶硅350上面并用同一個(gè)標(biāo)號(hào)表示。見(jiàn)圖11G?？梢钥闯鲋灰嗑Ч?50和348區(qū)重疊的足夠多并形成很好的電聯(lián)接，那么多晶硅350的頂部位置無(wú)關(guān)緊要，還要指出所有氧化層365和氮化層366都是暴露出來(lái)以確保晶體管18的柵極覆蓋全部溝道，下面將加以說(shuō)明。
7.在暴露的多晶硅350和348區(qū)生長(zhǎng)出熱氧化物356，其厚度達(dá)1，000A，氮化物366防止氧化物365在低端鳥(niǎo)嘴部分以外生長(zhǎng)。氧化物356的生長(zhǎng)有助于降低晶體管18柵極到源極的寄生電容，因而它可被忽略。然后腐蝕氮化物366，當(dāng)然也會(huì)腐蝕掉一些氧化物365(它是比較厚的氧化層356的一部分)，這就暴露出溝道區(qū)344和348區(qū)的一小部分。在溝道區(qū)344上生長(zhǎng)的柵氧化物346可達(dá)厚度為250A(當(dāng)然這也就增加了氧化物356的厚度)，n+多晶硅14被沉積和制模以形成字線14。圖10畫(huà)出了整個(gè)單元的形狀。
第七種實(shí)施例的d RAM單元統(tǒng)一表示為430，第七實(shí)施例制造方法用圖12A-D這一系列剖面圖加以說(shuō)明，這和圖10，圖11A-G相似。這個(gè)過(guò)程分以下幾步來(lái)完成。
1.(100)指向的P硅基片432上面生長(zhǎng)出1，000A厚度的熱氧化層435，1微米的等離子增強(qiáng)CVD氧化物437沉積在上面。氧化層437被制模并確定1微米見(jiàn)方的槽，它作為屏蔽層用帶HCl的RIE來(lái)開(kāi)鑿這個(gè)溝達(dá)到5微米的深度。溝的四壁被清洗，在溝的側(cè)壁和底部熱生長(zhǎng)的電容器氧化物452達(dá)到150A的厚度。然后4微米的砷摻雜的n+多晶450被濺射沉積。見(jiàn)圖12A。
2.氧化物被濕腐蝕掉，它清除了電容器氧化物452暴露的那部分，同時(shí)也帶走了在氧化物437上的部分多晶硅450。電阻率為1-2歐姆-厘米硅表層444被沉積達(dá)厚度2，000A，再被注入形成420層它將變成n+位線20和晶體管18的漏極，還形成448區(qū)它將是晶體管18的源極，見(jiàn)圖12B。當(dāng)然可以預(yù)料448區(qū)是沉積在多晶硅450上面的會(huì)有很多缺陷，但這無(wú)關(guān)緊要，因表層444中沒(méi)有摻雜的那部分成為晶體管18的溝道。
3.熱處理過(guò)程會(huì)引起注入的施主擴(kuò)散，這就使區(qū)域448稍微地增厚。柵氧化層446通過(guò)熱生長(zhǎng)達(dá)厚度為250A，n+多晶硅14被沉積、制模、腐蝕以形成字線14。圖12C是單元整體圖。
第八種優(yōu)選的方案中單元總體用460表示，它是單元430的變型，第八種優(yōu)選的工藝是第二種的變型，在下面敘述中對(duì)應(yīng)有關(guān)的部分采用相同的編號(hào)。
1.與前述的第一步及第二步中氧化層的腐蝕完全相同。
2.采用LPCVD法2，000A厚度的多晶硅444層被沉積并注入形成n+420層和448層，圖4B示出了這個(gè)結(jié)構(gòu)，但要說(shuō)明的是區(qū)域420，444，448不像第二種優(yōu)選方案中的是表層而是多晶硅層。
3.熱處理和固相外延把區(qū)域420和444變成基片432上面的表層，同時(shí)，區(qū)域448和450的一部分也變成了單晶體，在圖12D中的波紋線表示這個(gè)區(qū)域已部分地晶化，要指出的是只有當(dāng)區(qū)域444(晶體管18的溝道)晶化才會(huì)嚴(yán)重影響品質(zhì)。在這個(gè)過(guò)程中使用高溫它將引起注入的施主擴(kuò)散，也就使區(qū)域448變厚，如圖12D所示。420層被制模和腐蝕以形成位線20。
4.柵氧化物446熱生長(zhǎng)達(dá)250A的厚度。n+多晶硅14被沉積和制模腐蝕以形成字線14。見(jiàn)圖12E，它是單元460的完整結(jié)構(gòu)。
單元430，460和單元330有同樣的工作方式晶體管18指向垂直于漏極20，溝道444，源極448和柵極14，電容器12把n+區(qū)448-450作為一個(gè)極板，而P+基片432作為另一個(gè)極板，氧化層452再加上區(qū)域448和基片432的反相偏壓聯(lián)結(jié)形成電容器的絕緣層。
在制造單元460的第三步中有些變化即在固相外延后層420被制模、腐蝕以確定并注入位線20間的溝道阻塞，見(jiàn)圖11B它說(shuō)明了第七種實(shí)施例的制造工藝中位線20間溝道阻塞38是如何形成的。
改型和優(yōu)點(diǎn)
存在多種優(yōu)選改型具體方法，這些改型仍處在發(fā)明階段，無(wú)論是單個(gè)的或組合的改型都不破壞電容器和管子開(kāi)/關(guān)作用信號(hào)電荷的存貯。這些改型包括下述內(nèi)容
溝的橫斷面可以是任意合適的形狀，如圓形、矩形，任意凸面圖形，波紋形，甚至可以復(fù)式聯(lián)接和沿垂直方向變化，連續(xù)或階梯形的，或兩者兼有的。同樣溝的側(cè)壁無(wú)需垂直，任何能加工的幾何圖形在不同程度上都能工作，如凸形，錐形、傾斜的側(cè)壁，事實(shí)上，任何簡(jiǎn)單聯(lián)通的溝都是優(yōu)選具體方法異物同形平行六面形，最后，溝的尺寸(深度，橫斷面積，直徑等等)是可以變化的。實(shí)際上它們是全衡適合的生產(chǎn)過(guò)程，電容量的要求，襯底面積等等因素得出的。當(dāng)然，電容量的要求和刷新時(shí)間，管子漏電流，電源電壓，軟誤差抗擾性，電容漏電流等因素有關(guān)。
電容器的絕緣物質(zhì)可以是任意適合的材料，如氧化物，氮化物，氧化物-氮化物，氧化物-氮化物-氧化物，和這種或那種絕緣物另外大量的組合，氧化物在各種環(huán)境能夠熱生長(zhǎng)，LPCVD或等離子沉積等等。氧化物厚度是權(quán)衡適合的生產(chǎn)過(guò)程，絕緣物的可靠性，介質(zhì)常數(shù)，擊穿電壓等等因素而定的。它的變化很大。當(dāng)然，如果單元和陣列制作在半導(dǎo)體而不是硅材料上(如砷化鎵，砷化鋁鎵，銻化汞鎘，鍺化銦等等)電容的絕緣物質(zhì)應(yīng)是合適的材料。類似地，重結(jié)晶的非晶形硅能用來(lái)代替多晶硅，用電子束能或退火使之進(jìn)行這樣的重結(jié)晶作用。
制成的管子可在不同的門(mén)限值電壓下工作，門(mén)限電壓是可調(diào)節(jié)的(如在剛進(jìn)入氧化物生成和沉積之前，用線擴(kuò)散或在溝道上注入離子調(diào)節(jié))，如同在累積型或倒置型，n-溝道或P-溝道器件中那樣。摻雜的程度和摻雜的物質(zhì)可引起管子的特性變化;能用薄溝道制成多晶硅管子，溝道耗盡漏電流。注意在溝里管子的溝道長(zhǎng)度是可以在大范圍內(nèi)變化的，溝道的寬度大約等于溝的周邊長(zhǎng)。
如果考慮到單元的其它彈性，包括所要求的讀寫(xiě)時(shí)間，電容量，刷新時(shí)間等等，這個(gè)管子完全像單元的通路管，管子的柵可以是多晶硅，金屬，硅化物等等，所有這些不同的柵極都影響管子的性能，但，是可以接受的。
當(dāng)然，優(yōu)選的具體化單元可用于不同的陣列，不僅僅在圖1B陣列的交叉點(diǎn)。
較佳實(shí)施例RAM單元，及單元陣列和生產(chǎn)方法的優(yōu)點(diǎn)包括占有小的襯底面積，相應(yīng)有用的標(biāo)準(zhǔn)生產(chǎn)過(guò)程技術(shù)。用反向偏壓法或氧化物同襯底隔離，存貯電荷的可能性，多晶硅管子溝道用氧化物同襯底隔離或管子溝道制作在大塊襯底上的可能性，位線和字線同襯底隔離的可能性。這些優(yōu)點(diǎn)表現(xiàn)為單元的密集封裝，抗噪音干擾和α粒子干擾，低雜散電容等等。
權(quán)利要求
1、半導(dǎo)體襯底存貯單元其特征在于包括
(a)在上述襯底溝內(nèi)制作電容器；
(b)在上述的溝內(nèi)制作場(chǎng)效應(yīng)管并和上述電容器相聯(lián)。
2、權(quán)利要求
1的單元內(nèi)其特征在于
(a)電容器首先被置于上述溝的較下部;
(b)上述管子溝道首先被置于溝的上部，且定向溝道的傳導(dǎo)方向?qū)嵸|(zhì)上是垂直的。
3、權(quán)利要求
2的單元內(nèi)其特征在于
(a)實(shí)際上溝有凸形橫截面。
4、權(quán)利要求
2的單元內(nèi)其特征在于
(a)實(shí)際上溝道是鄰近上述溝的側(cè)壁。
5、權(quán)利要求
4的單元內(nèi)其特征在于
(a)上述溝的上部比下部有較大的直徑。
6、權(quán)利要求
2的單元內(nèi)其特征在于
(a)在插入到溝里的半導(dǎo)體材料上制造上述溝道。
7、權(quán)利要求
2的單元內(nèi)其特征在于
(a)上述溝道是制作在溝的側(cè)壁部分內(nèi)。
8、權(quán)利要求
7的單元內(nèi)其特征在于
(a)上述電容器的特點(diǎn)在于包括溝側(cè)壁部分的一個(gè)板極和包括插入到溝里材料中的另一個(gè)板極，并同上述溝道是聯(lián)結(jié)導(dǎo)通的。
9、在襯底上的存貯單元陣列包括其特征在于
(a)平行第一傳導(dǎo)線的大多數(shù)在上述襯底上;
(b)平行第二傳導(dǎo)線的大多數(shù)和上述導(dǎo)線相交叉，但相互隔離;
(c)單元的大多數(shù)，上述每個(gè)交點(diǎn)的一個(gè)單元，上述單元的每一個(gè)都包括一個(gè)場(chǎng)效應(yīng)管子和一個(gè)電容器，電容器是在交叉下邊襯底溝里，管子的漏極同第一導(dǎo)線中的一條聯(lián)接，管子的柵極同第二導(dǎo)線中的一相條聯(lián)接，管子的源極同電容器的第一板極相聯(lián)接。
10、權(quán)利要求
9的陣列內(nèi)其特征在于
(a)電容的第二板極同襯底相聯(lián)。
11、在半導(dǎo)體襯底溝道存貯單元內(nèi)加工一個(gè)管/一個(gè)電容器的一種方法，其特征在于如下步驟
(a)在鄰近襯底表面和襯底傳導(dǎo)型相反的表面內(nèi)形成第一區(qū);
(b)在上述襯底內(nèi)并通過(guò)第一區(qū)形成溝;
(c)在溝的壁上形成絕緣層;
(d)在上述溝里和絕緣層上形成半導(dǎo)體層，半導(dǎo)體層構(gòu)成管子的源極，溝道，漏極和電容的一個(gè)板極，第一區(qū)構(gòu)成管子的柵極，襯底構(gòu)成電容器的另一板極。
12、在襯底溝的存貯單元內(nèi)加工一支管子/一個(gè)電容器的一種方法，其特征在于如下步驟
(a)在襯底內(nèi)形成第一溝;
(b)在第一溝的底部和壁上形成管子?xùn)艠O絕緣器;
(c)用管子?xùn)艠O材料填滿第一區(qū);
(d)在上述襯底內(nèi)構(gòu)成第二溝，第二溝是用第一溝里管子?xùn)艠O材料形成的，第二溝比第一溝窄，以至當(dāng)?shù)诙闲纬蓵r(shí)不是所有的柵極材料被去掉，第二溝從第一溝底部延伸到襯底里去;
(e)在第二溝的壁內(nèi)構(gòu)成電容器板極/管子源極區(qū);
(f)在第二溝壁上構(gòu)成電容器絕緣體;
(g)在電容器的絕緣體上構(gòu)成第二電容器板極材料。
13、在半導(dǎo)體襯底溝道存貯單元內(nèi)加工一支管子/一個(gè)電容器的一種方法，其特征在于如下步驟
(a)在襯底內(nèi)形成溝;
(b)在溝壁上形成絕緣層;
(c)用半導(dǎo)體材料填滿溝的底部;
(d)在沒(méi)有填滿溝的上部和溝的側(cè)壁里構(gòu)成場(chǎng)效應(yīng)管，管子的源極用局部充填鄰近上述材料的上部來(lái)構(gòu)成，上述材料和源極共同包含上述電容器的一個(gè)板極。
專利摘要
這里揭示的是動(dòng)態(tài)隨機(jī)存取貯器(dRAM)單元和單元陣列，連同它們的生產(chǎn)方法，單元包括一個(gè)場(chǎng)效應(yīng)管，一個(gè)在襯底的溝內(nèi)形成的貯能電容器和在襯底上用外延生長(zhǎng)法形成的場(chǎng)效應(yīng)管子溝道。場(chǎng)效應(yīng)管的源極和漏極同襯底絕緣。管子應(yīng)該靠近溝或在溝側(cè)壁的上半部分。信號(hào)電荷貯存在與襯底絕緣的電容器的板極上。
文檔編號(hào)H01L21/8242GK85103376SQ85103376
公開(kāi)日1986年11月19日 申請(qǐng)日期1985年5月13日
發(fā)明者查特基, 馬利, 理查森 申請(qǐng)人:得克薩斯儀器公司導(dǎo)出引文BiBTeX, EndNote, RefMan