專利名稱：具有高導電字線的兩個方形存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成半導體存儲電路，并更具體地涉及一種具有十分高存儲單元密度的存儲電路，其中每一存儲單元運用一種將信息的一個二進位數(shù)存儲在一條槽或溝內(nèi)的裝置，槽或溝形成在一塊半導體襯底內(nèi)。
集成半導體存儲電路，特別是存儲單元主要含有一個存儲電容器和一個開關(guān)的那些存儲電路已達到了很高的存儲單元密度。在由R.H.丹拿特(Dennard)于1967年7月14日申請的，與本申請有著同一受讓人的第3，387，286號美國專利中，描述了用以提供小動態(tài)存儲單元的最簡單的電路中的一種電路。每一存儲單元運用一個存儲電容器和一個場效應(yīng)晶體管。場效應(yīng)晶體管起開關(guān)作用，以便有選擇地將電容器連接到一根位/感測(bit/sense)線。
還有，在由都是在1973年1月2日申請的、與本申請有著同一受讓人的、W·M·斯密思(Smith)的第3，811，076號以及R·R·加納切(Garnache)和W·M·斯密思的第3，841，926號美國專利中，披露了一種在本文前面標作為丹拿特專利中所述類型的單個器件場效應(yīng)晶體管存儲單元，利用一層摻雜了的多晶硅和一個在P型電導率半導體襯底中的N+擴散區(qū)，N+擴散區(qū)由設(shè)置在半導體襯底表面的電介質(zhì)來與襯底隔離，以形成一個存儲單元的電容器。多晶硅層越過存儲電容器而擴展，在多晶硅層上加一負偏壓或固定負電位來屏蔽相鄰存儲單元之間的場。存儲電容器的N+擴散區(qū)是這樣形成的，即在半導體襯底表面設(shè)置一摻雜了的扇形(Segment)絕緣層，再將摻雜物向外擴散入襯底內(nèi)。
雖然本文前述存儲單元的確提供了具有平面或二維排列的高密度的存儲單元的存儲器，可是每一存儲單元的確需要半導體襯底表面的大的給定面積。為了降低每一存儲單元給定表面積的尺寸，已做出這樣一種結(jié)構(gòu)，即半導體器件或單元以三維排列的方式來形成。在由R·R·加納切(Garnache)和D·M·開尼(Kenney)于1979年12月17日申請的與本申請有著相同受讓人的第4，295，924號美國專利中，披露了一種設(shè)置在一條槽或溝道內(nèi)的半導體器件，直接在溝道壁上或在一支撐的絕緣層上形成一自對準的導電層來作為器件的一個元件。在由D·R·湯姆斯(Thomas)于1980年1月30日申請的與本申請有著同一受讓人的第4，335，450號美國專利中描述了一種存儲單元，這種存儲單元的一個晶體管設(shè)置在槽或溝道的一側(cè)壁上，而存儲結(jié)點設(shè)置在晶體管之下。還有，在1980年11月28日申請的第4，327，476號美國專利中，描述了一種垂直的存儲單元，這種存儲單元具有在一個阱或一條溝道中的存儲電容器。
此外，在由I·T·何(H0)和J·拉愛斯門(Riseman)于1980年3月30日申請的與本申請有著相同受讓人的第4，462，040號美國專利中，披露了一種單個器件的動態(tài)隨機存取存儲器，這種存儲器利用一條具有垂直側(cè)壁的溝道，溝道內(nèi)設(shè)有存儲電容器和轉(zhuǎn)移器件，以及在1979年10月29日申請的第4，271，418號美國專利，和在1977年6月6日申請的第4，225，945號美國專利，和在由D·M·開尼(Kenney)于1985年10月31日申請的、有著相同受讓人的系列號為793，401的美國專利申請(現(xiàn)第4，785，337號美國專利)，和由C·G·詹姆伯脫格(Jambotkar)發(fā)表在1984年7月國際商用機器公司技術(shù)公開(IBMTechnicalDisclosureBulletin)第27卷、第2期第1313至1320頁的文章中，給出了一種形成于一條槽或溝道中的單個器件的存儲單元，存儲結(jié)點位于溝道底部，位/感測線位于此結(jié)構(gòu)的頂部，而轉(zhuǎn)移器件位于溝道側(cè)壁。
在由B·F·菲茨克拉爾特(Fitzgerald)，K·Y·恩古延(Nguyen)和S·V·恩古延(Nguyen)于1986年5月2日申請的、系列號為858，787的有著共同受讓人的美國專利申請(現(xiàn)第4，811，067號美國專利)中，描述了一種動態(tài)存儲單元，其中開關(guān)器件位于溝道底部，沿著溝道相對的側(cè)壁形成有存儲電容器和位/感測線。
在1985年3月21日申請的第4，673，962號美國專利中，披露了一種存儲器結(jié)構(gòu)，其中，在半導體襯底上形成有一對存儲單元，每一存儲單元具有一個位于溝道側(cè)壁上的、與另一存儲單元相對的多晶硅存儲結(jié)點。
在由R·R·加納切(Garnache)和D·M·開尼(Kenney)于1986年7月15日申請的有著相同的受讓人的第4，769，786號美國專利中，披露了一種存儲電路，其中，每一存儲單元只需半導體襯底表面的兩個光刻方塊，一個光刻方塊由兩條正交布置的光刻線的交點來限定，如同形成集成半導體電路器件的元件那樣，每條線具有一給定的寬度，例如，小于1微米。在此專利的存儲器電路中，在一條溝道和一條位/感測線的交點處，形成有兩個存儲單元。在本文前面所引用的現(xiàn)有技術(shù)中，除第4，769，786號和第4，673，962號共同受讓美國專利外，沒有一篇參考資料披露過利用半導體襯底小于4個光刻方塊面積的非常小的存儲單元。
本發(fā)明的一個目的是提供一種存儲單元，這種存儲單元具有一條高電率(高導)字線和一條具有最小耦合電容的位/感測線，以改進信噪比，此存儲單元，伴隨著必要的絕緣裝置，只占有半導體襯底表面兩個光刻方塊，并可用簡單的加工技術(shù)來制成。
根據(jù)本發(fā)明，提供出一種存儲器，所述存儲器包括一塊半導體襯底，它具有一個主表面和一條設(shè)置在所述襯底內(nèi)、具有一縱軸的槽;存儲裝置，它具有設(shè)置在所述槽給定的一個側(cè)壁內(nèi)的一個存儲結(jié)點;開關(guān)裝置，它包括一個長形的電流攜帶元件、所述電流攜帶元件縱向平行于所述槽的縱軸、且設(shè)置在所述槽的給定側(cè)壁內(nèi);以及一個控制元件、所述控制元件位于所述存儲裝置和所述襯底的主表面之間、并耦合到所述存儲裝置;以及一條設(shè)置在所述半導體襯底的所述主表面上的導電線，它按與所述槽的縱軸垂直的方向、與所述開關(guān)裝置的控制元件相接觸。
在本發(fā)明的一個特殊的實施例中，提供了一個動態(tài)隨機存取存儲器，這個存儲器包括一塊半導體襯底，所述半導體襯底具有一個主表面和形成在所述襯底內(nèi)的一條槽;一個第一存儲電容器，它具有設(shè)置在所述槽的一個側(cè)壁內(nèi)的一個存儲結(jié)點;一個第二存儲電容器，它具有設(shè)置在所述槽相對于所述一個側(cè)壁的一個側(cè)壁內(nèi)的存儲結(jié)點;一個第一長形位/感測擴散區(qū)，它縱向平行于所述槽的縱軸、并設(shè)置在所述槽的一個側(cè)壁內(nèi);一個第二長形位/感測擴散區(qū)，它縱向平行于所述槽的縱軸、且設(shè)置在所述槽的相對側(cè)壁內(nèi);一個控制電極，它設(shè)置在所述第一存儲電容器和所述第一長形位/感測擴散區(qū)之間的所述槽內(nèi)，并與所述槽的側(cè)壁相絕緣;以及一根字線，它設(shè)置在所述半導體襯底的主表面上，與所述控制電極相接觸。該存儲器可以進一步包括許多附加的存儲單元對，這些存儲單元對按與所述第一和第二單元類似的方式設(shè)置在所述槽內(nèi)，每一附加單元對的每一單元連接到所述長形的第一和第二位/感測擴散區(qū)中的一個，而每一附加單元對的每一個控制電極連接到許多字線中相應(yīng)的一條字線，所述許多字線承直于所述槽的縱軸、排列在所述半導體襯底的主表面上。
按照附圖所示，從下面對本發(fā)明的最佳實施例的特別描述中，本發(fā)明的前述和其它目的、特點和優(yōu)點將更為明顯。


圖1是表明了基本元件的動態(tài)單器件存儲單元的電路圖;
圖2是通過圖3中線2-2取的本發(fā)明結(jié)構(gòu)的兩個動態(tài)存儲單元的剖面圖;
圖3是設(shè)置在溝道相對側(cè)壁上的本發(fā)明的兩個存儲單元的頂視圖;
圖4是2×2存儲單元陳列的頂視圖，每一存儲單元具有圖2和圖3中所示的型式;以及圖5和圖6是分別通過圖4中的線5-5和6-6所取的剖面圖。
更詳細地參照附圖，圖1示出了眾所周知的一種單器件動態(tài)存儲單元10的基本電路圖，動態(tài)存儲單元10包括一個帶有一個柵極14的場效應(yīng)晶體管12，一個具有導電板18和存儲結(jié)點20的存儲電容器16，以及一根位/感測線22。如已知的那樣，為了在存儲電容器16內(nèi)存儲一個二進制數(shù)，在位/感測線22上加以一個高或低的電壓;如果位/感測線22上加有一個高電壓，則晶體管12被接通，將存儲結(jié)點20充電，表明存在著一個1數(shù)位，否則存儲結(jié)點20保持不充電，表明存在著一個存儲的0數(shù)位。為了從存儲電容16中讀出信息，將位/感測線22充電至一個高電壓，晶體管12被接通。如果位/感測線22放電，則連接到位/感測線22的一個感測放大器(未示出)將指出在存儲電容器16內(nèi)存在著一個0數(shù)位。如果位/感測線22保持充電，則存儲電容器16正存儲著一個1數(shù)位。
圖2和圖3，示出了一種根據(jù)本發(fā)明的、示于圖1中的一種存儲器電路的新穎垂直結(jié)構(gòu)，其中，圖3是此結(jié)構(gòu)的頂視圖，而圖2是通過圖3的線2-2所取的剖視圖。如圖2和3所示，兩個動態(tài)存儲單元10A和10B設(shè)置在溝道24內(nèi)的相對側(cè)壁上，溝道24形成于半導體襯底26內(nèi)，襯底26最好以硅制成并具有P-電導率。單元10A包括場效應(yīng)晶體管12、存儲電容器16以及位/感測線22，位/感測線22在半導體襯底26內(nèi)沿著溝道24第一側(cè)壁的上部，形成一個長形的N+擴散區(qū)。字線28，最好以摻雜的多晶硅、硅化鎢(WSi2)或硅化鈦(TiSi2)制成，或摻雜的多晶硅層28′和硅化物層28″的復(fù)合物(如圖2中所示)所制成，或以摻銅的鋁制成，設(shè)置在半導體襯底26的上或主表面處，相對于溝道24的縱軸成正交布置，并與晶體管12的柵極14相接觸。
晶體管12和電容器16位于溝道24內(nèi)的第一側(cè)壁上，晶體管12設(shè)置在位/感測線22和存儲電容器16之間。晶體管12包括柵極14，柵極14最好也由摻有P雜質(zhì)的多晶硅、硅化鎢(WSi2)或硅化鈦(TiSi2)制成或摻銅鋁制成，由一薄絕緣層30將柵極14和溝道24的第一側(cè)壁隔離開，絕緣薄層30最好是由二氧化硅、氮化硅和二氧化硅制成的三重絕緣層或由二氧化硅和氮化硅制成的雙重層。如果需要，柵極14和字線28可形成一個整體單元，如圖2中所示，并以單道工序制成。存儲電容器16包括存儲結(jié)點20，存儲結(jié)點20制成沿溝道24的第一側(cè)壁和導電板18設(shè)置的N+擴散區(qū)，導電板18以摻有P雜質(zhì)的含硼多晶硅制成，它由一薄絕緣層32與存儲結(jié)點或N+擴散區(qū)20分開，絕緣層32最好也是由二氧化硅和氮化硅制成的雙重或三重絕緣層。存儲結(jié)點或N+擴散區(qū)20起著源極和位/感測線的作用，或者N+擴散區(qū)22起著晶體管12漏極的作用。
在溝道24底部和導電板18之間設(shè)置有絕緣層34，來將導電板18與半導體襯底26隔離開，在多晶硅板18的頂部生長有二氧化硅的絕緣層36，其厚度最好約為1，000埃，用來將晶體管的柵極14與多晶硅板18隔離開。最好以二氧化硅制成的絕緣層38設(shè)置在半導體襯底26的上或主表面與字線28之間，二氧化硅的隔離層40和40′將柵極14分別與位/感測線22和22′絕緣。
也位于溝道24內(nèi)的第二動態(tài)存儲單元10B具有設(shè)置在溝道24的第二或相對側(cè)壁上的場效應(yīng)晶體管12′和存儲電容器16′，柵極14、導電板18和字線28對單元10A和10B來說是公用的。第二晶體管12′包括柵極14，利用薄絕緣層30′將柵極14與溝道24的第二側(cè)壁隔離開。存儲電容器16′包括由N+擴散區(qū)形成的存儲結(jié)20′，它沿著在半導體襯底26內(nèi)的溝道24的第二側(cè)壁而設(shè)置，利用薄絕緣層32′將導電板18與N+擴散區(qū)20′隔離開。位/感測線22′是由沿著溝道24的第二側(cè)壁的上部、在半導體襯底26內(nèi)延伸的N+擴散區(qū)形成的。當存儲結(jié)點20′用作晶體管12′的源極時，位/感測線22′用作場效應(yīng)晶體管12′的漏極。
如同圖3中表明得更為清楚的那樣，位/感測線22和22′沿著溝道24的縱軸、并與字線28成正交的垂直方向延伸。
從圖2和3可看出，兩個十分緊湊的單器件動態(tài)存儲單元10A和10B相互隔離地設(shè)置在溝道24的相對的側(cè)壁上，并與任何相鄰的單元相隔離，其中，除連接字線28外單元10A和10B的所有元件都位于溝道24內(nèi)。溝道24的深和寬可按需制成，以提供所希尺寸的存儲電容器和所希開關(guān)特性的晶體管。在本發(fā)明的一種結(jié)構(gòu)方案中，溝道24的深度最好為7微米，寬度為1微米，而晶體管12和12′的溝道的寬度為1微米，溝道的長度也為1微米。分別形成晶體管12和12′的柵極絕緣介質(zhì)的絕緣薄層30和30′中的每一層的總厚度為18nm，當絕緣層30制成三重絕緣層時，每層二氧化硅的厚度為5nm，氮化硅層厚度為8nm。存儲電容器16和16′的絕緣或介電層32和32′，以及槽24底部絕緣層34中的每一層的厚度最好為13nm，例如，二氧化硅4nm，氮化硅7nm和二氧化硅2nm。如果需要，絕緣層30、30′、32、32′和34也可以同樣的材料制成，并且有同樣的厚度。N+擴散區(qū)20和20′，從槽24上它們各自所在處的側(cè)壁各自擴展入襯底26約150nm。存儲單元陳列沿字線方向的相鄰單元之間的間距等于或小于1μm，沿與字線方向垂直的位/感測線方向，相鄰單元之間的間距等于或小于1μm，這樣，在半導體襯底表面處一個存儲單元的尺寸有可能制成等于或小于2平方微米。這是在光刻線寬等于1μm或更細一點時制出的。此外，存儲電容器16和16′每一個的電容量與位/感測線電容量(假定每一位/感測線有64個存儲單元)的比值給出十分合乎需要的比值，即約10-12%。
圖4是一存儲單元陳列的頂視圖，每一單元具有圖2和圖3中所示的類型，其中，同樣的參考字符指相類似的元件，兩個單元10A和10B沿著第一字線28在水平方向排成一行，而兩個單元10C和10D沿著第二字線28A在水平方向排成一行。陳列字線之間的空間，例如，字線28和28A之間的空間，充填以任何合適的絕緣材料42，例如，聚酰亞胺或可回流的硼磷硅酸鹽玻璃(BPSG)。還有，單元10A和10C也沿位/感測線22在垂直方向排成一列，而單元10B和10D沿位/感測線22′在垂直方向排成一列。如所知道的那樣，字線28和28A的每一根連接到字譯碼器和驅(qū)動器電路44，以進行有選擇的動作，而位/感測線22和22′的每一根可以連接到已知的位線譯碼器、預(yù)充電和感測放大器電路46。
圖5是通過圖4中的線5-5所取的剖視圖，而圖6是通過圖4中的線6-6所取的剖視圖，用來更清楚地表明陳列的單元10A、10B、10C和10D的元件的細節(jié)。
參閱圖4和5，其中，圖5是在單元的存儲結(jié)點之間的絕緣區(qū)內(nèi)、垂直地通過槽24的剖面圖。能很容易地看出，由絕緣材料42隔離開的位/感測線22和22′、沿著槽24側(cè)壁的上部穿過此絕緣區(qū)，而且在絕緣區(qū)內(nèi)存在N+存儲結(jié)點20和20′。導電板18設(shè)置在槽24底部處的絕緣區(qū)內(nèi)，通過絕緣層32、32′和34與半導體襯底26絕緣。
圖6是穿過存儲結(jié)點20′和位/感測線22′、平行于槽24的一個側(cè)壁所取的剖視圖?？梢钥闯?，以長形N+擴散區(qū)表示出的位/感測線22′沿半導體襯底26的上部跨過兩個晶體管10B和10D的存儲結(jié)點20′，但與對齊的、分別越過存儲單元10B和10D的存儲結(jié)點20′的字線28和28A是分隔開的。字線28和28A是通過絕緣層38與半導體襯底26的上或主表面隔開的。多晶硅層28′以及字線28和28A的硅化物層28″的剖視情況也能從圖6中很容易地看到。存儲單元10B和10D每一個的晶體管12′的溝道寬度可看作是位/感測線22′的N+擴散區(qū)與存儲結(jié)點20′的N+擴散區(qū)之間的距離。
如眾所周知，向圖4中所示的隨機存取存儲器陳列寫入、或從那里讀出，可用任何已知類型的字線譯碼器和驅(qū)動器電路42以及位線譯碼器、預(yù)充電和感測放大器電路44，來選擇單元10A、10B、10C和10D中的任一個或更多個。此外，應(yīng)該明白，槽24沿著它的兩個側(cè)壁的每一側(cè)壁可以包含數(shù)百個存儲單元，這些存儲單元可連接到位/感測線22和22′，并且，數(shù)百條相似的間隔開的槽可以平行于包含有類似的可連接到字線28和28A的存儲單元的槽24而排列。這些槽24之間可由一條光刻線來間隔開，即距離短至1μm或更小。此外，應(yīng)明白，為了更有效地利用半導體襯底26的上或主表面的面積，位線譯碼器、預(yù)充電和感測放大器電路46可以設(shè)置在交替的那些槽24的一端，而剩余那些槽24的位線譯碼器、預(yù)充電和感測放大器電路46設(shè)置在槽24的相反端。如果需要，字線譯碼器和驅(qū)動電路44也可按類似方式設(shè)置在字線28和28A的不同端。
任何已知的工藝過程可用來制作本發(fā)明的存儲單元。在一種特殊的工藝過程中，能量為10MeV的硼離子通過半導體襯底26的上或主表面、植入到約7μm的深度;以產(chǎn)生一個1E17的濃度。最好，以常用的技術(shù)，生長出一層7μm厚度的摻雜外延硅層。在半導體襯底26內(nèi)腐蝕出深度約等于位/感測線22和22′之一的所希寬度的淺槽，采用的腐蝕方法是已知的在氯基(Chlorine-based)環(huán)境下，用約4000埃厚度的氧化物掩蔽層38的反應(yīng)離子腐蝕技術(shù)。利用已知的化學蒸發(fā)沉積技術(shù)，沿著淺槽兩側(cè)壁和底部形狀相似地沉積上一層厚約1，500埃、摻有約1%砷的比較厚的氧化物層，最好為二氧化硅。然后用一種已知的反應(yīng)離子腐蝕(reactiveionetching)工藝過程，以形成摻雜有砷的氧化物側(cè)壁間隔物40和40′，如圖2和5中所表明的那樣。再次使用反應(yīng)離子腐蝕技術(shù)，淺槽被進一步腐蝕到它的全深度，如圖2和圖5中所示的槽24。一層薄的摻雜有砷的氧化層(也摻雜有約1%的砷)、約150埃厚，形狀相似地沉積在槽24內(nèi)，跟著用反應(yīng)離子腐蝕，從襯底26的上平表面和槽24的底部除去此薄的砷摻雜層。槽24充填以任何合適的光致抗蝕劑，并用任何已知的包括一不易腐蝕層的多層或多級光刻工藝(MLR)，借助于任何合適的腐蝕工藝，在垂直于槽24縱軸、刻出深度延伸到槽24底部的深的光刻線條圖形。此深的光刻線條圖形用來限定存儲結(jié)點20和20′，接著，從深腐蝕的光刻線條圖形內(nèi)槽24的側(cè)壁那里腐蝕掉已曝光的砷摻雜氧化物薄層(例如，借助于稀釋的氟氫酸)，在槽24的側(cè)壁上留下分立的砷摻雜氧化物片斷，用以形成存儲結(jié)點20和20′。其中形成有深光刻圖形的光刻膠的剩余部分現(xiàn)被除去，槽24重新充填以一種新的光刻膠，並使反應(yīng)離子腐蝕均勻地下達入槽24內(nèi)，到達存儲結(jié)點20和20′上邊緣所要求的深度。借助于由此新光刻膠的高度限定的存儲結(jié)點20和20′的上邊緣，利用合適的濕性腐蝕劑，從槽24側(cè)壁的上部除去所有的砷摻雜氧化物薄層。因為砷摻雜氧化物側(cè)壁間隔物40和40′比砷摻雜氧化物薄層要厚得多，所以在腐蝕砷摻雜氧化物薄層時，間隔物40和40′基本上不受妨礙地被保留下來。于是，此新的光刻膠從槽24剝?nèi)セ虺?，并用任何合適的驅(qū)入(drive-in)工藝，將砷從砷摻雜氧化物薄層和從厚側(cè)壁間隔器40和40′導入半導體襯底26，以分別形成存儲結(jié)點20和20′、位/感測線22和22′。此后，從槽24的側(cè)壁剝?nèi)诫s氧化物薄層，并通過順序應(yīng)用十分薄的二氧化硅、氮化硅和二氧化硅，在槽24內(nèi)形狀相似地沉積上薄絕緣層32、32′和34，絕緣層32和32′起著存儲電容器16和16′的電介質(zhì)的作用。
然后，槽24充填以摻雜的多晶硅，并利用化學-機械拋光，使之平面化。多晶硅在槽24內(nèi)腐蝕到合適的深度，在稍低于存儲結(jié)點20和20′的上邊緣處，建立起導電板18的上表面，如圖2中所示。為了給導電板18提供一個電接觸區(qū)，在完成最后一道腐蝕工序前，槽24的一部分被掩蔽起來。導電板18的上表面于是覆蓋以絕緣層36，絕緣層36可以通過任何已知的氧化工藝適當?shù)卦诙嗑Ч鑼щ姲?8上生長出來，同時增加了在襯底26表面絕緣層38的厚度。
薄絕緣層32和32′在絕緣層36以上的延伸部分用任何合適的濕腐蝕工藝除去，并沉積上新的薄絕緣層30和30′，它們起著晶體管12和12′柵極的電介質(zhì)的作用。然而，如果需要，已延伸出去的絕緣層32和32′可以用作晶體管12和12′柵極的電介質(zhì)。通過再次在槽24內(nèi)和半導體襯底26的上或主表面上沉積多晶硅，再將多晶硅印刷和腐蝕成與槽24縱軸垂直排列的帶條，來制成晶體管12和12′的柵極14和字線28和28A，這在圖2中表示得更為清楚。如果希望更好，如本文前述那樣，字線28和28A可包括雙或多層導電材料，以致提供電導率更高的字線28和28A。在這個例子中，在沉積上一層厚約4，000埃的、用作字線28和28A的多晶硅層28′后，在腐蝕前，在多晶硅層28′上沉積上一層厚約1，000埃的鎢的硅化物或鈦的硅化物，用以在字線28和28A中形成一更為導電的層28″，如圖2和6中所示。聚酰亞胺或一種可回流的絕緣材料，例如，硼磷硅酸鹽玻璃，用來填充字線28和28A之間的槽24的空隙，並將其整平。也可以用厚約5，000埃的最后所述的那種絕緣材料來覆蓋字線28和28A。如果必需，在所制成結(jié)構(gòu)的頂部，可按通常的方式、形成第一金屬層、鈍化層和第二金屬層，用來給存儲器的各種元件提供適當?shù)碾姎膺B接。
應(yīng)該明白，為了除去在槽24端部處的摻雜側(cè)壁間隔物，來將位/感測線22和22′彼此分開，在砷摻雜側(cè)壁氧化物間隔物40和40′形成后需要有一合適的掩模。此外，在砷摻雜側(cè)壁氧化物間隔物40和40′形成后，還需另一掩模，以限定出電氣連接到位/感測線22和22′的擴展的離子注入?yún)^(qū)，用來作為位/感測線22和22′端部的接觸區(qū)?？梢院苋菀卓闯觯鶕?jù)本發(fā)明，提供出一種在半導體襯底內(nèi)成垂直結(jié)構(gòu)的存儲單元，通過在一條槽或溝內(nèi)形成存儲裝置、開關(guān)裝置和單元的位/感測線，而只需十分小的單元襯底表面積，即兩個方塊，字線設(shè)置在半導體襯底的表面，且相對于槽或位/感測線縱軸垂直排列，字線設(shè)置在半導體襯底的表面使得它的尺寸不受限制，因為字線本應(yīng)位于小槽內(nèi)，例如槽24內(nèi)，并且由此字線可更容易地制成粗而導電率高的線。這一安排對存儲器特別重要，因為在一存儲器陳列中，字線是十分長，并通常顯著地比位/感測線的長度長。因此，具有盡可能低電阻的字線對于高速存儲器來說，是很重要的。
本發(fā)明的十分密集的存儲器的另一優(yōu)點是在位/感測線之間的電容耦合減至最小，因為摻雜半導體襯底26和字線的排列保持有顯著的屏蔽效應(yīng)，這是其它密集布線，例如在本文前面引用的有著共同受讓的第4，769，786號美國專利中的方案未曾提供過的，結(jié)果改進了信噪比。
根據(jù)本發(fā)明可進一步看出，用簡單、已知的工序步驟，已在一個具有高導電率字線的存儲陳列中、設(shè)置了高密度、兩方形的存儲單元。例如，所用工序不需要在細槽深處形成厚的氧化物層，因為;如本文前面所描述的那樣，只需在槽的較低部分形成薄的絕緣層。
雖然已參照最佳實施例對本發(fā)明專門予以圖示和描述，但所屬技術(shù)領(lǐng)域內(nèi)的專業(yè)人員將明白，有可能做出各種各樣形式和細節(jié)上的改動而未偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種存儲器，它包括一塊半導體襯底，它具有一個主表面和設(shè)置在所述襯底內(nèi)、具有一縱軸的槽；存儲裝置，它設(shè)置在所述槽的一個給定側(cè)壁上；所述存儲器的特征在于還包括開關(guān)裝置，它包括一個長形電流攜帶元件、所述電流攜帶元件縱向平行于所述槽的縱軸、且設(shè)置在所述槽的給定側(cè)壁內(nèi)，以及一個控制元件，所述控制元件設(shè)置在所述存儲裝置和所述長的電流攜帶元件之間，并耦合到所述存儲裝置；以及第一導電線，它按與所述槽的縱軸垂直的方向設(shè)置在所述半導體襯底的主表面上，與所述開關(guān)裝置的控制元件相接觸。
2.一種如權(quán)利要求1中所述的存儲器，其中，所述存儲裝置是一個電容器，而所述開關(guān)裝置是一個場效應(yīng)晶體管。
3.一種存儲陳列，它包括一塊半導體襯底，所述半導體襯底具有一個主平面和一條形成在所述襯底內(nèi)的槽;其特征在于所述存儲陳列還包括第一和第二間隔開的存儲裝置，它們設(shè)置在所述槽的第一側(cè)壁上;第三和第四間隔開的存儲裝置，它們設(shè)置在所述槽的第二側(cè)壁上;第一和第二開關(guān)裝置，它們分別設(shè)置在所述第一和第二存儲裝置與所述襯底的主平面之間的所述第一側(cè)壁上;第三和第四開關(guān)裝置，它們分別設(shè)置在所述第三和第四存儲裝置與所述襯底的主平面之間的所述第二側(cè)壁上;所述第一、第二、第三和第四開關(guān)裝置的每一個所包括的一個電流攜帶元件和一個控制元件;第一裝置，它設(shè)置在所述槽的第一側(cè)壁上，用以互連所述第一和第二開關(guān)裝置的電流攜帶元件;第二裝置，它設(shè)置在所述槽的第二側(cè)壁上，用以互連所述第三和第四開關(guān)裝置的電流攜帶元件;以及第一和第二導線，它們設(shè)置在所述襯底的主表面上，所述第一導線連接到所述第一和第三開關(guān)裝置的控制元件，而所述第二導線連接到所述第二和第四開關(guān)裝置的控制元件。
4.一種如權(quán)利要求3中所述的存儲陳列，其中，所述存儲裝置為電容器，而所述開關(guān)裝置為場效應(yīng)晶體管。
5.一種存儲器，它包括一塊半導體襯底，所述半導體襯底具有一主平面和設(shè)置在所述襯底內(nèi)的一條槽;以及一個設(shè)置在所述槽的第一側(cè)壁上的第一存儲電容器;所述存儲器的特征在于還包括一個第一場效應(yīng)晶體管，它設(shè)置在所述存儲電容器和所述襯底的主表面之間的所述槽的第一側(cè)壁上;一條第一導線，它設(shè)置在所述襯底的主表面上與所述晶體管的一個控制電極相接觸;以及一條第二導線，它設(shè)置在所述槽的第一側(cè)壁內(nèi)，連接到所述晶體管的一個電流攜帶電極。
6.一種如權(quán)利要求5中所述的存儲器，其特征在于還包括一個第二存儲電容器，它設(shè)置在所述槽的第二側(cè)壁上;以及一個第二場效應(yīng)晶體管，它設(shè)置在所述第二存儲電容器和所述襯底的主表面之間的所述槽的第二側(cè)壁上;所述第一導線與所述第二晶體管的一個控制電極相接觸。
7.一種存儲陳列，它包括一塊半導體襯底，所述半導體襯底具有一個主表面和一條形成在所述襯底中的槽;所述存儲陳列的特征在于還包括第一和第二間隔開的存儲電容器，它們設(shè)置在所述槽的第一側(cè)壁上;第三和第四間隔開的存儲電容器，它們設(shè)置在所述槽的第二側(cè)壁上;第一和第二場效應(yīng)晶體管，它們分別設(shè)置在所述第一和第二電容器與所述襯底的主表面之間的所述第一側(cè)壁上;第三和第四場效應(yīng)晶體管，它們分別設(shè)置在所述第三和第四存儲電容器與所述襯底的主表面之間的所述第二側(cè)壁上;一條第一字線，它設(shè)置在所述半導體襯底的主表面上，將所述第一和第三場效應(yīng)晶體管的柵極互連;一條第二字線，它設(shè)置在所述半導體襯底的主表面上，將所述第二和第四場效應(yīng)晶體管的柵極互連;一條第一位/感測線，它設(shè)置在所述槽的第一側(cè)壁內(nèi)，將所述第一和第二晶體管的電流攜帶電極互連;以及一條第二位/感測線，它設(shè)置在所述槽的第二側(cè)壁內(nèi)，將所述第三和第四場效應(yīng)晶體管的電流攜帶電極互連。
8.一種動態(tài)隨機存取存儲器，它包括一塊半導體襯底，所述半導體襯底具有一個主表面和一條形成于所述襯底內(nèi)、具有一縱軸的槽;所述存儲器的特征在于還包括第一和第二間隔開的存儲電容器，它們沿所述槽的第一側(cè)壁設(shè)置;第一長形位/感測擴散區(qū)，它按與所述槽的縱軸平行的方向、設(shè)置在所述槽的第一側(cè)壁內(nèi);以及第一和第二間隔開的字線，它們設(shè)置在所述襯底的主表面上，所述第一字線被安排成去控制在所述第一存儲電容器和所述位/感測擴散區(qū)之間流動的電流，而所述第二字線被安排成去控制在所述第二存儲電容器和所述位/感測擴散區(qū)之間流動的電流。
9.一種如權(quán)利要求8中所述的動態(tài)隨機存取存儲器，其中，所述字線在垂直于所述槽的方向上排列。
10.一種如權(quán)利要求9中所述的動態(tài)隨機存取存儲器，其中，所述槽具有相對著所述第一側(cè)壁的第二側(cè)壁，其特征在于所述存儲器還包括第三和第四間隔開的存儲電容器，它們沿所述第二側(cè)壁而設(shè)置;以及一個第二長形位/感測擴散區(qū)，它按與所述槽的縱軸平行的方向、設(shè)置在所述槽的第二側(cè)壁內(nèi)，所述第一字線還安排成去控制在所述第三存儲電容器和所述第二長形位/感測擴散區(qū)之間流動的電流，而所述第二字線還安排成去控制在所述第四存儲電容器和所述第二長形位/感測線之間流過的電流。
11.一種如權(quán)利要求8中所述的動態(tài)隨機存取存儲器，其中，每一所述存儲電容器包括一個設(shè)置在所述第一側(cè)壁的擴散區(qū)，以及一塊設(shè)置在所述槽內(nèi)、與所述擴散區(qū)相絕緣的導電板。
12.一種如權(quán)利要求11中所述的動態(tài)隨機存取存儲器，它還包括在所述字線和所述導電板之間、設(shè)置在所述導電板上的一絕緣層。
13.一種如權(quán)利要求11中所述的動態(tài)隨機存取存儲器，其中，所述導電板和所述字線是由摻雜的多晶硅制成的。
14.一種如權(quán)利要求13中所述的動態(tài)隨機存取存儲器，其中，所述字線還包括一種硅化物。
15.一種如權(quán)利要求10中所述的動態(tài)隨機存取存儲器，其中，每一所述存儲電容器包括一個設(shè)置在所述第一和第二側(cè)壁之一內(nèi)的擴散區(qū)，以及一塊設(shè)置在所述槽內(nèi)、與所述擴散區(qū)絕緣的導電板。
16.一種如權(quán)利要求15中所述的動態(tài)隨機存取存儲器，其特征在于，所述存儲器還包括在所述字線和所述導電板之間、設(shè)置在所述導電板上的一絕緣層。
17.一種如權(quán)利要求15中所述的動態(tài)隨機存取存儲器，其中，所述導電板和所述字線由摻雜的多晶硅制成，所述存儲器還包括設(shè)置在所述第一和第二字線之間的一種絕緣介質(zhì)。
18.一種如權(quán)利要求17中所述的動態(tài)隨機存取存儲器，其中所述絕緣介質(zhì)是聚酰亞胺。
19.一種動態(tài)隨機存取存儲器，它包括一種半導體襯底，它具有一個主表面和一條設(shè)置在所述襯底內(nèi)的槽，所述槽具有一根縱軸和第一、第二側(cè)壁;第一和第二存儲裝置，所述第一存儲裝置在所述第一側(cè)壁的較低部分，而所述第二存儲裝置在所述第二側(cè)壁的較低部分，每一所述存儲裝置包括一個設(shè)置在所述半導體襯底中的存儲結(jié)點，所述存儲器的特征在于還包括第一和第二開關(guān)裝置，它們分別設(shè)置在所述槽的所述第一和第二側(cè)壁上，每一開關(guān)裝置具有一長形擴散區(qū)和一控制電極，所述第一開關(guān)裝置的長形擴散區(qū)按與所述槽的縱軸平行的方向、設(shè)置在所述第一側(cè)壁的上部，而所述第一開關(guān)裝置的控制電極設(shè)置在所述第一開關(guān)裝置的擴散區(qū)和所述第一存儲裝置之間，所述第二開關(guān)裝置的長形擴散區(qū)按與所述槽的縱軸平行的方向設(shè)置在所述第二側(cè)壁的上部，而所述第二開關(guān)裝置的所述控制電極設(shè)置在所述第二開關(guān)裝置的所述擴散區(qū)和所述第二存儲裝置之間;以及一條導線，它設(shè)置在所述半導體襯底的主表面上與所述第一和第二開關(guān)裝置的控制電極相接觸。
20.一種存儲器，它包括一塊半導體襯底，所述半導體襯底具有一主表面和設(shè)置在所述半導體襯底內(nèi)、具有一縱軸的槽，所述存儲器的特征在于還包括第一和第二存儲裝置，它們設(shè)置在所述槽的第一側(cè)壁上;第一和第二開關(guān)裝置，它們中的每一個具有一個控制元件和一個長形電流攜帶元件，所述第一和第二開關(guān)裝置分別設(shè)置在所述第一和第二存儲裝置和所述襯底的主表面之間的所述槽的第一側(cè)壁上、并耦合到各自的所述存儲裝置，所述長形電流攜帶元件被互連、設(shè)置在所述第一側(cè)壁內(nèi)、且平行于所述槽的縱軸而排列;以及第一和第二導線，它們設(shè)置在所述半導體襯底的主表面上，每條導線具有垂直于所述槽的縱軸而排列的縱軸，所述第一導線與所述第一開關(guān)裝置的控制元件相接觸，而所述第二導線與所述第二開關(guān)裝置的控制元件相接觸。
21.一種如權(quán)利要求20中所述的存儲器，其中，所述槽具有與所述第一側(cè)壁相對的第二側(cè)壁，所述存儲器的特征在于還包括第三和第四存儲裝置，它們設(shè)置在所述第二側(cè)壁上;第三和第四開關(guān)裝置，它們中的每一個具有設(shè)置在所述第二側(cè)壁上的一個控制元件和一個電流攜帶元件;所述第一導線連接到所述第三開關(guān)裝置的控制元件，而所述第二導線連接到所述第四開關(guān)裝置的控制元件。
22.一種如權(quán)利要求21中所述的存儲器，其中，每一所述存儲裝置是一個電容器，所述電容器具有一個在所述襯底內(nèi)的擴散區(qū)和一塊與所述側(cè)壁絕緣的導電板。
23.一種如權(quán)利要求22中所述的存儲器，其中，所述導電板以及所述第一和第二導線包括摻雜的多晶硅。
24.形成在一塊半導體襯底上的多個電路結(jié)構(gòu)，所述電路結(jié)構(gòu)間隔開地設(shè)置在一條長形的槽內(nèi)，所述槽具有第一和第二主側(cè)壁以及一個底，其特征在于，所述電路結(jié)構(gòu)包括多組第一和第二不連續(xù)存儲裝置，它們間隔開地設(shè)置在所述槽的較低部分，每一組包括沿所述第一和第二主側(cè)壁的較低部分分別形成的第一和第二存儲結(jié)點，以及設(shè)置在所述槽的較低部分內(nèi)的第一導體，所述第一導體將在給定槽內(nèi)的所有組互連;以及多組第一和第二不連續(xù)開關(guān)裝置，它們間隔開地設(shè)置在所述槽的上部，每組所述第一和第二不連續(xù)開關(guān)裝置分別耦合到所述第一和第二不連續(xù)存儲裝置中的那些相應(yīng)的存儲裝置，第一和第二不連續(xù)開關(guān)裝置每一個包括分別沿所述第一和第二主側(cè)壁的上部、與所述第一和第二存儲結(jié)點間隔開地形成的第一和第二擴散軌(rails)，以及裝置在所述槽上部的第二導體，每組的所述第二導體與所述第一導體相絕緣，并與相鄰組的所述第二導體相絕緣。
全文摘要
只利用襯底主表面兩方塊的十分小存儲單元包括具有主表面和縱軸的半導體襯底，設(shè)置在襯底內(nèi)的槽；在槽的給定側(cè)壁上、具有存儲結(jié)點的存儲電容器；開關(guān)器件，它耦合到存儲電容器并有與槽縱軸平行的長形電流攜帶元件，和在存儲電容器和長形電流攜帶元件間、設(shè)置在槽側(cè)壁上的控制元件；以及垂直于槽縱軸設(shè)置在襯底主表面上、且與開關(guān)器件的控制單元接觸的導線。此外，在每一槽和字線的交會處形成兩個完整的存儲單元，槽每一側(cè)形成一單元。
文檔編號H01L21/8242GK1046062SQ9010097
公開日1990年10月10日 申請日期1990年2月26日 優(yōu)先權(quán)日1989年3月27日
發(fā)明者多納德·麥克阿爾賓·肯尼 申請人:國際商業(yè)機器公司