專利名稱：雙極型和互補金屬氧化物半導體晶體管的集成制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導體結(jié)構(gòu)及其制造技術(shù)，更具體地說涉及雙極型半導體和互補金屬氧化物半導體(CMOS)的集成制造工藝。
場效應(yīng)晶體管(FET)技術(shù)特別適合于高密度、低功率電路。目前人們對利用場效應(yīng)晶管技術(shù)制作大規(guī)模集成電路越來越重視，因為這一技術(shù)能夠以高得率制造具有復雜邏輯功能的電路和大的存儲器。場效應(yīng)晶體管結(jié)構(gòu)是用P溝道場效應(yīng)晶體管(PMOS)和N溝道場效應(yīng)晶體管(NMOS)制作的，PMOS和NMOS晶體管器件結(jié)合起來而形成互補金屬氧化物半導體(CMOS)電路，它具有比單一類型的器件更為優(yōu)越的性能。
隨著電路復雜程度和集成度的增加，場效應(yīng)晶體管電路的速度會由于容性負載而降低，這一點對場效應(yīng)晶體管輸出器件尤為明顯，因為器件必須產(chǎn)生相當?shù)尿?qū)動電流至其它電路。一種改善場效應(yīng)晶體管器件驅(qū)動性能的途徑是增加它的導電溝道的寬度，可是，隨之而來的缺點是這種器件需要更大的面積，這就妨礙了在一塊較小的面積上放入大量器件的能力。另一種改善采用場效應(yīng)晶體管器件的電路的速度特性的途徑是用雙極型晶體管作驅(qū)動元件，雙極型晶體管的特點是具有很高的跨導(互導)，因而對容性負載具有優(yōu)良的驅(qū)動性能可以保證獲得高增益和驅(qū)動信號的快速上升時間。
雙極型器件與場效應(yīng)器件兩者的結(jié)合能提高電路的速度特性，這是本技術(shù)領(lǐng)域的人們熟知的。傳統(tǒng)的制作雙極型晶體管的基極，發(fā)射極和集電極的步驟和制作CMOS器件的源極、漏極和柵極的步驟是不同的。因此在需要把雙極型器件和CMOS電路結(jié)合起來的時候，就需要分開來用不同的制作步驟來形成雙極型器件和CMOS器件。通常，在雙極型和CMOS的制作工藝之間很少有共同點(共性)，可以想見，通過這些途徑，雙極型和CMOS器件結(jié)合的各種優(yōu)點雖然可以實現(xiàn)，但要以具有許多步驟是復雜的制作工藝為代價。當半導體制作工藝以增加制造工序的辦法來改進時，產(chǎn)品的得率(成品率)會下降完全在意料之中的。
雖然最近的進展已經(jīng)使雙極型和CMOS器件的工藝較為接近，但仍需要有能夠使得制造工序和器件更加一體化的更為改進的雙極型/CMOS工藝。此外，還需要有同CMOS晶體管電路的設(shè)計和制作相兼容的雙極型晶體管布局。
按照本發(fā)明，揭示了一種制作雙極型和CMOS集成器件的技術(shù)，這里所揭示的技術(shù)減少或基本上消除了現(xiàn)有制作技術(shù)的缺點和不足之處，按照本發(fā)明，形成MOS晶體管的制作步驟同形成雙極型晶體管的步驟相兼容，并與之一體化，從而簡化了制作工藝。
在形成雙極型和CMOS集成器件的實例中，相鄰的N-型和P-型隱埋層是在一個半導體基片上形成的，這些隱埋層確定了要形成在上面的半導體池或井的位置。N-型隱埋層減小了垂直NPN雙極型晶體管的串連集電極電阻。而且，隱埋層使得亞層(次級)電阻減小，從而有效地減小了相鄰的PMOS和NMOS晶體管之間的閂鎖現(xiàn)象。
在隱埋層上形成一層薄的半導體材料的外延層，并有選擇地埋入，以便在P-型隱埋層上形成輕摻雜的P-型池(井)，在N-型隱注層上形成輕摻雜的N-型池(井)。在外延薄層上制作圖形，以確定形成雙極型、PMOS和NMOS晶體管壕的區(qū)域，用溝道堵塞注入和厚的場氧化物把各個壕區(qū)域彼此隔開，在壕區(qū)域上形成一個包括場效應(yīng)晶體管的柵極氧化物的二氧化硅薄層，然后，在晶片的整個表面上沉積一層多晶硅薄層，對這一基片進行掩蔽和制作圖形以注入雙極型晶體管的基極區(qū)域，隨后，對柵極氧化物薄層和多晶硅薄層進行圖形制作，以便在雙極型壕中形成一個確定多發(fā)射極區(qū)域的開孔，復合硅氧化物和多晶硅層中的開孔在已注入過的基極區(qū)域內(nèi)確定NPN雙極型晶體管的發(fā)射極區(qū)域的位置。
然后，把較厚的第二層多晶硅沉積在基片的整個表面，并通過注入對多晶硅進行重摻雜，這一第二層多晶硅與先前沉積的覆蓋在柵極氧化物上的一層多晶硅相融合。而且，在雙極型壕區(qū)域，第二層多晶硅接觸在發(fā)射極接觸開孔中的P-型基極注入硅，這里雙極型基極區(qū)域上面的氧化物薄層已被除去。這類發(fā)射極稱為嵌套式多發(fā)射極。融合的多晶硅從處理后的基片上的這些區(qū)域除去，而那些形成CMOS晶體管柵極導線和雙極型多晶硅發(fā)射極區(qū)的區(qū)域除外。重摻雜的厚的多晶硅形成相應(yīng)的NMOS和PMOS晶體管的柵極導線以及雙極型晶體管的多發(fā)射極結(jié)構(gòu)，然后，在處理后的晶片的整個表面沉積一層硅氧化物，并且非均勻地進行蝕刻以形成一個包圍住多晶硅柵極和發(fā)射極結(jié)構(gòu)的絕緣的氧化物側(cè)壁層，然后對這一晶片進行圖形制作以確定NMOS器件壕區(qū)域，并注入N型雜質(zhì)以形成源極和漏極區(qū)域類似地，對這一晶片進行圖形制作以確定PMOS和雙極型器件的壕區(qū)域，并注入P型雜質(zhì)，由此形成PMOS晶體管的源極和漏極區(qū)域，在這一步驟中，同時還在圍繞多發(fā)射極的雙極型壕的周圍形成P基型極接觸區(qū)域。
這時，對露出的硅和多晶硅進行清潔處理，以除去任何殘余的氧化物，但不包括多晶硅側(cè)壁氧化物層，接著是在晶片上沉積鈦，并在氮氣氛下進行反應(yīng)使在鈦與硅相接觸的區(qū)域形成鈦的硅化物，在其它地方形成鈦的氮化物。對鈦的氮化物制作圖形和蝕刻以形成局部互連條帶，這些條帶將把最終的金屬化連接至MOS和雙極型晶體管的鈦的硅化物壕區(qū)域，一些MOS和雙極型晶體管的導電接觸區(qū)域是在場氧化物區(qū)，而不是壕區(qū)域上形成的，接著形成與覆蓋在場氧化物上的制成圖形的氮化鈦條帶接觸的金屬接觸。這樣，這一金屬間接連接到鈦的硅化物壕從而連接到場效應(yīng)以及雙極型晶體管。這一工藝技術(shù)的優(yōu)點在于可以制造小面積的晶體管，從而使場效應(yīng)和雙極型晶體管壕區(qū)域的電阻和電容減至最小，形成速度較高的場效應(yīng)和雙極型晶體管。然后，通過鈍化絕緣層中的圖形開孔形成晶體管電極的金屬化圖形。
上述制作工藝也可以用來形成雙極型晶體管的壁狀發(fā)射極結(jié)構(gòu)。在形成這種壁狀發(fā)射極時，發(fā)射極的多晶硅發(fā)射極與場氧化物和壕之間的過渡區(qū)相接觸，N+發(fā)射極區(qū)在壕的邊緣之間延伸或覆蓋壕的邊緣。
下面參照附圖對本發(fā)明最佳實施例所作的更為具體的描述將使本發(fā)明的其它特點和優(yōu)點變得更為明顯，各圖之中，同樣的元件、區(qū)域或區(qū)間用相同的編號表示，其中，

圖1～12是一塊晶片的截面圖，用來表示在形成雙極型和CMOS晶體管之前的各個半導體區(qū)域的隔離和形成步驟;
圖13～25說明在相應(yīng)的半導體區(qū)域內(nèi)雙極型和CMOS晶體管的集成制作過程;
圖26的半導體基片截面圖表示圖25中雙極型和CMOS集成器件的布局和結(jié)構(gòu);
圖27和28分別為截面圖和俯視圖，說明集成雙極型器件的布局，其集電極形成在基極和嵌套發(fā)射極區(qū)附近;
圖29和30分別為集成嵌套發(fā)射極雙極型結(jié)構(gòu)的另一種布局的截面圖和俯視圖，該結(jié)構(gòu)具有相隔較遠的連接到雙極型晶體管集電極的接線;
圖31和32分別是集成雙極型結(jié)構(gòu)的另一種面局的截面圖和俯視圖，該結(jié)構(gòu)為雙極型晶體管提供了雙集電極接觸;
圖33～35是一種具有對稱布局的小面積壁狀發(fā)射極型晶體管的截面圖和俯視圖;
圖36是一種具有雙叉離位基極接觸的對稱布局的小面積壁狀發(fā)射雙極型晶體管的截面圖;
圖37和38分別是一種小面積雙極型晶體管的截面圖和俯視圖，該晶體管具有壁狀發(fā)射極，其布局是不對稱的線，布局不對稱;
圖39和40分別是一種壁狀發(fā)射極型雙極型晶體管的截面圖和俯視圖，該晶體管具有較遠的發(fā)射極和基極接線，布局不對稱;
圖41和42分別是一種雙極型晶體管的截面圖和俯視圖，該晶體管具有嵌套型發(fā)射極，雙基極與雙集電極接觸;
圖43是按照本發(fā)明制作的一種橫向PNP雙極型晶體管的截面圖。
下面詳細敘述制作垂直型NPN雙極型晶體管和PMOS、NMOS晶體管對以形成一種結(jié)合雙極型和CMOS結(jié)構(gòu)的集成步驟。同時也說明橫向PNP雙極型晶體管和其它變型的晶體管。雙極型晶體管同CMOS晶體管對一起合作的方法在現(xiàn)有技術(shù)中是熟知的，因此，它們之間用以形成電路的具體連接方式將不再說明，本領(lǐng)域的技術(shù)人員采用這里的內(nèi)容可以容易而有效地制作本發(fā)明的集成雙極型和CMOS晶體管并進行內(nèi)部電極的互連，以形成完成所需功能的電路。術(shù)語“MOS”(金屬氧化物半導體)一字在本說明書中用以表示一類半導體器件，并不是指包括金屬柵極導線和氧化物絕緣體的具體的器件。
現(xiàn)在參見附圖1，這里畫出了形成基極材料的P-型基片(10)，在其上將形成一雙極型晶體管和CMOS晶體管對?；?10)可以是6～10·歐姆·厘米或40～60歐姆·厘米范圍內(nèi)的P-型半導體材料，(100)晶格點陣取向的半導體基片材料是最好的，但是也能夠用其它取向的材料。首先使基片(10)暴露在約900攝氏度的潮濕氧氣環(huán)境中，形成一個二氧化硅(SiO2)層(12)，通常稱為氧化硅，這一層(12)生長一段足夠的時間以形成約500～600 的氧化物。
在氧化硅層(12)上沉積一層氮化硅(Si3N4)(14)，其厚度約為1300～1500 ，這一層氮化硅(14)是用傳統(tǒng)的低壓化學蒸汽沉積技術(shù)沉積的。然后把光致抗蝕劑掩膜層(16)或其他方法涂敷在氮化硅(14)上，在掩膜層(16)上制作圖形以形成區(qū)域(18)和(20)，區(qū)域(18)和(20)確定接著要制作的N+隱埋層在基片上的位置。
掩膜層(16)光致抗蝕劑材料的圖形是通過在選定的區(qū)域(18)和(20)除去光致抗蝕劑材料來實現(xiàn)的。暴露的氮化硅層(14)用已知的等離子氮化物蝕刻工藝蝕刻。在氮化物從選定的區(qū)域(18)和(20)除去后，對下面一層氧化硅(12)暴露出來的表面區(qū)域進行清潔，以除去氮化層(14)和氧化物(12)的殘留的沉積物或殘留物。
隨后，對晶片進行離子注入，離子注入的區(qū)域如圖2中箭頭(24)所示，以形成N+半導體區(qū)域(26)和(28)，離子注入(雜質(zhì))(24)被強迫通過氧化硅薄層(12)，所用的是劑量在2×1015個離子/平方厘米-5×1015個離子/平方厘米范圍之間的銻元素，這樣可以獲得約1.0×1019個原子/立方厘米的銻元素峰值深度。離子注入在大約40Kev下進行，以獲得所希望的注入濃度。圖2說明經(jīng)注入步驟形成N+隱埋層(26)和(28)之后的基片(10)?；?10)然后被加熱至1100攝氏度以上約1小時，以驅(qū)使雜質(zhì)深入基片，以及修復由于注入引起的晶體表面的損害?；?10)按所指出的時間加熱，以形成N+隱埋區(qū)(26)和(28)，深度約2.5微米，光致抗蝕劑層(16)可以在制作步驟過程中除去或剝?nèi)?，使其不?jīng)受高溫。
圖3所描繪的基片截面圖，其中的N+隱埋層(26)和(28)的表面部位已被氧化以在其上形成厚的氧化硅層(32)和(34)，這種氧化物層生長至約5000～7000
的厚度為最佳，厚的氧化形成物(32)和(34)為以后的P-型雜質(zhì)注入形成掩膜，這種P-型雜質(zhì)注入形成相應(yīng)的P-隱埋層。
氮化硅層(14)(圖2)被除去，暴露出下面的氧化硅層(12)，這一氧化硅薄層(12)由去薄層操作法除去，為其后的P-型注入作準備。
現(xiàn)在參見圖4。如圖中編號37所示的P-型雜質(zhì)被驅(qū)入P-基片10的表面內(nèi)。P-型注入的劑量在6×1013個平方離子/厘米～8×1013個離子/厘米，所用能量為60Kev。硼被用作對基片(10)進行離子注入的雜質(zhì)以形成P-隱埋層(38)、(39)和(40)。當硼離子被驅(qū)入基片時，厚得多的氧化物區(qū)(32)和(34)使下面的N+層(26)和(28)不受P-型雜質(zhì)(37)的影響，基片(10)被再次加熱約半小時，達到約800～1000℃的溫度，以驅(qū)使硼離子進入基片(10)，接著用氟化氫溶液除去基片(10)表面厚的氧化物(32)和(34)，結(jié)果，N+區(qū)(26)、(28)和P型層(38)～(40)暴露在基片(10)的上表面。
在圖5中，按照本發(fā)明的下一制作步驟是沉積N-型半導體材料的外延層(44)，外延層(44)包括將要在其中形成雙極型和CMOS晶體管池的半導體材料，對高性能的雙極型晶體管而言，外延層(44)較薄，最好約1.5微米厚，約4～6歐姆·厘米的電阻對形成高質(zhì)量的雙極型和CMOS晶體管已經(jīng)足夠。外延生長過程中的高溫會在隱埋層(26)、(28)，(38)～(40)以及外延層(44)之間出現(xiàn)一定程度的雜質(zhì)上擴散。
隨后，在外延層(44)的表面上生長氧化硅薄層(46)，在本發(fā)明的最佳形式中，氧化硅薄層(46)(圖6)的厚度在約400～600
的范圍內(nèi)。隨后，其表面利用低壓化學蒸汽沉積工藝沉積一層厚度約為1400A的氮化硅層(48)。同樣，如圖6所示，在這一氮化物層(48)的表面上用拋涂或其它涂敷方法涂一層厚的光致抗蝕劑(50)，在光致抗蝕層(50)上制作圖形，將露出的氮化物除去以形成將要在它下面形成N-池的區(qū)域(52)和(54)。
對處理后的基片(10)進行N-型注入(58)，有效地形成池(60)和(62)、(60)和(62)位于由光致抗蝕劑掩膜(50)的開孔所確定的區(qū)域(52)和(54)內(nèi)。池(60)和(62)是通過注入磷來形成的，注磷時使用約80Kev的能量和1.5×1012個離子/平方厘米～2.5×1012個離子/平方厘米的劑量，N池的濃度最好為約2×1016離子/立方厘米。然后除去光致抗蝕層(50)。
隨著雙極型和CMOS集成制作工藝的繼續(xù)進行，半導體池(60)和(62)被氧化以形成厚的氧化區(qū)域(66)和(68)，這一氧化過程一直繼續(xù)到半導體池(60)和(62)上形成約4000
的氧化硅。處理后的基片(10)通過加熱至高溫退火，以驅(qū)使N-型池(60)和(62)的雜質(zhì)深入到外延層(44)，由離子注入引起的晶體損傷也在退火過程中得以修復，圖6畫出了到此為止按照本發(fā)明的制作步驟所形成的半導體。
接著除去氮化硅層(48)的剩余部分，它下面的氧化物薄層(46)用傳統(tǒng)的去薄層技術(shù)除去。參照圖7，對處理后的基片(10)進行離子注入(72)，把P-型雜質(zhì)，例如硼，注入到外延層(44)中，P-型注入(72)時，所用能量為約4萬電子伏特(40Kev)，劑量約5.5×1012個離子/平方厘米～6.5×1012個離子/平方厘米，從而形成濃度約3×1016個離子/立方厘米的P-型池(74)、(76)和(78)。把經(jīng)如此處理過的基片(10)加熱約1小時，達到約100～1200攝氏度的溫度，以迫使P-型雜質(zhì)更深入到外延層(44)。然后用氫氟酸溶液除去厚的氧化物區(qū)域(66)和(68)。
隨著對處理過的基片(10)所進行的各種退火步驟，N-半導體池(60)和(62)以及P-半導體池(74)～(78)與下面的重摻雜的隱埋層(26)、(30)和(38)～(40)相融合，圖8畫出了具有P-和N-半導體池的基片的處理狀況，處理后的基片(10)再次氧化，由此在池的上表面形成一層氧化硅薄層(80)。此外，在氧化硅薄層(80)上利用低壓化學蒸汽沉積工藝沉積一層約1400 的氮化硅層(82)，另一組成本發(fā)明工藝的第三次掩膜的光致抗蝕層(84)被涂敷在氮化硅層(82)上，在光致抗蝕劑層上制作圖形以便在P-池和N-池之間形成的PN半導體結(jié)上形成開孔，(86)另外，在光致抗蝕層(84)中形成開孔(88)，以便在N-池(60)中形成用來制作雙極型晶體管深層集電極區(qū)域，然后，在光致抗蝕劑掩膜層(84)中開孔區(qū)域內(nèi)用等離子蝕刻技術(shù)蝕刻掉氧化硅薄層(80)和氮化硅層(82)。
圖9至11是P-隱埋層(38)和N-隱埋層(26)形成的PN結(jié)附近的區(qū)域的放大示意圖。如圖9所示，P和N池(74)和(60)的半導體材料也被蝕刻至約900～1000 的深度。P和N池材料露出的蝕刻表面被加以清洗，如果需要的話，可進行離子注入以便在相應(yīng)的池內(nèi)形成溝道阻擋。為了圖的清晰起見，圖中未畫出溝道阻擋。處理過的基片(10)再置于氧化環(huán)境中形成薄的氧化硅層(90)，這一氧化層(90)約200～300 厚，在基片的整個表面再沉積一層用低壓化學蒸汽沉積的氮化硅薄層(92)，這一層也包括覆蓋在溝槽的底部的薄氧化物層(90)和在溝槽周圍先前沉積并制好圖形的氧化硅(82)上。氮化物層(92)沉積的深度約400
。
隨后，在氧化層(92)上再沉積一層氧化硅(94)，所沉積的氧化物(94)約2000
厚，這一層以化學蒸汽沉積工藝用四乙基鄰硅酸鹽(厚硅酸四乙酯)沉積。圖9是經(jīng)歷了上述工藝的基片部位的橫截面圖。
圖10表示經(jīng)歷了各向異性蝕刻后的基片(10)，各向異性蝕刻時有選擇地除去了下方的材料，即除去了沉積的整個氧化層(94)和第二氮化層(92)。氧化物濕法蝕刻有效地除去了覆蓋在溝槽(87)底部的氧化硅薄層(90)，濕法蝕刻在本質(zhì)上不是各向異性的，這樣就蝕刻掉了氮化硅側(cè)壁(96)下氧化硅層(90)的一部分，氮化硅側(cè)壁(96)下部被蝕刻掉，如圖中號碼(98)所示，溝槽(87)的暴露區(qū)域被清洗以除去任何剩余的殘留物，獲得一個清潔的表面，不帶有其它材料。
圖11表示在溝槽(87)內(nèi)形成了一層很厚的場氧化物(100)以后的基片(10)，基片(10)被置于充滿氧氣的環(huán)境中直至暴露的硅池材料被消耗至足以形成約8000
的氧化物(100)。在形成這一氧化物時，基片的溫度被升高至約900攝氏度，并保持一段足以生長8000
氧化硅(1000)的時間。在氧化物(90)下的硅材料由氮化層(82)保護不受氧化環(huán)境的影響。因此，氧化物沒有增厚。
從基片(10)的表面剝?nèi)サ瘜?82)，在半導體池的表面生長氧化硅薄層(102)，如圖11所示。在基片的整個表面上進行閾值調(diào)節(jié)注入(104)以獲得所希望的閾值電壓。NMOS和PMOS晶體管在這一閾值上可以導通。所注入的雜質(zhì)可以是硼，其劑量足以獲得所希望的閾值電壓即可。
接著，光致抗蝕劑掩膜層(106)涂覆在基片(10)的表面，并在其上制作圖形以形成濃集電極區(qū)域(108)。N+濃集電極(110)也是通過光致抗蝕劑掩膜(106)上的圖形所確定的開孔(108)注入磷來形成的。磷的劑量約2×1016個離子/平方厘米～3×1016個離子/平方厘米，并用約10萬電子伏特100Kev高能量)來形成深入雙極型晶體管池(60)的重摻雜集電極(110)。圖12表示形成了濃集電極(110)之后的基片(10)，光致抗蝕層(106)被從基片的上表面剝?nèi)?，前柵氧化硅?102)同時被剝?nèi)ァ?br> 基片(10)被再次置于硅氧化環(huán)境中，在基片表面生長厚為200
的硅層(111)，如圖13所示?？梢钥闯觯瑬艠O氧化層(111)覆蓋住將要在其中形成雙極型晶體管的N-池(60)，將要在其中形成PMOS晶體管的N池(62)，以及將要在其中形成NMOS晶體管的N-池(62)。以及將要在其中形成NMOS晶體管的P-池(78)。重要的是，氧化層(111)在CMOS晶體管對柵電極下面晶體管導電溝道之間形成了絕緣體，氧化層(111)的厚度可以改變，以實現(xiàn)對CMOS晶體管閾值的進一步調(diào)節(jié)。
按照本發(fā)明的主要技術(shù)特征，雙極型晶體管的發(fā)射極是利用多晶硅沉積工藝來形成的，下面敘述這一工藝細節(jié)。用于形成雙極型多發(fā)射極的多晶硅材料也由與用來形成CMOS晶體管對柵電極同一工藝步驟來沉積。參見圖13，多晶硅薄層(112)被沉積在基片的整個表面，多晶硅的深度最好在900～1100
之間，也可以采用其它的厚度。至此，第5光致抗蝕劑掩膜層(114)涂覆在晶片表面，在其上形成圖形以形成雙極型晶體管的開孔(116)，光致抗蝕層(114)具有足夠的厚度以便為P-型雜質(zhì)注入(118)提供掩膜，在P-型雜質(zhì)注入(118)中，硼離子被驅(qū)使通過多晶硅層(112)和氧化薄層(111)以形成半導體基極區(qū)(120)。
進行基極注入(118)時，硼的劑量約1-2×1014個離子/平方厘米所用能量約6萬電子伏特。如圖13所示，注入(118)形成一個沿N-池(60)的整個表面延伸的橫向基區(qū)(120)，光致抗蝕劑掩膜層(114)被除去，另一層光致抗蝕劑(122)，它是本發(fā)明的第6次掩膜，被涂覆在基片表面。
圖14表示形成內(nèi)部發(fā)射極開孔(123)和集電極接觸開孔(124)的第6光致抗蝕劑掩膜(122)。對多晶硅薄層(112)和氧化硅薄層(111)施行干式化學蝕刻以除去開口雙極型晶體區(qū)域中的這些材料一直到注入表面(120)為止，在光致抗蝕劑掩膜層(122)下的各種沉積層并不被干式蝕刻所除去。暴露出的基極中間層區(qū)域(125)用常用的Piranhe或RCA清洗劑清洗。基片(10)在高溫下退火幾分鐘以迫使雙極型晶體管基極注入(120)更深地進入N-池(60)。在退火以后，半導體池(60)的露出表面被進一步清洗以確保沒有殘留的氧化物停留在表面上，用10%的氟化氫清洗液來清洗其上表面。
用傳統(tǒng)的沉積工藝在晶片的整個表面上沉積一層較厚的第二多晶硅層(126)。該第二多晶硅層(126)厚約4000 ，同前此沉積的約1000 厚的第一層(112)相融合。圖15說明在NMOS柵極氧化物和PMOS晶體管柵極氧化物(111)上，以及在雙極型本征多發(fā)射極、基極界面區(qū)域(125)和集電極(110)上形成多晶硅復合層(128)的第二多晶硅層。多晶硅(128)被大劑量的N-型雜質(zhì)例如磷注入。覆蓋在柵極氧化物(111)上的重摻雜的多晶硅，在制作圖形及蝕刻以后，將形成相應(yīng)的NMOS和PMOS晶體管的柵極導電體。在發(fā)射極/基極界面(125)上形成的重摻雜的多晶硅則為在下面的基極(120)內(nèi)形成下面的發(fā)射極區(qū)提供了擴散劑，重要的是，摻雜多晶硅(128)在發(fā)射極/基極界面(125)處與基極區(qū)域(120)形成物理的和電學的接觸。對多晶硅的注入(132)最好在約85Kev、濃度為1.5～2.5×1016個離子/立方厘米的下進行。
接著，第7光致抗蝕劑掩膜層(135)被拋涂在晶片的表面，并制作圖形，如圖16所示。對露出的多晶硅層進行蝕刻，而在MOS晶體管柵極絕緣體(136)和(134)上，以及在雙極型晶體管發(fā)射極/基極界面(125)和濃集電極(110)上的多晶硅仍保留在位置上。多晶硅區(qū)域(140)形成雙極型晶體管集電極電極的一部分，只有重摻雜的多晶硅發(fā)射極(142)接觸界面(125)內(nèi)的基區(qū)(120)，但同時疊蓋住部分柵極氧化物(111)。這樣就降低了形成這種嵌套發(fā)射極結(jié)構(gòu)的掩膜對準的臨界性(精度)。在形成壁狀發(fā)射極結(jié)構(gòu)時，將在雙極型晶體管區(qū)域上的光致抗蝕劑掩膜(135)制作圖形，其抗蝕劑邊緣要求與柵極氧化物薄層(111)中開孔的邊緣垂直對準。
光致抗蝕劑掩膜層(135)被剝?nèi)ヒ岳^續(xù)進行其后的制作工序，如圖17如示。隨著本發(fā)明制作工藝過程的進行，一層類似的2500 氧化硅(144)被沉積在基片的表面上。類似氧化層(144)可以包括用傳統(tǒng)的等離子技術(shù)沉積的四乙氧基硅烷。由圖17可見，沉積的氧化硅層\(144)同柵極氧化物層(111)以及形成柵極絕緣體(134)和(136)的MOS晶體管氧化層相融合。
類似的氧化物層(144)被在垂直方向上非均勻蝕刻，由此產(chǎn)生圖18中的形成物。各向異性蝕刻工藝一直進行到約除去2500 的氧化硅，即，僅留下沉積在MOS晶體管柵極多晶硅/氧化物結(jié)構(gòu)(146)和(148)的側(cè)壁上，以及在雙極型晶體管發(fā)射極結(jié)構(gòu)(150)的側(cè)壁上的氧化物。在NMOS晶體管中形成輕摻雜漏極型結(jié)構(gòu)。以消滅熱電子效應(yīng)時側(cè)壁氧化物(152)是很重要的。側(cè)壁氧化物(154)和(156)不會對PMOS晶體管和雙極型晶體管產(chǎn)生有害的影響。
圖19表示雙極型晶體管環(huán)形發(fā)射極島(158)。該雙極型晶體管的基極和發(fā)射極結(jié)構(gòu)可以用其他布局構(gòu)成，下面對此將作更詳細的描述。
如圖20所示，第8光致抗蝕劑掩膜層(162)被拋涂在晶片的表面。在這一掩膜層(162)上制作圖形以便在NMOS晶體管中的源極和漏極開孔并進行離子注入(165)以使在NMOS晶體管內(nèi)形成重摻雜半導體區(qū)(164)和(166)，半導體區(qū)(164)和(166)自動對準柵極結(jié)構(gòu)(170)形成源極和漏極，上面提到的N++注入是用砷和/或磷來實現(xiàn)的，劑量為5×1015個離子/平方厘米，能量為15萬電子伏特(150Kev)，隨后，除去光致抗蝕層(162)。
晶片接著準備用P-型雜質(zhì)注入形成P-溝道MOS晶體管區(qū)域和雙極型晶體管的基極接觸。參見圖21，在基片表面上拋涂第9光致抗蝕劑掩膜(171)，并在其上制作圖形以形成PMOS晶體管源極和漏極區(qū)域(172)和(174)的開孔，以及在雙極型晶體管基極(120)中的接觸區(qū)開孔(176)(178)。然后，對晶片注入硼以形成P+MOS晶體管源極(180)和漏極(182)區(qū)域。源極區(qū)(180)和漏極區(qū)(182)自動對準柵極結(jié)構(gòu)(168)。
P+硼離子注入也在雙極型基極區(qū)(120)內(nèi)形成高濃度的摻雜區(qū)(184)和(186)，雖然P-型注入的雙極型區(qū)在截面圖中畫成兩上區(qū)域，實際上基極接觸是環(huán)形的，并圍繞發(fā)射極島結(jié)構(gòu)(158)。硼注入劑量約5×1015個離子/平方厘米，能量約3萬電子伏特(30Kev)光致抗蝕劑掩膜層(171)被除去。
然后，基片在約900攝氏度的溫度下退火30～90分鐘，以驅(qū)使NMOS晶體管源極(164)和漏極(166)區(qū)的N+雜質(zhì)進一步深入到柵極氧化物(134)下面。PMOS晶體管約(180)和漏極(182)區(qū)的P+雜質(zhì)也在晶體管池(62)內(nèi)進一步擴散，在柵極氧化物(136)下橫向延伸一小段距離。形成雙極型晶體管非本征基極接觸的P+摻雜區(qū)(184)和(186)也進一步向下擴散。發(fā)射極多晶硅的N++雜質(zhì)被驅(qū)向下面的基極區(qū)域(120)，由此形成發(fā)射極(188)?；鶇^(qū)(120)形成了雙極型晶體管的半導體壕。如下面將要詳細描述的那樣，按照本發(fā)明，雙極型晶體管可以用壕區(qū)制作其面積小于已有的雙極型晶體管，按照上述步驟加工的基片畫在圖21中，只要一次退火步驟，各種半導體區(qū)域的雜質(zhì)就可以擴散和激活，以形成適當?shù)陌雽w晶體管元件。
隨后，用硫酸和氟化氫溶液依次清洗晶片，在基片表面沉積一層1000
的鈦，然后，將基片的溫度在富含氮的惰性環(huán)境中升高至約675攝氏度并保持不到1小時的時間以使鈦起反應(yīng)，凡是鈦與硅相毗鄰的地方，就形成導電的鈦的硅化物。凡是鈦與氧化硅相接觸的地方，例如鈦與其下場氧化物區(qū)相接觸時，就形成導電的鈦的氮化物?；砻嬗上♂尩柠}酸溶液清洗。
圖22中，氮化鈦(TiN)用剖面線(190)表示，而硅化鈦TiSi2用線(192)表示。由于P+基極接觸區(qū)(184)和(186)與鈦的反應(yīng)，形成了硅化鈦區(qū)域(194)和(196)。在PMOS和NMOS晶體管的源極區(qū)和漏極區(qū)內(nèi)也產(chǎn)生同樣的反應(yīng)，形成相應(yīng)的橫向源極和漏極接觸導體。
隨后，在反應(yīng)后的鈦層上涂覆光致抗蝕劑掩膜(198)，并在上制作圖形以形成晶體管器件各接線端或各導電的內(nèi)部接線如圖23所示。圖中，氮化鈦未被掩膜掩蔽的部分用適當?shù)奈g刻劑除去。重要的是，制有圖形的光致抗蝕劑部分(199)有效地形成了下面作為雙極型晶體管基極(120)的接觸的區(qū)域，形成的接觸從晶體管橫向延伸至覆蓋在厚的場氧化物(200)上的位置。通過這一結(jié)構(gòu)，可以制作小面積的雙極型晶體管無需擔心一些擠得很緊的電極如何容納，以及隨之而來的掩膜對準問題。在圖23的實施例中，第2基極接觸區(qū)由光致抗蝕劑掩膜段(202)形成，類似地，通過利用掩膜段(204)來形成源極導電體區(qū)和利用掩膜段(206)來形成漏極導電體區(qū)，MOS體管也可以做得十分小。掩膜段(204)和(206)都分別在場氧化物(208)和(209)的一部分上面，由此提供了在橫向分離位置上的各晶體管的連接線。NMOS晶體管的圖形與此相類似。接著除去有圖形的光致抗蝕劑。
如圖24所示，包括氮化鈦的第1橫向基極接觸區(qū)(210)，通過重摻雜的P+非本征基區(qū)(184)及其上的硅化鈦區(qū)(194)與半導體本征基區(qū)(120)形成電氣接觸。包括導電硅化鈦的隱埋發(fā)射極接觸區(qū)(214)與多晶硅導電體(142)形成電氣接觸。發(fā)射極多晶硅(142)和硅化鈦(214)形成隱埋接觸，與下面的半導體發(fā)射極作用區(qū)(188)形成電氣接觸。如上所述，發(fā)射極區(qū)(185)是多晶硅(142)的摻雜劑在下面基區(qū)(102)的本征或作用部分內(nèi)擴散而形成的重摻雜區(qū)。雙極型晶體管效應(yīng)出現(xiàn)在發(fā)射極區(qū)(188)、發(fā)射極區(qū)(188)下面的本征基區(qū)(120)、N-池(60)以及N+濃集電極(110)之間。濃集電極的接觸是通過導電多晶硅(140)至鈦的硅化物條帶(216)來實現(xiàn)的，第二氮化鈦條帶(218)則形成第2橫向接觸區(qū)，提供至本征半導體基區(qū)(120)的第2電氣連接。這一接觸通過P+基極接觸區(qū)(186)和硅化鈦中間層(196)實現(xiàn)。
雙極型晶體管由厚的表面場氧化層(200)和(220)橫向隔離。雙極型晶體管的下表面基片的隔離則由P-池(74)和(76)提供。N-外延伸集電極區(qū)(60)十分薄，所以提供了一種高性能的雙極型晶體管，隱埋的N+次層(26)降低了雙極型晶體管的串聯(lián)集電極電阻，使晶體管具有低的集電極飽和電壓。N+隱埋層(26)增加了對相鄰晶體管的抗閂鎖性。
PMOS和NMOS晶體管采用類似于雙極型晶體管的布局形成，PMOS晶體管包括一部分覆蓋著厚的場氧化物(208)且與源極區(qū)域上的硅化物中間層(234)接觸的橫向氮化鈦接觸(232)。源極中間層(234)是與PMOS晶體管源極區(qū)域(108)的電氣接觸。柵極硅化鈦層(236)與下面的導電多晶硅(168)形成電氣接觸。在硅化鈦柵極元件(236)上加一個電壓就能在柵極氧化薄層(136)的兩端產(chǎn)生電場，從而在下面的N-壕(62)內(nèi)形成反向或耗盡區(qū)，因而在PMOS晶體管源極(180)和漏極區(qū)(182)之間形成導電溝道。晶體管漏極(182)通過中間層硅化鈦區(qū)(246)連接至橫向擴展的氮化鈦接觸(238)，這一橫向擴展的漏極接觸(238)部分地覆蓋住厚的場氧化物(209)。應(yīng)當指出，從橫截面看上去，PMOS晶體管的結(jié)構(gòu)與雙極型晶體管相似，下面敘述雙極型和CMOS晶體管布局的其他類似之處。
NMOS晶體管在P型壕(78)的面上形成，位于場氧化物厚層(209)和(244)之間。NMOS晶體管源極區(qū)(164)通過中間硅化物層(246)連接至橫向擴展的氮化鈦導電體(248)。導電體(248)從NMOS晶體管橫向延伸，部分地覆蓋住厚的場氧化物(209)。以類似的方法實現(xiàn)至晶體管漏極(166)的電氣連接，即，通過中間硅化物(250)連接至覆蓋場氧化物厚層(244)的橫向擴展的氮化鈦導體(252)，在硅化鈦柵極接觸(254)上加的一個電壓通過多晶硅層(170)在柵極氧化物(134)下的P-壕(78)內(nèi)形成導電通道。這樣，電流就可以從源極區(qū)(164)流至晶體管漏極區(qū)(166)。
圖25是一個集成了雙極型和CMOS電路的實例的橫截面圖，上面具有金屬化和鈍化層。鈍化層(258)包括沉積在基片面上的氧化硅厚層，它被涂上掩膜和制作圖形以形成晶體管的金屬接觸電極的開孔。雙極型晶體管基極電極(260)和(262)用傳統(tǒng)的掩膜和圖形形成導電金屬，導電金屬充滿鈍化層(258)中的開孔，接觸橫向擴展的基極接觸(210)和(218)。雖然沒有畫出，雙極型晶體管基極電極(260)和(262)是由在基片上表面另一位置的金屬化(未畫出)連接在一起的。發(fā)射極電極(264)通過鈍化氧化物(258)中的相應(yīng)開孔形成，與下面的硅化物隱埋埋發(fā)射極接觸(214)相接觸。在實際中，發(fā)射極電極(264)可能從下面的隱埋發(fā)射極接觸(214)橫向偏移，部分覆蓋周圍的場氧化物。在圖25所示的實施例中，濃集電極(110)區(qū)是橫向的，并從基極和發(fā)射極區(qū)略微移開些。至濃集電極(110)的接觸是由集電極電極(266)實現(xiàn)的，它是通過鈍化的氧化物(258)中的開孔形成的，并與硅化鈦集電極接觸(216)接觸。重摻雜的多晶硅(140)在濃集電極區(qū)(110)和硅化鈦接觸(216)之間提供電氣連接。
由這種雙極型晶體管的結(jié)構(gòu)可見，所需的各種接觸電極并不需要互相擠在一起，也不需要垂直地對準雙極型晶體管的下面小面積區(qū)域，這就簡化了各種掩膜的套齊或?qū)?，基極電極(260)和(262)與下面橫向擴展的接觸條帶(210)和(218)的對準也被簡化連到相應(yīng)的條帶上的任何表面區(qū)域都可以形成可靠的連接線。在鈍化的氧化層(258)內(nèi)形成開孔的掩膜略有失調(diào)的情形下，可以看出，不會產(chǎn)生有害的影響。
PMOS和NMOS晶體管的電氣接觸電極類似地通過在鈍化的氧化物(258)中形成開孔，并在其上沉積相應(yīng)的金屬化材料來構(gòu)成，具體地說，PMOS晶體管包括與橫向伸展的源極接觸條帶(232)接觸的源極電極(268)。一柵電極(270)通過硅化鈦(236)接觸柵極多晶硅(168)，通過電極(272)形成至MOS晶體管漏極(182)的電氣接觸。漏極電極(272)接觸在其下形成的橫向伸展的漏極接觸條帶(238)。NMOS晶體管電氣接觸的實現(xiàn)方法與此類似;NMOS晶體管包括金屬的源極電極(274)、柵電極(276)和漏極電極(278)。
圖26是按上述步驟制作的集成雙極型和CMOS結(jié)構(gòu)的截面圖，圖中鈍化和金屬化層省略以使晶體管的特征更為清楚，這一圖進一步說明雙極型和CMOS器件布局的相似性。
圖27說明按照本發(fā)明制作的另一個雙極型晶體管(280)。本領(lǐng)域內(nèi)的技術(shù)人員可以根據(jù)上述說明制作具有圖27所示橫截面和圖28所示的俯視布局的晶體管。晶體管(280)可以制作在P-型基片(10)上，N+隱埋層(282)形成在P-型次層(284)和(286)之間，雙極型晶體管(280)在形成晶體管池的N-型外延薄層(288)內(nèi)形成。在本發(fā)明的這一實施例中，雙極型晶體管(280)包括N+濃集電極(290)，橫向伸展并覆蓋在厚的場氧化物(294)上的導電接觸條帶(292)。該金屬端電極(295)與橫向伸展的氮化鈦集電極導電體(292)接觸。導電條帶(292)通過硅化物中間層(296)和N+半導體壕區(qū)(298)連接到深層集電極(290)，隱埋發(fā)射極接觸(300)包括硅化鈦上層(302)，以及與下面發(fā)射極區(qū)(306)相接觸的重摻雜多晶硅導電體(304)。發(fā)射極區(qū)(306)在P-型本征基區(qū)(308)內(nèi)形成。
非本征P+基區(qū)(310)在本征基區(qū)(308)和硅化鈦中間層(312)之間形成。硅化物(312)是鈦和P+壕(310)反應(yīng)的結(jié)果。如上所指出的，氮化鈦條帶(314)也是在氮氣氛中與鈦反應(yīng)而形成的，金屬基極電極(316)就連接在這一氮化鈦導電體上。
圖28表示發(fā)射極導電體(304)的橫向延伸，用以提供至晶體管(280)發(fā)射極結(jié)構(gòu)的自動對準的電氣接觸，通過與覆蓋在多晶硅導電體(304)上的硅化鈦(302)相接觸的金屬電極(318)構(gòu)成至雙極型晶體管(280)發(fā)射極(306)的接觸。橫向伸展的硅化鈦條帶(302)和多晶硅(304)通過隱埋接觸結(jié)構(gòu)(300)與晶體管發(fā)射極區(qū)(306)接觸。
圖27和28的雙極型晶體管(280)的布局允許濃集電極(290)的位置非?？拷菊骰鶇^(qū)(308)和發(fā)射極(306)，采用最小1微米的線寬和0.75微米的最小對準容差的設(shè)計規(guī)則，這種晶體管布局僅需約12.5平方微米的壕面積。采用上述布局，一條橫向伸展的導電帶(314)提供了至晶體管基極(308)的連接，而一條相對位置并橫向伸展的導電帶(292)則提供了至晶體管集電極(290)的遠距離連接。而且，橫向和前向伸展的硅化物條帶(302)實現(xiàn)了至晶體管(280)發(fā)射極區(qū)(308)的連接。從圖28顯然可見，不但在形成雙極型和CMOS晶體管時使用了普通的制作步驟，而且雙極型晶體管(280)與圖26中MOS晶體管的布局十分類似。
圖29和30是另一種布局的雙極型晶體管(320)，按該布局，并不形成以覆蓋方式延伸在周圍場氧化物(322)上的導電帶。雙極型晶體管(320)包括N-型池(324)，其中形成-P-型基極壕(326)，基極電極(328)由硅化物中間層(332)和P+區(qū)(324)形成與本征基極(326)的電氣接觸。集電極則與下面的硅化物層(340)和重摻雜N+區(qū)(342)接觸，濃集電極(344)、半導體發(fā)射區(qū)(346)和本征基區(qū)(326)之間發(fā)生雙極型晶體管作用。重摻雜的多晶硅(348)和硅化物上層(350)的復合條帶形成了至發(fā)射極區(qū)(346)的電氣連接。如圖30所示，發(fā)射極電極(352)經(jīng)相應(yīng)的硅化物提供了面接觸，多晶硅層(350)和(348)與半導體發(fā)射極區(qū)(346)接觸。采用如上所述的設(shè)計規(guī)則，按照這一實施例構(gòu)成的雙極型晶體管壕僅需約15.62平方微米的壕面積。此外，此晶體管布局減小了基極和集電極電阻，由此提高了器件的速度。
圖31和32分別畫出了雙集電極雙極型晶體管(352)的橫截面和俯視圖。外延池(354)中形成了第一重摻雜N+濃集電極(356)和相對安置的濃集電極(358)。金屬集電極電極(360)與在重摻雜多晶硅導電體(364)上形成的硅化鈦層(362)相接觸，多晶硅導電體(364)與重摻雜的N-深層集電極區(qū)(356)相接觸。集電極導電層(362)和(364)部分地覆蓋在場氧化物區(qū)(366)和(368)上，由此為掩膜對準提供大的橫向面積以便在其上設(shè)置金屬電極(360)，第二集電極接觸結(jié)構(gòu)(370)的制作與此類似。
雙極型晶體管(352)的基極包括本征基區(qū)(372)，在此基區(qū)中形成發(fā)射極區(qū)(374)。非本征基區(qū)(376)從本征區(qū)(372)橫向延伸，出現(xiàn)在N池(354)的面上。雙叉型氮化鈦導電體(378)部分地圍繞硅化物非本征基區(qū)(376)。硅化鈦條帶(380)與雙叉型段(378)一起，在周圍場氧化物上伸展，并與金屬基極電極(382)接觸，電極(382)包括雙極型晶體管(352)的基極端。如上面描述的其它實施例那樣，晶體管(352)的發(fā)射區(qū)(374)包括一隱埋發(fā)射極接觸(384)，后者連接至部分覆蓋厚的場氧化物(未畫出)的橫向伸展的硅化物條帶(386)上。金屬發(fā)射極電極(388)與橫向條帶(386)形成電氣接觸，由此維持與半導體發(fā)射區(qū)(374)的接觸。使用上面提出的設(shè)計規(guī)則，按照這一特征的雙極型晶體管壕僅需13.75平方微米的晶片面積。
圖33、34和35說明按照本發(fā)明的原理和概念構(gòu)成的另一個實施例雙極型晶體管(390)。這實施例的特征是本征基極(392)較小，因此改進了晶體管的性能，按指出的設(shè)計規(guī)則，具有這一布局的晶體管壕僅需約17平方微米的晶片面積。
圖33和34中描述的晶體管(390)是壁狀發(fā)射極型的對稱結(jié)構(gòu)。圖35中示出了N+發(fā)射極區(qū)(394)的壁狀發(fā)射極結(jié)構(gòu)的橫截面，利用圖33和35所指出的壁狀結(jié)構(gòu)，重摻雜多晶硅發(fā)射極(394)與本征基區(qū)(392)可以充分接觸。在側(cè)壁氧化物(396)之間不存在薄的氧化硅，其中形成的是一部分多射極(398)，而且，多發(fā)射極(398)的寬度基本等于發(fā)射極區(qū)(394)的寬度，彼此充分接觸。這樣，發(fā)射極(394)能夠有較大的面積，而晶體管本身的面積卻是較小的。
壁狀發(fā)射極晶體管(390)還包括對稱的濃集電極(400)和(402)。摻雜多晶硅(404)和硅化鈦層(406)為濃集電極區(qū)(400)和(402)提供了集電極接觸的中間層。金屬電極(408)通過鈍化層開孔(未畫出)與硅化鈦(406)形成電氣接觸。一對金屬基極接觸(410)和(412)實現(xiàn)了與覆蓋在非本征基區(qū)(418)和(420)上的硅化鈦的表面層(414)和(416)的電氣接觸。
如圖34所示，多電極(408)用于確保對于濃集電極區(qū)(400)和(402)的低電阻接觸。圖35畫出了一種通過硅化鈦/多晶硅條帶(424)連接至多發(fā)射極(398)的分離開的發(fā)射極電極(422)。
圖36是一種壁狀發(fā)射極型的雙極型晶體管(430)，它在其他方面類似于圖31和32中嵌套型發(fā)射極晶體管(352)的結(jié)構(gòu)。確實，圖36中晶體管(430)的橫截面圖與圖31中的基本一致。晶體管(430)包括一個與上面的硅化鈦層(434)及與下面的重摻雜的N+半導體發(fā)射區(qū)相接觸的多發(fā)射極(432)。和上面所述的其它壁狀發(fā)射極晶體管一樣，多發(fā)射極(432)的整個長度和寬度都和下面的發(fā)射極區(qū)相接觸。圖中本征基區(qū)用編號(438)表示，濃集電極用(440)表示，雙叉型基區(qū)接觸(442)與非本征基區(qū)(444)接觸。
參見圖36，硅化物多晶硅壁狀發(fā)射極在一個方向上橫向伸展以便和分開的發(fā)射極電極(446)接觸。雙叉型基極接觸(442)包括氮化鈦，后者在位于(448)的場氧化物上面。多晶硅墊層(450)位于氮化鈦之下，而基極金屬電極(452)與鈦條(448)形成接觸。
當使用上述設(shè)計規(guī)則時，晶體管(430)僅需約8.25平方微米的壕面積。這個小壕區(qū)包括本征和非本征基區(qū)(438)和(444)，使得晶體管(430)能夠在較小的晶片面積上制作。
圖37和38是具有對稱濃集電極(456)和(458)的NPN壁狀發(fā)射極晶體管(454)。壁狀發(fā)射極區(qū)(460)在本征基區(qū)(462)內(nèi)由如上所述的高摻雜多晶硅發(fā)射極(464)的雜質(zhì)擴散形成。非本征基極(446)與本征基極(462)的側(cè)面形成接觸，硅化鈦(468)覆蓋住非本征基極(466)，基極電極(472)與非本征基極硅化物(468)形成接觸。由編號(464)表示的材料是多晶硅。發(fā)射極接觸(476)通過多晶硅(464)與發(fā)射極(460)形成電氣連接。
在制作圖37和圖38的壁狀發(fā)射極晶體管時一共使用了8.88平方微米的壕總面積，由于面積小，寄生元件被有效地減少，晶體管的作用得到增強。而且，晶片的集成密度也得以提高。
在圖39和40中是按照本發(fā)明構(gòu)成的又一種類型的壁狀發(fā)射極NPN晶體管(478)。這一實施例類似于上一個實施例中所描述的晶體管(454)，但是多了一個氮化鈦條帶(480)，從非本征基區(qū)(482)伸展至較遠的位置，覆蓋在圍繞晶體管(478)的場氧化物(484)上。非本征基區(qū)(482)的上表面包括一個硅化物層(486)，它起著氮化鈦條帶(480)和非本征基區(qū)(482)之間中間層的功能。氮化鈦條帶(480)有一個斜角，如圖40所示，以便可以和發(fā)射極接觸(476)基本對齊?；鶚O接觸電極(488)與多晶硅墊層(490)形成接觸。
當使用上述設(shè)計規(guī)則時，可以只用約4.5平方微米的晶片面積來制作晶體管壕。
圖41和42的NPN晶體管(492)類似于圖33和34的晶體管(390)，不過是嵌套型發(fā)射極，而不是壁狀發(fā)射極。如圖42所示，沿剖面線33的橫截面基本上與圖33中所示的相同。嵌套型結(jié)構(gòu)的晶體管(492)如圖41所示。晶體管(492)包括一個發(fā)射極(494)，它是由重摻雜多發(fā)射極(496)的N-型雜質(zhì)，通過薄氧化硅(498)中的開孔擴散而成的。薄氧化硅(498)與側(cè)壁絕緣體(未畫出)連在一起。上面對制作嵌套型發(fā)射極晶體管的技術(shù)作了詳細敘述。發(fā)射極區(qū)(494)的面積很小，并擴散在p本征基區(qū)(500)內(nèi)。具有如圖42所示的布局的雙極型晶體管，壕的面積僅占據(jù)20平方微米左右。
圖42的雙極型晶體管(492)還包括濃集電極區(qū)(502)，集電極電極(504)與之形成接觸。發(fā)射極電極(506)由制作圖形的金屬層形成，該金屬層與多晶硅發(fā)射極條帶(496)相接觸。發(fā)射極電極(506)通過導電的多晶硅條帶(496)與發(fā)射極區(qū)(494)接觸。一對基極接觸電極(508)和(510)通過相應(yīng)的非本征基區(qū)(512)和(514)連接至位于發(fā)射極區(qū)(494)之下的本征基區(qū)(500)。
圖43是一種橫向PNP雙極型晶體管的剖面圖，圖中用編號(516)表示。晶體管(516)包括一個P+發(fā)射極區(qū)(518)，一個N-基區(qū)(520)和一個P+集電極(522)。為了避免電壓擊穿，一個略微摻雜的P-區(qū)(524)與重摻雜的集電極區(qū)(522)形成接觸，并位于集電極和發(fā)射極區(qū)(518)之間。發(fā)射極區(qū)(518)和集電極區(qū)(522)在基極池(520)的面上形成，并且有相應(yīng)的硅化物層(526)和(528)。當用鈦作為導電材料時，層(526)和(528)包括硅化鈦。另外，氮化鈦導電帶(530)和(532)與硅化物層(526)和(528)相接觸，并且覆蓋在相應(yīng)的場氧化區(qū)(534)和(536)上。
為了和晶體管基區(qū)(520)接觸，設(shè)置了多晶硅和硅化物結(jié)構(gòu)(538)，這一接觸結(jié)構(gòu)(538)在制作上類似于前面敘述的隱埋發(fā)射極結(jié)構(gòu)。具體地說，PNP晶體管基極接觸結(jié)構(gòu)(538)包括氧化硅(540)，帶有側(cè)壁(542)，其中形成一多晶硅條帶(544)和一硅化鈦(546)。雖未畫出，但導電的多晶硅(544)通過氧化硅薄層(540)中一個開孔與半導體基區(qū)(520)接觸。晶體管(516)可以用與上述圖1～25中同樣的工藝步驟來制作。
上面敘述了一種集成雙極型和CMOS的制作工藝。按照本發(fā)明形成的半導體結(jié)構(gòu)制作成本得到降低，面積大大減小。這主要地由于簡化了制作雙極型和MOS晶體管的工藝步驟。各種掩膜步驟可以結(jié)合起來，以同時形成雙極型和MOS半導體區(qū)和線條。
本發(fā)明中所用的分層多晶硅工藝能夠使雙極型晶體管發(fā)射極和MOS晶體管柵極結(jié)構(gòu)在同一工藝步驟中形成。用這種工藝既可以得到嵌套型也可以得到壁狀發(fā)射極結(jié)構(gòu)。形成MOS晶體管柵極導體和雙極型晶體管發(fā)射極的多晶硅沉積物用雜質(zhì)注入，可以為MOS晶體管形成高導電的柵極電極，為雙極型晶體管形成高濃度雜質(zhì)的發(fā)射極元件，高摻雜的多晶硅發(fā)射極元件隨后被擴散至本征基區(qū)內(nèi)以形成雙極型發(fā)射區(qū)，其后形成的多晶硅層完成了相應(yīng)雙極型和MOS晶體管的發(fā)射極和柵極結(jié)構(gòu)。
掩膜配準的約束在本發(fā)明中得以緩解，這是通過形成從晶體管區(qū)橫向延伸至部分覆蓋場氧化物位置的導電條帶來實現(xiàn)的。用這樣的方法，還降低了金屬化接觸圖形垂直對準的要求，此外，晶體管線寬本身可以縮小至亞微米級，而不需要增加較小晶體管區(qū)接觸的對準精度。
電路工作方面也具有優(yōu)點，這是因為在具有隱埋N+和P井(池)和N-、P-淺井(池)的外延薄層內(nèi)形成雙極型和MOS晶體管。采用這種類型的半導體結(jié)構(gòu)，雙極型晶體管的工作特性得到增強，提高了相鄰晶體管的抗閂鎖性。雙極型晶體管的串聯(lián)集電極電阻的降低，對工作特性來說，也是有利的一面。
雖然上面披露了關(guān)于本發(fā)明的最佳實施例，但是應(yīng)該清楚，可以作出許多細節(jié)上的變化，這只是工程的選擇問題，并沒有超出由權(quán)利要求書所闡述的本發(fā)明的精神實質(zhì)和范圍，而且，熟悉本技術(shù)的人員可以發(fā)現(xiàn)，為了實現(xiàn)上述個別優(yōu)點，并不需要把本發(fā)明的所有各種優(yōu)點和特點都集中用于一種集成電路。
權(quán)利要求
1.一種制作雙極型晶體管的方法，包括下列步驟在基片上形成一由場絕緣體圍繞的半導體池，在所述的半導體池中形成基極、發(fā)射極和集電極半導體區(qū)，形成一個覆蓋在所述的發(fā)射極區(qū)上的導電多晶硅層，形成與每一所述的基區(qū)、多晶硅和集電極區(qū)接觸的金屬條帶，所述的多晶硅在所述的場絕緣體上橫向延伸，使所述的金屬起反應(yīng)以形成導電硅化物接觸條帶，以及，形成與每一所述的硅化物接觸條帶相接觸的端電極。
2.如權(quán)利要求1的方法，還包括形成嵌套結(jié)構(gòu)的發(fā)射極區(qū)，其步驟是在所述基區(qū)上形成薄的絕緣層，在絕緣層中形成開孔，在所述開孔上形成重摻雜多晶硅層，通過該開孔與基區(qū)接觸，在所述開孔周圍的多晶硅上制作圖形，以便在緊接開孔處形成薄的絕緣層。
3.如權(quán)利要求2的方法，還包括在所述的多晶硅上形成側(cè)壁氧化物，在所述的基區(qū)中形成非本征半導體基區(qū)，與所述側(cè)壁氧化物自動對準。
4.如權(quán)利要求3的方法，進一步包括把所述的多晶硅的摻雜劑擴散至由所述開孔暴露的基區(qū)部分中形成發(fā)射極區(qū)。
5.如權(quán)利要求1的方法，進一步包括形成壁狀結(jié)構(gòu)的發(fā)射極區(qū)，其形成步驟為在所述的基區(qū)上形成薄的絕緣層，在所述的絕緣層上形成開孔，在所述的開孔上形成重摻雜多晶硅層，通過所述開孔與所述的基區(qū)接觸，在所述多晶硅上制作圖形，使其邊緣與所述開孔對準。
6.如權(quán)利要求5的方法，進一步包括把所述的多晶硅的摻雜劑擴散至被開孔暴露的基區(qū)部分內(nèi)以形成發(fā)射極區(qū)。
7.一種形成集成雙極型和場效應(yīng)晶體管的接觸的方法，包括下列步驟在半導體塊的面上形成基極、發(fā)射極和集電極半導體區(qū);由此形成所述的雙極型晶體管，在半導體塊的面上形成離開的源極半導體區(qū)，以及形成一個柵極結(jié)構(gòu)，在其中形成導電溝道，由此形成所述的場效應(yīng)晶體管，形成至少是由絕緣材料部分環(huán)繞著的所述的雙極型和所述的場效應(yīng)晶體管，在所述的絕緣層上的雙極型和場效應(yīng)品體管上形成金屬導電層，使所述的金屬反應(yīng)以生成導電硅化物，在所述的反應(yīng)后的金屬上制作圖形以形成接觸所述的基極、發(fā)射極和集電極半導體區(qū)的導電條帶，形成接觸所述的源極、漏極半導體區(qū)以及所述的柵極結(jié)構(gòu)的導電條帶，在至少一條所述的雙極型晶體管和所述的場效應(yīng)晶體管的導電條帶上制作圖形，以涂敷所述的絕緣材料，以及形成至每一所述制成圖形條帶的接觸電極。
8.如權(quán)利要求7的方法，進一步包括在所述的發(fā)射極半導體上形成導電的摻雜的多晶硅，以及在所述的多晶硅上形成所述的金屬導體，由此形成所述的雙極型晶體管的隱埋發(fā)射極接觸。
全文摘要
同時制作雙極型和CMOS晶體管的集成工藝。掩膜、圖形制作和注入被一體化以減少復雜性，結(jié)合步驟形成PMOS和NMOS柵極導體和雙極型發(fā)射極結(jié)構(gòu)的分層多晶硅步驟。多晶硅被重摻雜以形成MOS晶體管柵極和另一高雜質(zhì)濃度的區(qū)域，該區(qū)域嗣后被擴散至雙極型基區(qū)。對雙極型晶體管的集電極、基極、發(fā)射極和MOS晶體管的柵極、源極、漏極用橫向延伸的接觸條帶可制作面積小性能高的晶體管。對電極金屬化圖形對準的要求可降低。
文檔編號H01L27/04GK1057547SQ91104429
公開日1992年1月1日 申請日期1988年1月30日 優(yōu)先權(quán)日1987年1月30日
發(fā)明者拉杰夫·讓·沙夏, 托安·特蘭 申請人:德克薩斯儀器公司