專利名稱：用高能離子注入實(shí)現(xiàn)SI/n的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制作半導(dǎo)體器件的工藝方法。
近幾年國(guó)外報(bào)道利用高能離子注入埋層技術(shù)制作混頻管、垂直pin(p型-絕緣-n型半導(dǎo)體)管和單片GaAs電路中的pin管，如文獻(xiàn)“Design and Fabrication of the Self-Aligned Opposed Gate-Source Transistor”，IEEE Transactions on Electron Devices，Vol.39，No.2，F(xiàn)eb.1992，“GaAs Vertical pin Diode Using MeV Implantation”，ELECTRONICS LETTERS 21st November 1991，Vol.27，No.24，但這些文獻(xiàn)中所謂的高能離子注入形成的埋層結(jié)構(gòu)，其表面附近的載流子濃度仍然太高，不是真正的半絕緣層，不能使在埋層結(jié)構(gòu)的表面上制作的器件與n+埋層之間，以及表面上的器件與器件之間絕緣。n+埋層沒(méi)有用于元件之間內(nèi)部互連。
單片微波電路和光電集成電路中元件之間往往需要通過(guò)具有低寄生電容的金屬布線相互連接，器件表面的面積利用率和布置電路的效率兩個(gè)問(wèn)題隨著電路日趨復(fù)雜而變得越來(lái)越困難。另外，在光電集成電路等具有縱向結(jié)構(gòu)的元件(如pin管)和具有橫向結(jié)構(gòu)的元件(如FET)之間的連接，若是通過(guò)芯片表面的金屬布線來(lái)完成的話，將不得不采用臺(tái)面工藝，制作集成電路所希望的平面工藝就得不到保證。
本發(fā)明的目的是提供一種在SI-GaAs或其他化合物半導(dǎo)體材料襯底中獲得SI/n+(高濃度n型襯底上的半絕緣層)埋層結(jié)構(gòu)，并且通過(guò)選擇注入將n+埋層與SI層(半絕緣層)上制作的器件連接起來(lái)，從而實(shí)現(xiàn)元件之間內(nèi)部互連的工藝方法。我們利用高能Si+和低劑量O+注入相結(jié)合的技術(shù)，在半絕緣GaAs材料中得到了SI/n+埋層結(jié)構(gòu)，其中的SI層(半絕緣層)能夠用于器件和電路的制造，并可用作縱向和橫向的隔離。用n+選擇注入可以將n+埋層與制作于SI層上的元件連通，從而實(shí)現(xiàn)了集成電路中元件之間的內(nèi)部互連。這種內(nèi)部互連不但寄生電容小，而且解決了芯片表面的面積利用率和布置電路的效率、縱向結(jié)構(gòu)的元件與橫向結(jié)構(gòu)的元件之間互連不能保證平面工藝的問(wèn)題。這些對(duì)于單片微波集成電路和光電集成電路十分重要。下面是實(shí)施例
圖1是一種源柵對(duì)置GaAs-MESFET(金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管)的結(jié)構(gòu)，柵長(zhǎng)1微米，柵寬100微米，柵下高能注入?yún)^(qū)深3.5微米。
1.以6MeV，每平方厘米1×1014Si+埋層注入，雜質(zhì)分布在表面附近的濃度很低，而在射程處的峰值濃度很高。用SIMS測(cè)量的結(jié)果表明在距表面3.2微米處，峰值濃度超過(guò)1×1018/立方厘米，而在表面處濃度只有每立方厘米1014數(shù)量級(jí)。
2.W掩蔽，Si選擇注入，以0.6MeV，每平方厘米2.5×1013，1.5MeV，每平方厘米4×1013和3.0MeV，每平方厘米4×1013三次不同能量和劑量疊加注入，形成埋層與有源區(qū)的內(nèi)連接。
3.高溫白光快速退火。
4.以0.6MeV，109/平方厘米和1.3MeV，3×1010/平方厘米的O+疊加注入。低溫白光退火。形成的SI/n+埋層結(jié)構(gòu)的SI層，其縱向耐壓12V，橫向耐壓更高。Hall測(cè)量表明，O+注入和退火對(duì)表面有源區(qū)的載流子影響輕微。
5.做源、漏歐姆接觸和柵肖特基接觸。源柵對(duì)置GaAs MESFET與柵面對(duì)的源區(qū)通過(guò)Si+選擇注入和n+埋層形成的內(nèi)部連接引出表面。圖2a表示源柵對(duì)置GaAs MESFET的直流特性。器件的柵長(zhǎng)約1微米，飽和電流達(dá)25毫安。圖2b表示器件的特性。在VG＝0，和-1伏時(shí)出現(xiàn)了負(fù)電阻區(qū)，說(shuō)明材料的遷移率不錯(cuò)。
權(quán)利要求
1.一種用離子注入技術(shù)制作晶體管的方法，其特征在于用高能離子注入在半絕緣襯底中實(shí)現(xiàn)SI/n+埋層結(jié)構(gòu)和單片電路中元件之間的內(nèi)部互連。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于將高能硅(Si+)離子和氧(O+)離子注入相結(jié)合，在半絕緣材料中得到了真正的SI/n+埋層結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于用n+選擇注入實(shí)現(xiàn)了集成電路中元件之間的內(nèi)部互連。
全文摘要
一種利用高能離子注入的方法在半絕緣襯底中實(shí)現(xiàn)SI/n用高能Si
文檔編號(hào)H01L21/74GK1082769SQ92109138
公開(kāi)日1994年2月23日 申請(qǐng)日期1992年8月7日 優(yōu)先權(quán)日1992年8月7日
發(fā)明者韓德俊, 李國(guó)輝, 朱恩鈞, 王 琦 申請(qǐng)人:北京師范大學(xué)