專利名稱：離子注入局部補(bǔ)償集電區(qū)的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于硅器件和集成電路工藝技術(shù)。
在超高速電路領(lǐng)域中硅雙極集成電路目前仍占主導(dǎo)地位。在BiCMOS技術(shù)中，雙極技術(shù)具有舉足輕重的作用。為了提高硅雙極集成電路的集成度，降低電路的功耗延遲積，人們想方設(shè)法按比例縮小器件尺寸，例如采用先進(jìn)的光刻技術(shù)和各種自對(duì)準(zhǔn)技術(shù)，減小器件的橫向尺寸;利用離子注入以及多晶硅發(fā)射極等技術(shù)，獲得無(wú)損傷淺結(jié)和薄基區(qū)，以減小器件的縱向尺寸。此外還采用了先進(jìn)的深槽隔離技術(shù)和硅化物連線技術(shù)等等。為了制備超高速硅雙極器件，人們的注意力大多集中在晶體管的發(fā)射區(qū)和基區(qū)研究方面。因此，在現(xiàn)有技術(shù)中對(duì)光刻和刻蝕等關(guān)鍵工藝設(shè)備的精度要求非常高。
實(shí)際上，對(duì)于超高速硅雙極晶體管，除器件的發(fā)射區(qū)和基區(qū)有重要影響外，集電區(qū)狀況對(duì)晶體管的頻率特性也有很重要影響。而且，隨著器件的按比例縮小，集電極電流密度越來(lái)越大。為了避免基區(qū)擴(kuò)展效應(yīng)的發(fā)生和提高器件的電流驅(qū)動(dòng)能力，需要按比例地提高集電區(qū)外延層的摻雜濃度，由此帶來(lái)的一個(gè)問(wèn)題就是單位面積的集電結(jié)電容將會(huì)增加，為解決這一問(wèn)題，目前有一種方法是離子注入晶體管集電區(qū)形成技術(shù)。這種方法必須采用較高電阻率的外延層，向晶體管內(nèi)基區(qū)下對(duì)應(yīng)的外延層直接注入同種類型的雜質(zhì)，并形成集電區(qū)所需的均勻雜質(zhì)分布。由于原始外延層材料的電阻率較高，所以外基區(qū)對(duì)應(yīng)的結(jié)電容較小，這樣也可以達(dá)到改善器件速度的目的。但是這種方法的缺點(diǎn)是，注入離子經(jīng)過(guò)內(nèi)基區(qū)直接形成集電區(qū)，為避免雜質(zhì)分布不均勻所造成的局部高阻現(xiàn)象，需要精確控制雜質(zhì)的分布，否則有可能引起器件在大電流下燒毀，因而對(duì)注入的雜質(zhì)分布要求很高;由于注入離子的劑量比外延層濃度高得多，因此由注入引起的損傷較大，而且注入的區(qū)域恰好是對(duì)器件性能十分敏感的本征區(qū)域，對(duì)器件性能有潛在的不利影響;此外，這種方法要求在高摻雜襯底上制備高電阻率的超薄外延層，制備工藝十分困難。
本發(fā)明針對(duì)上述技術(shù)之不足，提出了一項(xiàng)高能離子注入局部補(bǔ)償集電區(qū)的新方法，通過(guò)對(duì)器件外基區(qū)下對(duì)應(yīng)的外延層局部區(qū)域進(jìn)行高能離子補(bǔ)償注入，降低相應(yīng)外延層中的凈摻雜濃度，有效減小單位面積的集電結(jié)電容，從而達(dá)到顯著提高器件和電路速度的目的。
本發(fā)明的技術(shù)解決方案是，對(duì)雙極晶體管外基區(qū)下對(duì)應(yīng)的外延層區(qū)域進(jìn)行補(bǔ)償離子注入，使該區(qū)域外延層中凈摻雜濃度降低，從而實(shí)現(xiàn)單位面積集電結(jié)電容的減小。
注入離子的類型對(duì)于npn晶體管為硼離子，用于局部補(bǔ)償砷或磷摻雜的集電區(qū);對(duì)于pnp晶體管為磷或砷離子，用于局部補(bǔ)償硼摻雜的集電區(qū)。
單位面積的集電結(jié)電容C是由B-C結(jié)的空間電荷區(qū)寬度d決定的，關(guān)系式為C＝ (εε0)/(d)式中ε、ε0分別為硅的相對(duì)介電常數(shù)和真空介電常數(shù)。而空間電荷區(qū)寬度d在特定偏壓下主要由外延層的凈雜質(zhì)濃度N所決定，兩者關(guān)系如下d=[ (2εε0(VD-V))/(qN) ]1/2這樣，單位面積的集電結(jié)電容C可直接用下式表達(dá)C=[ (qεε0)/2 (N)/((VD-V)) ]1/2式中VD為B-C結(jié)自建勢(shì)，V為外加偏壓，q為電子電荷。不難看出，空間電荷區(qū)內(nèi)的雜質(zhì)濃度高，集電結(jié)電容就大。為了減小集電結(jié)電容，可以根據(jù)器件性能所需的集電結(jié)電容值C的大小，選取適當(dāng)?shù)难a(bǔ)償離子注入劑量，使上述空間電荷區(qū)內(nèi)的凈雜質(zhì)濃度降低到N。這種補(bǔ)償離子注入能量的選取，應(yīng)使注入離子覆蓋上述空間電荷區(qū)域。對(duì)于硅分立器件，注入離子的分布可從外基區(qū)結(jié)邊緣算起，覆蓋集電結(jié)空間電荷區(qū)，即略大于集電結(jié)空間電荷區(qū)擴(kuò)展到的深度。對(duì)于集成電路，由于外延層很薄而且埋層是高摻雜的，注入離子分布可確定為從外基區(qū)結(jié)深到埋層的上邊緣之間。離子注入劑量的選取要根據(jù)外延層的電阻率而定。
針對(duì)上述空間電荷區(qū)域，采用多次不同能量、不同劑量的離子注入，注入雜質(zhì)經(jīng)疊加后呈現(xiàn)為均勻的平臺(tái)分布，使得補(bǔ)償后的空間電荷區(qū)的雜質(zhì)也呈均勻分布。應(yīng)用離子注入模擬程序TRIM初步計(jì)算出達(dá)到上述雜質(zhì)分布所需的離子注入次數(shù)以及每次注入的能量和劑量，再經(jīng)過(guò)實(shí)驗(yàn)加以驗(yàn)證。
對(duì)器件不需要進(jìn)行補(bǔ)償注入的區(qū)域，可用鎢或鎢/鈦復(fù)合膜作為離子注入的掩模。
本發(fā)明的優(yōu)點(diǎn)在于1.本發(fā)明所需注入的離子僅經(jīng)過(guò)外基區(qū)所在區(qū)域，通過(guò)局部補(bǔ)償外延層降低外延層中凈雜質(zhì)濃度，來(lái)達(dá)到減小集電結(jié)電容的目的，對(duì)注入的精度要求低。
2.本發(fā)明所需的初始外延材料的電阻率較低，摻雜濃度在1016～1017cm-3水平范圍，因而易于制備超高速電路所需的超薄外延層材料，并且外延層材料過(guò)渡區(qū)很小，避免了現(xiàn)有技術(shù)中在高摻雜襯底上制備高電阻率超薄外延材料的困難。
3.本發(fā)明所需的離子注入劑量較低，不超過(guò)外延層初始摻雜濃度，因而注入所引起的損傷很小，而且注入?yún)^(qū)域不是器件的本征區(qū)域，對(duì)器件性能的影響小。
4.本發(fā)明與現(xiàn)有技術(shù)相比，對(duì)制備同樣速度、同樣尺寸的硅器件或集成電路，降低了對(duì)關(guān)鍵工藝設(shè)備的要求，因而具有重要的應(yīng)用和推廣價(jià)值。


圖1是本發(fā)明的一個(gè)實(shí)施例，它是NPN晶體管的橫截面示意圖。其中1 p-襯底2 n+埋層3 n+外延層4氧化層5 p+溝阻隔離6非摻雜多晶硅7場(chǎng)氧化物8 n+集電區(qū)9p內(nèi)基區(qū)10 n-集電區(qū)11側(cè)墻氧化物隔離12 n+多晶硅13 n+發(fā)射區(qū)14硅化物接觸15 p+外基區(qū)16鋁引線圖2是高能硼離子注入和退火后的載流子分布圖。
將離子注入局部補(bǔ)償集電區(qū)技術(shù)應(yīng)用到單層多晶硅自對(duì)準(zhǔn)的雙極工藝技術(shù)中，可研制出適用于超高速雙極集成電路的npn晶體管，晶體管的橫截面示意圖如圖1所示。
制備晶體管的主要工藝流程如下選用(100)晶向的P-型硅材料作為襯底(1)，經(jīng)埋層n+(2)擴(kuò)散后，生長(zhǎng)1.5μm厚的n型外延層(3)，外延層摻雜濃度為3×1016cm-3。然后經(jīng)深槽刻蝕、熱氧化(4)、p+溝阻隔離注入(5)、非摻雜多晶硅(6)填充、表面平坦化形成深槽隔離，再以氮化硅作掩蔽進(jìn)行場(chǎng)區(qū)局部氧化(7)，形成等平面的氧化物隔離。接著進(jìn)行集電區(qū)n+擴(kuò)散(8)，基區(qū)硼注入(9)，淀積多晶硅，注砷(12)。
下面開(kāi)始離子注入局部補(bǔ)償集電區(qū)技術(shù)先淀積600nm厚的低溫氧化層，接著反應(yīng)濺射生長(zhǎng)一層厚1.5μm的鎢或鎢/鈦復(fù)合薄膜，用常規(guī)光刻工藝形成光刻膠掩模圖形作掩蔽，再用反應(yīng)離子刻蝕工藝腐蝕掉未被光刻膠掩蔽的鎢或鎢/鈦薄膜，去膠之后形成補(bǔ)償離子注入的掩模。針對(duì)3×1016cm-3的外延層濃度，經(jīng)TRIM程序模擬計(jì)算，可選用四次不同能量、不同劑量的硼離子注入來(lái)補(bǔ)償外基區(qū)下對(duì)應(yīng)的外延層區(qū)域(10)，這四次注入的能量分別為1.8MeV，1.4MeV，1.1MeV和0.82MeV，劑量分別為1.3×1012cm-2，8.2×1011cm-2，3.4×1011cm-2和9.6×1011cm-2。然后進(jìn)行1000℃，15min的熱退火，結(jié)果可得到寬度從0.4μm到1.5μm(以外延層表面處為0.0μm算起)，濃度為2.7×1016cm-3的硼的平臺(tái)分布。圖2給出了經(jīng)過(guò)上述離子注入和退火后用擴(kuò)展電阻法測(cè)得的載流子分布圖，為便于測(cè)量，襯底材料選用(111)晶向，40Ω·cm電阻率的n型硅單晶片。這樣，注入的硼離子與外延層中原有的施主雜質(zhì)相補(bǔ)償，使外延層凈摻雜濃度從原來(lái)的3×1016cm-3降低到約3×1015cm-3，降低一個(gè)數(shù)量級(jí)。從而使單位面積的集電結(jié)電容減小了60%左右。最后，用H2SO4∶H2O3＝1∶1的溶液去除掉鎢或鎢/鈦掩模，用BHF溶液去除多晶硅上的低溫氧化層。至此，完成了離子注入局部補(bǔ)償集電區(qū)的工藝過(guò)程。
接下來(lái)晶體管的主要工藝步驟是光刻、刻蝕多晶硅，內(nèi)外基區(qū)連接注入，淀積和刻蝕氧化層，形成發(fā)射極與基極間自對(duì)準(zhǔn)的側(cè)墻氧化物隔離(11)。經(jīng)快速熱退火或爐退火形成發(fā)射區(qū)(13)。然后采用自對(duì)準(zhǔn)的硅化物技術(shù)形成基極、發(fā)射極和集電極接觸(14)，同時(shí)經(jīng)硼離子注入形成P+外基區(qū)(15)。最后是開(kāi)接觸孔，金屬化(16)以及鈍化、封裝等后部工序，從而完成晶體管的制備。
權(quán)利要求
1.一種離子注入局部補(bǔ)償集電區(qū)的方法，其特征在于對(duì)雙極晶體管外基區(qū)下對(duì)應(yīng)的外延層區(qū)域進(jìn)行補(bǔ)償離子注入，使該區(qū)域外延層中凈摻雜濃度降低。
2.根據(jù)權(quán)利要求1所述的方法，對(duì)于npn晶體管，用硼離子注入局部補(bǔ)償集電區(qū);對(duì)于pnp晶體管，可用磷或砷離子注入局部補(bǔ)償集電區(qū)。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于對(duì)晶體管外基區(qū)下對(duì)應(yīng)的外延層區(qū)域，采用不同能量、不同劑量的離子注入，注入雜質(zhì)經(jīng)疊加后呈現(xiàn)為均勻的平臺(tái)分布。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于對(duì)于硅分立器件，雜質(zhì)平臺(tái)分布從外基區(qū)結(jié)邊緣至集電結(jié)空間電荷區(qū)邊緣;對(duì)于集成電路中的晶體管，雜質(zhì)平臺(tái)分布可確定為從外基區(qū)結(jié)深到埋層的上邊緣之間。
5.根據(jù)權(quán)利要求4所述的方法，采用鎢或鎢/鈦復(fù)合薄膜作為器件非補(bǔ)償注入部分的掩模。
全文摘要
本發(fā)明提供了一種可有效減小雙極晶體管集電電容的新方法，即對(duì)器件外基區(qū)下對(duì)應(yīng)的外延層區(qū)域進(jìn)行高能離子注入，通過(guò)雜質(zhì)補(bǔ)償達(dá)到減小集電結(jié)電容的目的。本發(fā)明用于硅雙極器件，不影響晶體管的靜態(tài)特性，能明顯改善晶體管的頻率特性；用于超高速硅雙極集成電路，可使電路速度大大提高。
文檔編號(hào)H01L29/70GK1077569SQ9310211
公開(kāi)日1993年10月20日 申請(qǐng)日期1993年3月4日 優(yōu)先權(quán)日1993年3月4日
發(fā)明者張利春, 錢(qián)鋼, 何美華, 王陽(yáng)元, 趙渭江 申請(qǐng)人:北京大學(xué)