專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在半導(dǎo)體襯底上集成有一個(gè)縱向NPN雙極晶體管、一個(gè)縱向PNP雙極晶體管、或一個(gè)CMOS晶體管的半導(dǎo)體器件及其制造方法。本發(fā)明還涉及制造在半導(dǎo)體襯底上帶有電容器并與雙極晶體管一起使用的半導(dǎo)體器件的方法。
近年來，對(duì)高密度和高速的低功耗半導(dǎo)體器件一直存在需求。
這種常規(guī)半導(dǎo)體器件的一個(gè)代表是墻發(fā)射極式(Walled-emittertype)NPN雙極晶體管。在NPN雙極晶體管結(jié)構(gòu)中，發(fā)射極區(qū)域由隔離膜環(huán)繞以使至少有一部分發(fā)射區(qū)與隔離膜周邊接觸。這種結(jié)構(gòu)不僅可降低發(fā)射極與基極間的結(jié)電容，而且由于其發(fā)射極和基極自對(duì)準(zhǔn)形式使晶體管小型化，還能滿足對(duì)晶體管的高速、高密度和低功耗要求。日本專利公開第1-281769號(hào)公開了墻發(fā)射極式NPN雙極晶體管的一個(gè)例子。
然而，在這種結(jié)構(gòu)的NPN雙極晶體管中，由于離子注入到基區(qū)的雜質(zhì)被隔離膜吸收，雜質(zhì)濃度的降低就在基區(qū)和隔離膜界面處形成一個(gè)耗盡層。結(jié)果，N-型發(fā)射區(qū)和N-型收集區(qū)就經(jīng)由耗盡層而彼此連接，引起發(fā)射區(qū)和收集區(qū)之間產(chǎn)生不希望有的漏電流。
另一方面，在半導(dǎo)體襯底上帶有PNP雙極晶體管的半導(dǎo)體器件中，注入到收集區(qū)的雜質(zhì)在P+型收集區(qū)與隔離膜的界面處被隔離膜吸收，以致在收集區(qū)與隔離膜的界面處形成了一個(gè)耗盡層。在這一耗盡層中存在著大量界面電荷。上述耗盡層中的空穴擴(kuò)散進(jìn)入收集區(qū)，以致該耗盡層與收集區(qū)和基區(qū)之間的耗盡層相連接。于是，含有大量界面電荷的耗盡層就形成在收集極接觸區(qū)和基區(qū)之間，起電流源作用。以致在收集極接觸區(qū)與基區(qū)之間產(chǎn)生不希望有的漏電流。
在半導(dǎo)體襯底上帶有N溝MOS晶體管的半導(dǎo)體器件中，引入到位于N型源、漏區(qū)之間的P型區(qū)的雜質(zhì)在上述P型區(qū)與隔離膜的界面處被隔離膜吸收。結(jié)果，由于雜質(zhì)濃度的降低而在上述P型區(qū)和隔離膜的界面處形成一個(gè)耗盡層。于是，源區(qū)和漏區(qū)經(jīng)由耗盡層而彼此連接，在源漏間導(dǎo)致產(chǎn)生不希望有的漏電流。
可見，在半導(dǎo)體襯底上集成有縱向NPN雙極晶體管、縱向PNP雙極晶體管和CMOS晶體管的常規(guī)半導(dǎo)體器件中，上述各個(gè)部位都會(huì)產(chǎn)生漏電流，致使晶體管的成品率下降。
以下描述一種制造在半導(dǎo)體襯底上帶有與雙極晶體管一起使用的電容器的半導(dǎo)體器件的常規(guī)方法。
如圖50A所示，在P型半導(dǎo)體襯底201上相繼形成一個(gè)N+埋層202和一個(gè)N-外延層203。然后用選擇氧化方法在N-外延層203上形成一個(gè)熱氧化膜204。之后用熱氧化膜204作為掩模，形成一個(gè)N+擴(kuò)散層205用作電容器的下電極。
然后如圖50B所示，形成一個(gè)CVD-SiO2膜206，再利用第一抗蝕劑圖形207(光掩模C1)對(duì)其進(jìn)行腐蝕，從而構(gòu)成電容器隔離膜形成區(qū)域208。
接下去如圖50C所示，在其上沉積一層用作電容器隔離膜的氮化硅膜209，再在對(duì)應(yīng)于電容器隔離膜形成區(qū)域208及其附近的那部分氮化硅膜209上，形成一個(gè)第二抗蝕劑圖形210(光掩模C2)。之后用第二抗蝕劑圖形210作為掩模，對(duì)氮化硅膜209進(jìn)行腐蝕。
然后如圖50D所示，在CVD-SiO2膜206上形成一個(gè)第三抗蝕劑圖形211(光掩模CW)，以便利用第三抗蝕劑圖形211對(duì)CVD-SiO2膜206進(jìn)行腐蝕，從而形成電容器的下電極接觸區(qū)。
接著如圖50E所示，除去第三抗蝕劑圖形211，并采用普通鋁布線工藝來形成電容器和上電極213和下電極214，從而完成整個(gè)電容器。
半導(dǎo)體裝置的常規(guī)制造方法在形成作為電容器下電極的N+擴(kuò)散層205和形成電容器下電極接觸區(qū)212期間，要求進(jìn)行三次抗蝕劑圖形的形成工序(用光掩膜C1、C2和CW)。因而，增加了半導(dǎo)體器件的制作步驟和制造成本，這是不利的。
為減少半導(dǎo)體器件常規(guī)制造方法中的步驟，可略去用第二抗蝕劑圖形210刻蝕氮化硅膜209這一步。下面描述半導(dǎo)體器件的這種制造方法。
如圖51A所示，在沉積了用作電容器隔離膜的氮化硅膜209之后，使用第三抗蝕劑圖形211對(duì)氮化硅膜209和CVD-SiO2膜206進(jìn)行刻蝕，從而形成電容器下電極接觸區(qū)212。
然后除去第三抗蝕劑圖形212，在進(jìn)行形成鋁布線的工序。通常，為了清除電容器下電極接觸區(qū)212上固有的氧化膜，在沉積鋁之前要對(duì)SiO2膜206進(jìn)行濕法腐蝕以降低鋁和N+擴(kuò)散層205之間的接觸電阻。但此時(shí)在電容器下電極接觸區(qū)212中，如圖51B所示，將出現(xiàn)CVD-SiO2膜206的橫向腐蝕，造成懸空部分215。
接著，當(dāng)如圖51C所示沉積由鋁構(gòu)成的電容器上電極213和下電極214時(shí)，在懸空部分215處的鋁臺(tái)階覆蓋明顯地變壞，以致沉積在懸空部分215上的鋁量極少。因而在懸空部分215發(fā)生鋁線斷裂216，如圖51C所示。
本發(fā)明的第一個(gè)目的是提供一種在半導(dǎo)體襯底上集成有一個(gè)縱向NPN雙極晶體管、一個(gè)縱向PNP雙極晶體管或一個(gè)CMOS晶體管并可防止產(chǎn)生漏電流的半導(dǎo)體器件。
本發(fā)明的第二個(gè)目的是提供一種半導(dǎo)體器件的制造方法，其中減少了掩蔽步驟的次數(shù)而不引起電容器下電極接觸區(qū)中的懸空現(xiàn)象。
用下列第一和第二半導(dǎo)體器件以及第一到第四種半導(dǎo)體器件制造方法可達(dá)到上述第一目的，而下列第五到第七種半導(dǎo)體器件制造方法可用于達(dá)到上述第二目的。
第一半導(dǎo)體器件包括一個(gè)形成在P型半導(dǎo)體襯底表面區(qū)域的PNP雙極晶體管的氧化物隔離層;一個(gè)形成在上述半導(dǎo)體襯底內(nèi)、至少有一部分與上述氧化物層相接觸的PNP雙極晶體管的P型收集極層;一個(gè)形成在上述P型及收集極層的表面區(qū)域內(nèi)的P型收集極接觸層;一個(gè)形成在上述P型收集極層表面一側(cè)不存在上述P型收集極接觸層的區(qū)域內(nèi)的PNP雙極晶體管的N型基極層;一個(gè)形成在上述N型基極層表面?zhèn)壬系腜NP雙極晶體管的P型發(fā)射極層;以及一個(gè)收集極接觸-基極間防止漏電的P型層，該層至少形成在上述P型收集極層中與上述氧化物隔離層相接觸的一個(gè)區(qū)域內(nèi)，以防止在上述P型收集極接觸層與上述N型基極層之間產(chǎn)生漏電流。上述收集極接觸-基極間防止漏電的P型層的雜質(zhì)濃度高于上述收集極層。
根據(jù)第一半導(dǎo)體器件，雜質(zhì)濃度高于P型收集極層的P型防止漏電層至少要形成在上述P型收集極層中與上述氧化物隔離層相接觸的那個(gè)區(qū)域內(nèi)。從而可防止在上述P型收集極接觸層和上述N型基極層之間產(chǎn)生漏電流，而不增加上述P型收集極層的總雜質(zhì)濃度，亦即不降低晶體管的耐壓性能。
在第一半導(dǎo)體器件中，上述收集極接觸-基極間的防止漏電層的制作深度最好小于上述N型基極層的深度。要不然，上述收集極接觸-基極間防止漏電層最好形成在上述P型收集極層的整個(gè)表面上。
第一半導(dǎo)體器件最好還包含一個(gè)形成在上述半導(dǎo)體襯底上的氧化物隔離層與一個(gè)N溝MOS晶體管鄰接;一個(gè)形成在上述半導(dǎo)體襯底中與上述氧化物隔離層相接觸區(qū)內(nèi)的P型溝道限制層。
這樣可防止與氧化物隔離層相接觸區(qū)域的雜質(zhì)濃度發(fā)生降低，從而防止源漏間產(chǎn)生漏電流。
第一半導(dǎo)體器件最好還包含一個(gè)形成在上述半導(dǎo)體襯底表面區(qū)域中的NPN雙極晶體管的氧化物隔離層;一個(gè)形成在上述半導(dǎo)體襯底內(nèi)的NPN雙極晶體管的N型收集極層;一個(gè)形成在上述N型收集極層表面?zhèn)?、使其至少一個(gè)側(cè)面部分要同NPN雙極晶體管的上述氧化物隔離層相接觸的NPN雙極晶體管的P型基極層，一個(gè)形成在上述P型基極層表面?zhèn)壬?、以使其至少一個(gè)側(cè)面部分與NPN雙極晶體管的上述氧化物隔離層相接觸的NPN雙極晶體管的N型發(fā)射極層;一個(gè)形成在上述P型基極層中未與上述N型發(fā)射極層相接觸的區(qū)域內(nèi)的P型基極接觸層;以及一個(gè)形成在介于上述P型基極層及NPN雙極晶體管的氧化物隔離層之間的那部分上述N型收集極層之內(nèi)的發(fā)射極-收集極間P型防止漏電層，以防止在上述N型發(fā)射極層和上述N型收集極層之間產(chǎn)生漏電流。
這樣就可把具有高耐壓性能的高速縱向NPN晶體管、縱向PNP晶體管和N溝MOS晶體管高密度地集成在同一半導(dǎo)體襯底上，而不增加制造步驟，從而能夠以低的成本制造具有各種附加價(jià)值的BiCMOS半導(dǎo)體器件。
第一種制造帶有一個(gè)P型發(fā)射極層、一個(gè)N型基極層、一個(gè)P型收集極層、一個(gè)P型收集極接觸層以及一個(gè)氧化物隔離層的半導(dǎo)體器件的方法包含下列四個(gè)步驟(1)在P型半導(dǎo)體襯底中形成所述P型收集極層;(2)在所述半導(dǎo)體襯底表面區(qū)內(nèi)形成所述氧化物隔離層，使其至少要同所述P型收集極層的一部分相接觸，同時(shí)在上述P型收集極層中至少與上述氧化物隔離層相接觸的那部分區(qū)域內(nèi)形成一個(gè)收集極接觸-基極間P型防止漏電層，以防止在所述P型收集極接觸層與所述N型基極層之間產(chǎn)生漏電流，且所述收集接觸-基極間P型防止漏電層的雜質(zhì)濃度高于所述P型收集極層;(3)在上述P型收集極層表面?zhèn)壬喜淮嬖谒鯬型收集極接觸層的區(qū)域中，形成所述N型基極層;以及，(4)在所述P型收集極層的表面區(qū)內(nèi)形成所述P型收集極接觸層，同時(shí)在所述N型基極層表面?zhèn)壬闲纬伤鯬型發(fā)射極層。
在該第一種半導(dǎo)體器件制造方法中，所述第二步驟可以包括一個(gè)掩模形成步驟，以形成一個(gè)氮化物膜使它覆蓋住形成在上述半導(dǎo)體襯底中的有源區(qū)，并形成一個(gè)特定結(jié)構(gòu)的抗蝕劑圖形;一個(gè)防止漏電層形成步驟，用上述氮化物膜和上述抗蝕劑圖形作為掩模以形成所述收集極接觸-基極間防止漏電層;以及一個(gè)隔離層形成步驟，用上述氮化物膜作為掩模對(duì)上述有源區(qū)以外的區(qū)域進(jìn)行選擇氧化，以形成上述氧化物隔離層。此外，上述防止漏電層形成步驟可以包括一個(gè)步驟在形成上述收集極接觸-基極間防止漏電層的同時(shí)，用上述氮化物膜和上述抗蝕劑圖形作為掩模，在上述半導(dǎo)體襯底中與將要形成隔離N溝MOS晶體的氧化物隔離層的那個(gè)區(qū)域相接觸的區(qū)域中形成一個(gè)P型溝道限制層，也可以包括這樣一個(gè)步驟在形成所述收集極接觸-基極間防止漏電層的同時(shí)，采用上述氮化物膜和抗蝕劑圖形作為掩模，在形成在上述半導(dǎo)體襯底中的虛擬NPN雙極晶體管的收集極層的一個(gè)區(qū)域中(該區(qū)域介于將形成所述NPN雙極晶體管P型基極層的區(qū)域與將形成所述NPN雙極晶體管氧化物隔離層的區(qū)域之間)形成一個(gè)發(fā)射極-收集極間P型防止漏電層，以便防止在所述NPN雙極晶體管的N型發(fā)射極層和N型收集極層之間產(chǎn)生漏電流。
在該第一種半導(dǎo)體器件制造方法中，第一個(gè)步驟可以包括一個(gè)步驟在上述半導(dǎo)體襯底表面上形成一個(gè)特定結(jié)構(gòu)的下層膜和一個(gè)上層抗蝕劑圖形，并且用上述下層膜和上層抗蝕劑圖形作為掩模形成所述P型收集極層;而第二個(gè)步驟可以包括用上述下層膜作為掩模來形成所述收集極接觸-基極間防止漏電層的防止漏電層形成步驟;在上述半導(dǎo)體襯底表面上形成一氮化物膜以覆蓋上述半導(dǎo)體襯底中有源區(qū)的氮化物膜形成步驟;以及用上述氮化物膜作為掩模對(duì)有源區(qū)之外的區(qū)域進(jìn)行選擇性氧化以形成上述氧化物隔離層的隔離層形成步驟。此時(shí)，上述防止漏電層形成步驟可以包括一個(gè)步驟在與上述收集極接觸-基極間防止漏電層形成的同時(shí)，采用上述氮化物膜作為掩模，在上述半導(dǎo)體襯底中與將要形成N溝MOS晶體管的氧化物隔離層的區(qū)域相接觸的區(qū)域內(nèi)形成一個(gè)P型溝道限制層。也可以包括這樣一個(gè)步驟，即在所述收集極接觸-基極間防止漏電層形成的同時(shí)，采用上述下層膜作為掩模，在形成于上述半導(dǎo)體襯底上的縱向NPN雙極晶體管的收集極層中介于將形成上述NPN雙極晶體管P型基極層的區(qū)域和將形成上述NPN雙極晶體管氧化物隔離層的區(qū)域之間的那個(gè)區(qū)域內(nèi)，形成一個(gè)發(fā)射極-收集極P型防止漏電層，以防止在上述NPN雙極晶體管的N型發(fā)射極層和N型收集極層之間產(chǎn)生漏電流。
該第一種半導(dǎo)體器件制造方法在所述第一步驟之前還可以包括一個(gè)氮化物膜形成步驟，即在上述半導(dǎo)體襯底表面上形成一個(gè)氮化物膜，以覆蓋形成在上述半導(dǎo)體襯底中的有源區(qū)。所述第一步驟可以包括一個(gè)步驟，即在上述半導(dǎo)體襯底表面上形成一個(gè)特定結(jié)構(gòu)的下層膜和一個(gè)上層抗蝕劑圖形，并采用上述下層膜和上層抗蝕圖形作為掩模來形成上述P型收集極層。所述第二步驟可以包括一個(gè)防止漏電層形成步驟，即采用上述氮化物膜和下層膜作為掩模來形成所述收集極接觸-基極間防止漏電層;一個(gè)隔離層形成步驟，即采用所述氮化物膜作為掩模，對(duì)上述有源區(qū)之外的區(qū)域進(jìn)行選擇性氧化以形成所述氧化物隔離層。此時(shí)，所述防止漏電層形成步驟可以包括這樣一個(gè)步驟，即在形成所述收集極接觸-基極間防止漏電層的同時(shí)，采用上述氮化物膜和下層膜作為掩模，在上述半導(dǎo)體襯底中與將形成N溝MOS晶體管氧化物隔離層的區(qū)域相接觸的區(qū)域內(nèi)，形成一個(gè)P型溝道限制層。也可以包括這樣一個(gè)步驟，即在形成所述收集極接觸-基極間防止漏電層的同時(shí)，采用上述氮化物膜和下層膜作為掩模，在形成于上述半導(dǎo)體襯底上的縱向NPN雙極晶體管收集極層中介于將形成上述NPN雙極晶體管P型基極層的區(qū)域和將形成上述NPN雙極晶體管氧化物隔離層的區(qū)域之間的區(qū)域內(nèi)，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，以防止在所述NPN雙極晶體管的N型發(fā)射極層和N型收集極層之間產(chǎn)生漏電流。
制造具有一個(gè)P型發(fā)射極層、一個(gè)N型基極層、一個(gè)P型收集極接觸層和一個(gè)氧化物隔離層的半導(dǎo)體器件的第二種制造方法包含下列6個(gè)步驟(1)在P型襯底表面上形成一個(gè)氮化物膜以覆蓋形成在上述半導(dǎo)體襯底中的有源區(qū);(2)采用所述氮化物膜作為掩模，對(duì)所述有源區(qū)之外的區(qū)域進(jìn)行選擇性氧化來形成所述氧化物隔離層;(3)在所述半導(dǎo)體襯底表面上形成一個(gè)特定結(jié)構(gòu)的下層膜和一個(gè)上層抗蝕劑圖形，并采用所述下層膜和上層抗蝕劑圖形作為掩模來形成所述P型收集極層，以便所述P型收集極層的至少一部分與所述氧化物隔離層相接觸;(4)采用所述氧化物隔離層和下層膜作為掩模，在所述P型收集極層中至少有一部分與上述氧化物隔離層相接觸的那個(gè)區(qū)域內(nèi)，形成一個(gè)收集極接觸-基極間P型防止漏電層，以防止在所述P型收集極接觸層和所述N型基極層之間產(chǎn)生漏電流，且所述收集極接觸-基極間防止漏電層的雜質(zhì)濃度高于所述P型收集極層;(5)在所述P型收集極層表面一側(cè)不存在所述P型收集接觸層的區(qū)域內(nèi)形成所述N型基極層;以及(6)在所述P型收集極層的表面區(qū)域內(nèi)形成所述P型收集極接觸層，同時(shí)在所述N型基極層的表面一側(cè)形成所述P型發(fā)射極層。
上述第四步驟可以包括一個(gè)步驟，即在與形成所述收集極接觸-基極間防止漏電層的同時(shí)，采用所述下層膜作為掩模，在所述半導(dǎo)體襯底中與N溝MOS晶體管的氧化物隔離層相接觸的區(qū)域內(nèi)，形成一個(gè)P型溝道限制層;也可以包括這樣一個(gè)步驟，即在形成所述收集極接觸-基極間防止漏電層的同時(shí)，采用上述下層膜作為掩模，在形成于半導(dǎo)體襯底上的縱向NPN雙極晶體管收集極層中介于將形成NPN雙極晶體管的所述P型基極層的區(qū)域和將形成NPN雙極晶體管的所述氧化物隔離層的區(qū)域之間的那部分區(qū)域內(nèi)，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，以防止在NPN雙極晶體管的所述N型發(fā)射極層和所述N型收集極層之間產(chǎn)生漏電流。
第三種由制造具有一個(gè)N型發(fā)射極層、一個(gè)P型基極層、一個(gè)P型基極接觸層、一個(gè)N型收集極層和一個(gè)形成在P型半導(dǎo)體襯底上的氧化物隔離層的NPN雙極晶體管的制造方法包含下列步驟在所述半導(dǎo)體襯底中形成所述N型收集極層;在所述N型收集極中介于將形成所述P型基極層的區(qū)域和將形成所述氧化物隔離層的區(qū)域之間的部分，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，以防止在所述N型發(fā)射極層和所述N型收集極層之間產(chǎn)生漏電流;在所述半導(dǎo)體襯底表面區(qū)域中形成所述氧化物隔離層以便與所述發(fā)射極-收集極間P型防止漏電層相接觸;在所述N型收集極層的表面一側(cè)形成所述P型基極層，以便至少其側(cè)面部分與所述氧化物隔離層相接觸，并和所述發(fā)射極-收集極防止漏電層相接觸;在所述P型基極層的表面一側(cè)，形成所述N型發(fā)射極層以便至少其側(cè)面部分與所述氧化物隔離層相接觸;以及在所述P型基極層中不與所述N型發(fā)射極層相接觸的區(qū)域中形成一個(gè)P型基極接觸層。
該第三種制造半導(dǎo)體器件的方法最好包含下列步驟在所述半導(dǎo)體襯底中鄰接將要形成N溝MOS晶體管的區(qū)域內(nèi)，形成一個(gè)氧化物隔離層;在形成所述發(fā)射極-收集極間防止漏電層的同時(shí)，在上述半導(dǎo)體襯底中與所述氧化物隔離層相接觸的區(qū)域內(nèi)形成一個(gè)P型溝道限制層。
第四種制造半導(dǎo)體器件的方法包含下列6個(gè)步驟(1)在半導(dǎo)體襯底上形成一個(gè)電容器下電極;(2)在所述電容器下電極上形成一個(gè)第一隔離膜;(3)對(duì)上述第一隔離膜進(jìn)行選擇性腐蝕，形成一個(gè)第一開孔，以便清除上述第一隔離膜中將要形成電容器隔離膜的區(qū)域，同時(shí)借助于選擇性地除去所述第一隔離膜中將要形成電容器下電極接觸的區(qū)域來形成一個(gè)第二開孔;(4)在上述電容器下電極和所述第一隔離膜上形成一個(gè)第二隔離膜用作電容器的隔離膜;(5)選擇性地腐蝕上述第二隔離膜以清除上述第二隔離膜的兩個(gè)部分，其一對(duì)應(yīng)于上述第二開孔的底部，而另一部分對(duì)應(yīng)于位于上述第一隔離膜上的第二開孔的周邊;以及(6)在上述第一開孔中形成一個(gè)電容器的上電極，同時(shí)在上述第二開孔中形成一個(gè)上述電容器下電極的接觸電極。
在第四種制造半導(dǎo)體器件的方法中，上述第五個(gè)步驟中進(jìn)行的腐蝕操作是各向異性的，該第五個(gè)步驟可包括一個(gè)步驟，即留下所述第二隔離膜中相應(yīng)于所述第二開孔的側(cè)墻的那部分。若第五個(gè)步驟中的腐蝕為各向同性，則該第五個(gè)步驟可包括一個(gè)步驟，即除去所述第二隔離膜與所述第二開孔的側(cè)墻相應(yīng)的這一部分。
第五種制造半導(dǎo)體器件的方法包括下列四個(gè)步驟(1)在半導(dǎo)體襯底上形成一個(gè)電容器下電極;(2)在上述電容器下電極上形成一個(gè)第一隔離膜;(3)對(duì)上述第一隔離膜進(jìn)行選擇性腐蝕形成第一開孔，以清除上述第一隔離膜中將要形成電容器隔離膜的區(qū)域，然后在所述第一開孔的底部形成一個(gè)用作電容器隔離膜的第二隔離膜，同時(shí)對(duì)上述第一隔離膜進(jìn)行選擇性腐蝕，形成一個(gè)第二開孔，來清除上述第一隔離膜中將要形成所述電容器下電極的區(qū)域;以及(4)在上述第一開孔中形成一個(gè)電容器上電極，同時(shí)在上述第二開孔中形成一個(gè)上述電容器下電極的接觸電極。
在第五種制造半導(dǎo)體器件的方法中，上述第三步驟可以包括下列步驟借助于對(duì)上述第一隔離膜進(jìn)行選擇性腐蝕，形成所述第一和第二開孔，以便清除上述第一隔離膜中將要形成電容器隔離膜和上述電容器下電極的二個(gè)區(qū)域;在上述第一和第二開孔的底部形成一個(gè)用作電容器隔離膜的第二隔離膜，然后清除所述第二隔離膜中要形成上述電容器下電極接觸的區(qū)域。該第五步驟也可以包括下列步驟借助于對(duì)所述第一隔離膜進(jìn)行選擇性腐蝕形成所述第一開孔，以便清除所述隔離膜中待形成電容器隔離膜的區(qū)域;在所述第一開孔的底部形成用作電容器隔離膜的第二隔離膜;以及借助于對(duì)所述第一隔離膜進(jìn)行選擇性腐蝕，形成所述第二開孔，以便清除所述第一隔離膜中待形成電容器下電極的所述接觸的區(qū)域。
第六種制造半導(dǎo)體器件的方法包含下列五個(gè)步驟(1)在半導(dǎo)體襯底上形成一個(gè)電容器下電極;(2)在上述電容器下電極上，形成一層用作電容器隔離膜的第一隔離膜;(3)在所述第一隔離膜上形成一個(gè)第二隔離膜;(4)在將要形成電容器隔離膜的區(qū)域中形成一個(gè)清除了所述第二隔離膜而留下了所述第一隔離膜的第一開孔，同時(shí)在將要形成電容器下電極接觸的區(qū)域中，形成一個(gè)所述第一和第二隔離膜均被清除的第二開孔;以及(5)在所述第一開孔中形成一個(gè)電容器上電極，同時(shí)在所述第二開孔中形成一個(gè)所述電容器下電極的接觸電極。
該第六種制造方法中，上述的第四步驟可以包括下列步驟借助于對(duì)所述第二隔離膜進(jìn)行選擇性腐蝕形成第一開孔，以便清除所述第二隔離膜中將要形成電容器隔離膜的區(qū)域，同時(shí)借助于清除所述第二隔離膜中將要形成電容器下電極接觸的區(qū)域，形成第二開孔;以及選擇性腐蝕所述第一隔離膜以便清除其中對(duì)應(yīng)于所述第二開孔底部的那一部分。該第六種制造方法還可以包括下列步驟選擇性地腐蝕上述第二隔離膜以便在將要形成電容器隔離膜的區(qū)域中形成清除了上述第二隔離膜而留下上述第一隔離膜的第一開孔;以及選擇性地腐蝕上述第一和第二隔離膜以便在將要形成電容器下接觸的區(qū)域內(nèi)，形成所述第一和第二隔離膜均被清除了的第二開孔。
第七種制造半導(dǎo)體器件的方法包含下列六個(gè)步驟(1)在半導(dǎo)體襯底上形成一個(gè)電容器下電極;(2)在所述電容器下電極上形成第一和第二隔離膜;(3)對(duì)上述第一和第二隔離膜進(jìn)行選擇性腐蝕以便清除所述第一和第二隔離膜中將要形成電容器隔離膜的那些區(qū)域，同時(shí)借助于清除上述第一和第二隔離膜中將要形成上述電容器下電極的那些區(qū)域，形成一個(gè)第二開孔;(4)在所述電容器下電極和所述第二隔離膜上形成一個(gè)用作電容器隔離膜的第三隔離膜;(5)選擇性腐蝕所述第三隔離膜，以便至少清除所述第三隔離膜中對(duì)應(yīng)于上述第二開孔底部的那一部分;以及(6)在上述第一開孔中形成一個(gè)電容器的上電極，同時(shí)在上述第二開孔中形成所述電容器下電極的一個(gè)接觸電極。
下面結(jié)合附圖描述本發(fā)明的半導(dǎo)體器件及其制造方法。


圖1A是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的平面圖，圖1B是圖1A沿X-X′線的剖面圖，而圖1C是圖1A沿Y-Y′線的剖面圖。
圖2A、2B、3A、3B、4A、4B、5A、AB、6A、6B、7A和7B是描述第一實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖8到15是描述本發(fā)明第二實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖16示出了采用上述第二實(shí)施例半導(dǎo)體器件制造方法形成的擴(kuò)散層中雜質(zhì)濃度隨深度的分布。
圖17到24是描述本發(fā)明第三實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖25到32是描述本發(fā)明第四實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖33到40是描述本發(fā)明第五實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖41是常規(guī)NPN雙極晶體管的剖面圖。
圖42A和42B是常規(guī)PNP雙極晶體管的剖面圖。
圖43A到43E是描述本發(fā)明第六實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖44是描述本發(fā)明第七實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖45A到45E是描述本發(fā)明第八實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖46A到46C是描述本發(fā)明第九實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖47A到47E是描述本發(fā)明第十實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖48A到48C是描述本發(fā)明第11實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖49A到49E是描述本發(fā)明第12實(shí)施例半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖50A到50D是描述半導(dǎo)體器件制造方法中各步驟的剖面圖。
圖51A到51C是描述半導(dǎo)體常規(guī)制造方法中各步驟的剖面圖。
(第一實(shí)施例)圖1A-1C示出了具有一墻發(fā)射極式虛擬NPN晶體管的半導(dǎo)體器件，用它作為本發(fā)明的第一實(shí)施例。圖1A是其平面圖;圖1B是圖1A沿X-X′線的剖面圖;圖1C是圖1A沿Y-Y′線的剖面圖。
在圖1A-1C中，參考號(hào)1表示一個(gè)P型半導(dǎo)體襯底，2表示由N+埋層構(gòu)成的N+發(fā)射區(qū)，6表示構(gòu)成N-收集區(qū)的外延層，7表示構(gòu)成隔離區(qū)的CVD掩埋氧化物膜，11表示由N+擴(kuò)散層構(gòu)成的收集極抽出(extraction)區(qū)，17表示形成在N-外延層6表面區(qū)中用以構(gòu)成隔離區(qū)的熱氧化膜，18表示由P-擴(kuò)散層組成的基區(qū)，22表示N+多晶硅膜，25表示通過由多晶硅膜22的雜質(zhì)擴(kuò)散形成的N+擴(kuò)散層構(gòu)成的發(fā)射區(qū)，31表示在半導(dǎo)體襯底表面區(qū)用CVD的方法形成的SiO2膜，32表示發(fā)射極電極，33表示基極電極，34表示收集極電極，40表示由形成在收集極抽出區(qū)11表面上的N+擴(kuò)散層構(gòu)成的收集極接觸區(qū)，41表示由形成在基區(qū)18中的P+擴(kuò)散層構(gòu)成的基極接觸區(qū)，45表示發(fā)射極接觸，46表示基極接觸，47表示收集極接觸。
N+多晶硅膜22具有條形結(jié)構(gòu)并在熱氧化膜17和基區(qū)18上方延伸。發(fā)射極接觸45和發(fā)射極電極32形成在熱氧化膜17之上方。發(fā)射區(qū)25只形成在N+多晶硅膜22緊下方的那部分上。
形成上述熱氧化膜17是為了將基區(qū)18環(huán)繞起來并傍靠著發(fā)射區(qū)25的側(cè)面，借以實(shí)現(xiàn)墻發(fā)射極結(jié)構(gòu)的縱向NPN晶體管。
第一實(shí)施例的特征是由P-擴(kuò)散層構(gòu)成的防止漏電層14。防止漏電層形成在N-外延層中介于基區(qū)18和N-熱氧化膜17之間緊靠發(fā)射區(qū)25和熱氧化膜17之間界下方的區(qū)域中，用以防止在發(fā)射區(qū)25和N-收集區(qū)內(nèi)6之間產(chǎn)生漏電流。在基極接觸區(qū)41和發(fā)射區(qū)25之間不形成漏電流。
由于離子注入到基區(qū)18的雜質(zhì)(諸如硼)被熱氧化膜17吸收，因而在圖41中“A”所指的地方(亦即在基區(qū)18和熱氧化膜17的界面處)由于雜質(zhì)濃度的降低而形成一個(gè)耗盡層。結(jié)果，N-發(fā)射區(qū)25和由N-外延層6構(gòu)成的收集區(qū)就經(jīng)由耗盡層而彼此連接，導(dǎo)致在發(fā)射區(qū)25和收集區(qū)之間產(chǎn)生漏電流。但在第一實(shí)施例中，由于在N-外延層6介于基區(qū)18和熱氧化膜17之間緊靠發(fā)射區(qū)25和熱氧化膜17邊界下方的區(qū)域內(nèi)形成了由P-擴(kuò)散層構(gòu)成的防止漏電層14，就防止了在基區(qū)18與熱氧化膜17的邊界部分內(nèi)發(fā)生雜質(zhì)濃度的下降。因而也防止了在發(fā)射區(qū)25和收集區(qū)之間產(chǎn)生漏電流。
以下參照附圖來描述前述半導(dǎo)體器件的制造方法。
圖2A、3A、4A、5A、6A和7A是圖1A沿X-X′的剖面圖，圖2B、3B、4B、5B、6B和7B是圖1A沿Y-Y′的剖面圖。
首先，如圖2A和2B所示，使用抗蝕劑圖形作為掩模，用離子注入法在60KeV和1×1015/cm2條件下，將As注入到電阻率為10-20Ωcm的半導(dǎo)體襯底1中。然后將半導(dǎo)體襯底1在900℃溫度下熱處理30分鐘，從而形成由N+埋層構(gòu)成的縱向NPN晶體管的收集區(qū)2。之后，在半導(dǎo)體襯底1上生長一個(gè)N+外延層6，其電阻率為約1Ωcm，厚度約為1.5μm。接著，用抗蝕劑圖形作為掩模，在隔離區(qū)中形成一個(gè)溝槽，再沉積一層CVD氧化物膜，以便用回蝕法使作為隔離的CVD掩埋氧化膜7只形成在溝槽中。然后用離子注入法在80KeV和3×1015/cm2條件下，采用抗蝕劑圖形作為掩模，將磷引入。經(jīng)950℃溫度下大約30分鐘的熱處理，就形成了由N+擴(kuò)散層構(gòu)成的縱向NPN晶體管的收集極抽出區(qū)11。之后，在N-外延層6表面上相繼生長一個(gè)熱氧化膜10和一個(gè)氮化硅膜12，厚度分別為50nm和120nm。然后用抗蝕劑圖形作為掩模，將對(duì)應(yīng)于晶體管有源區(qū)之外的氮化硅膜12腐蝕掉。
接下去，如圖3A和3B所示，用抗蝕劑圖形13作為掩模，在100KeV和2×1013/cm2條件下，用離子注入法將硼引入，從而只在發(fā)射區(qū)25和熱氧化膜17的邊界附近的有源區(qū)形成由P-擴(kuò)散層組成的防止漏電層14(見圖1C)。
然后如圖4A和4B所示，采用氮化硅膜12作為掩模，在1000℃溫度下進(jìn)行選擇性氧化工序，從而使熱氧化膜生長到厚度為600nm。
接著如圖5A和5B所示，用濕法腐蝕將氮化硅膜12除去。之后用抗蝕劑圖形作為掩模，在30KeV和2×1013/cm2條件下，用離子注入法將硼引入，再在900℃溫度下熱處理約30分鐘，這就形成了縱向NPN晶體管的由P-擴(kuò)散層構(gòu)成的基區(qū)18。如圖5B所示，基區(qū)18的形成要使其與防止漏電層14相連接。然后，用抗蝕劑圖形作掩模，由濕法腐蝕將基區(qū)18表面上的熱氧化膜10除去。
接著，如圖6A和6B所示，將N+型多晶硅膜22沉積到厚度為300nm，并在60KeV和1×1016/cm2條件下離子注入砷。再在900℃溫度下熱處理約30分鐘以便從N+多晶硅膜22擴(kuò)散砷，從而形成由N+多晶硅構(gòu)成的發(fā)射區(qū)25。之后，腐蝕N多晶硅膜22和基區(qū)18的表面。此時(shí)，N+多晶硅膜22制成條形結(jié)構(gòu)而基區(qū)18被腐蝕至比發(fā)射區(qū)25深的位置處。
然后如圖7A和7B所示，采用抗蝕劑圖形作為掩模，在20KeV和3×1015/cm2條件下離子注入硼，同時(shí)使用抗蝕劑圖形作掩模，在20KeV和3×1015/cm2條件下離子注入砷。然后在900℃溫度下熱處理約30分鐘，從而形成由P+擴(kuò)散層構(gòu)成的基極接觸區(qū)41和由N+擴(kuò)散層構(gòu)成的收集極接觸區(qū)40。之后用CVD方法沉積厚度為500nm的SiO2膜31，接著用鋁或其它材料來形成基極電極33、收集極電極34和發(fā)射極電極32。
這樣，根據(jù)第一實(shí)施例，由P-擴(kuò)散層構(gòu)成的防止漏電層14就形成在基區(qū)18側(cè)面和熱氧化膜17之間，起隔離區(qū)的作用，它緊靠在發(fā)射區(qū)25和熱氧化膜17界面的下方。于是防止了基區(qū)18和熱氧化膜17界面處的雜質(zhì)濃度發(fā)生降低，這反過來就防止了發(fā)射區(qū)25和收集區(qū)之間由于基區(qū)18和熱氧化膜17界面區(qū)中雜質(zhì)濃度降低和通常出現(xiàn)的耐壓性下降問題所引起的漏電流。而且，由于防止漏電層14只形成在基區(qū)18側(cè)面和熱氧化膜17之間起隔離區(qū)的作用，且緊靠在發(fā)射區(qū)25側(cè)面和熱氧化膜17的界面之下，故可有效地防止寄生電容的增加。因此，第一實(shí)施例可實(shí)現(xiàn)高密度、高速的高耐壓縱向雙極晶體管。
(第二實(shí)施例)以下參照?qǐng)D8-15來描述本發(fā)明第二實(shí)施例半導(dǎo)體器件的制造方法。第二實(shí)施例的半導(dǎo)體器件包含一個(gè)N溝MOS晶體管、一個(gè)縱向PNP晶體管、以及一個(gè)墻發(fā)射極式縱向NPN晶體管?？v向NPN晶體管，對(duì)應(yīng)于圖1A沿X-X′的剖面圖。
首先，如圖8所示，使用抗蝕劑圖形作為掩模，在60KeV和1×1015/cm2條件下，用離子注入法將砷引入電阻率為10-20Ωcm的半導(dǎo)體襯底1中。然后在900℃溫度下，對(duì)半導(dǎo)體襯底1進(jìn)行30分鐘熱處理，從而形成由N+擴(kuò)散層構(gòu)成的N+隔離層3，用來把縱向NPN晶體管的N+收集區(qū)2以及縱向PNP晶體管的收集區(qū)同半導(dǎo)體襯底1隔離開來。之后，采用抗蝕劑圖形作為掩模，在40KeV和1×1014/cm2條件下，離子注入硼。接著在900℃溫度下熱處理約30分鐘，從而形成縱向PNP晶體管的P+收集區(qū)4和一個(gè)P+埋層5，二者都由P+擴(kuò)散層構(gòu)成。P+埋層5用作N溝MOS晶體管的襯底。然后在半導(dǎo)體襯底1上生長一個(gè)電阻率為1Ωcm而厚度為1.5μm的N-型外延層6。
接著，如圖9所示，采用抗蝕劑圖形作為掩模，在隔離區(qū)中形成一個(gè)溝槽，之后沉積熱氧化膜，采用回蝕法使起隔離作用的CVD掩埋氧化膜7只形成在溝槽之中。然后用抗蝕劑圖形作為掩模，在180KeV和4×1012/cm2條件下，離子注入硼。接著在1100℃溫度下熱處理約150分鐘，從而形成縱向PNP晶體管的P-收集區(qū)8和N溝MOS晶體管的P-阱區(qū)9，二者都由P-阱層構(gòu)成。之后在N-外延層6表面上生長熱氧化膜10，厚度為50nm。
然后，如圖10所示，在熱氧化膜10上生長厚度為120nm的氮化硅膜12。
接下來如圖11所示，用抗蝕劑圖形作為掩模，把除了將要形成熱氧化膜的有源區(qū)之外的氮化硅膜12腐蝕掉。然后用抗蝕劑圖形13作掩模，在100KeV和2×1013/cm2條件下，離子注入硼，從而形成由P-擴(kuò)散層構(gòu)成的第一防止漏電層14，只形成在縱向NPN晶體管待形成的發(fā)射區(qū)和隔離區(qū)(相當(dāng)于圖12中的熱氧化膜17A)之間的邊界附近。在第一防止漏電層14形成的同時(shí)，也在縱向PNP晶體管收集區(qū)8中與隔離區(qū)(對(duì)應(yīng)于圖12中的熱氧化膜17B)相接觸的區(qū)域形成用來防止界面漏電的由P-擴(kuò)散層構(gòu)成的第二防止漏電層。而用作溝道限制層的由P-擴(kuò)散層構(gòu)成的第三防止漏電層16，則形成在N溝MOS晶體管的隔離區(qū)中(相當(dāng)于圖12中的熱氧化膜17C)。
然后如圖12所示，用氮化硅膜12作為掩膜，在1000℃溫度下進(jìn)行選擇性氧化工序，從而形成600nm厚的熱氧化膜17A、17B和17C。之后用濕法腐蝕除去氮化硅膜12。
接著如圖13所示，用抗蝕劑圖形作為掩模，在30KeV和2×1013/cm2條件下，離子注入硼，同時(shí)用抗蝕劑圖形作為掩模，在80KeV和3×1013/cm2條件下，離子注入硼。接著在900℃溫度下進(jìn)行約30分鐘熱處理，從而形成由P-擴(kuò)散層組成的縱向PNP晶體管的基區(qū)19。此時(shí)形成的基區(qū)要與防止漏電層14相連接。之后用抗蝕劑圖形作為掩模，在30KeV和3×1012/cm2條件下，離子注入硼，從而形成N溝MOS晶體管的P-型溝道摻雜層20。然后用濕法腐蝕除去熱氧化膜10，再在整個(gè)表面上形成厚度為20nm的柵氧化膜21。接著用抗蝕劑圖形作為掩模，用濕法腐蝕除去縱向NPN晶體管基區(qū)18表面上的柵氧化膜21。之后在整個(gè)表面上沉積300nm厚的多晶硅膜，再在60KeV和1×1016/cm2條件下，用離子注入法將砷引入到多晶硅膜中，從而將多晶硅膜轉(zhuǎn)變?yōu)镹+型。然后用抗蝕劑圖形作掩模，對(duì)得到的N+多晶硅膜進(jìn)行腐蝕，從而形成一個(gè)用作縱向NPN晶體管發(fā)射極電極部分的N+多晶硅膜22以及一個(gè)用作N溝MOS晶體管柵電極的N+柵多晶硅膜23。此時(shí)，N+多晶硅膜22形成為條形結(jié)構(gòu)，而基區(qū)18被腐蝕到深于縱向NPN晶體管的發(fā)射區(qū)25處(見圖14)，與第一實(shí)施例相似(見圖6A)。
然后如圖14所示，用抗蝕劑圖形作掩模，在40KeV和6×1015/cm2條件下，用離子注入法將砷注入到N+柵多晶硅膜、縱向NPN晶體管的預(yù)定收集極接觸區(qū)、縱向PNP晶體管的預(yù)定基極接觸區(qū)以及N溝MOS晶體管的源和漏區(qū)中。另一方面，在20KeV和3×1015/cm2條件下，用離子注入法將硼注入到縱向NPN晶體的預(yù)定發(fā)射區(qū)和收集極接觸區(qū)中。再在900℃溫度下熱處理約30分鐘以便從N柵多硅膜23擴(kuò)散砷，從而形成縱向NPN晶體管的發(fā)射區(qū)25、收集極接觸區(qū)40、基極接觸區(qū)41、縱向PNP晶體管的發(fā)射區(qū)26、基極接觸區(qū)27和收集極接觸區(qū)28，以及N溝MOS晶體管的源區(qū)30、漏區(qū)29。
接著如圖15所示，用CVD法沉積厚度為500nm的SiO2膜17。再采用鋁或其它材料來形成縱向NPN晶體管的發(fā)射極電極32、基極電極(未示出)和收集極電極(未示出)、縱向PNP晶體管的發(fā)射極電極35、基極電極36和收集極電極37、N溝MOS晶體管的源電極39和漏電極38。
圖16示出了本發(fā)明第二實(shí)施例半導(dǎo)體器件中縱向PNP晶體管收集區(qū)和基區(qū)內(nèi)雜質(zhì)濃度隨深度的分布。
如圖16所示，在縱向PNP晶體管表面區(qū)形成了第二防止漏電層16，其雜質(zhì)濃度高于P-型收集極擴(kuò)散層8而低于基區(qū)19。第二防止漏電層16的深度小于基區(qū)19的深度。
這樣，第二實(shí)施例的特征是同時(shí)形成第一防止漏電層14(類似于第一實(shí)施例中用來防止在縱向NPN墻發(fā)射極式晶體管的發(fā)射區(qū)25和由P-外延層6構(gòu)成的收集區(qū)之間產(chǎn)生漏電流的防止漏電層);位于縱向PNP晶體管P-型收集區(qū)8中與熱氧化層17B及SiO2膜31相接觸區(qū)域內(nèi)用來防止產(chǎn)生界面漏電的第二防止漏電層;以及用作N溝MOS晶體管隔離區(qū)溝道限制層的第三防止漏電擴(kuò)散層16。
由于在第一實(shí)施例中已描述了形成在虛擬NPN晶體管中的第一防止漏電層14可防止在發(fā)射區(qū)和收集區(qū)之間產(chǎn)生漏電流，故此處不再敘述第一防止漏電層的功能。
以下，將對(duì)形成在縱向PNP晶體管中的第二防止漏電層加以描述。
在P-收集區(qū)8與熱氧化膜17B或SiO2膜31的交界面上，進(jìn)入P-收集區(qū)8中的雜質(zhì)(如硼)被熱氧化膜17B或SiO2膜31所吸收，以致在P-收集區(qū)8與氧化膜之交界面處形成一個(gè)耗盡層。如圖42A所示，其中存在大量界面電荷(圖中X所示)。前述耗盡層中的界面電荷起電流源的作用。如圖42B所示，上述耗盡層中的空穴(圖中空穴和電子分別表為○和·)擴(kuò)散進(jìn)入P-收集區(qū)8，以致上述耗盡層與位于P-收集區(qū)8和基區(qū)19之間的耗盡層連接起來。結(jié)果，在收集極接觸區(qū)28和基區(qū)19之間就形成一個(gè)含有大量起電流源作用的界面電荷的耗盡層，導(dǎo)致在收集極接觸區(qū)28和基區(qū)19之間產(chǎn)生漏電流。
但在第二實(shí)施例中，由于第二防止漏電層形成在基區(qū)19與氧化膜之間的界面處，形成在基區(qū)19與氧化膜之間界面處的耗盡層含有較少的界面電荷。這就可以防止在收集極接觸區(qū)28和基區(qū)19之間產(chǎn)生漏電流。
以下描述形成在N溝MOS晶體管中的第三防止漏電層的功能。
在P-型阱區(qū)9和熱氧化膜17C的界面處，引入到P-阱區(qū)9的雜質(zhì)(如硼)被熱氧化膜17C吸收。因此，在P-阱區(qū)9與熱氧化膜17C界面處的雜質(zhì)濃度降低，導(dǎo)致形成耗盡層。結(jié)果源區(qū)30同漏區(qū)29通過耗盡層而彼此連接，以致在源區(qū)30和漏區(qū)29之間產(chǎn)生有害的漏電流。但在第二實(shí)施例中，由于第三防止漏電層16形成在P-阱區(qū)9與熱氧化膜17C的界面處，就防止了上述界面處雜質(zhì)濃度的降低，從而使源區(qū)30與漏區(qū)29之間漏電流的產(chǎn)生也得以防止。
因此有可能不增加制作工序?qū)⒛透邏旱母咚佟⒏呙芏瓤v向NPN晶體管、縱向PNP晶體管以及N溝MOS晶體管集成在同一半導(dǎo)體襯底上。因而能夠以低的成本來制造具有多種附加價(jià)值的BiCMOS半導(dǎo)體器件。
雖然第二實(shí)施例半導(dǎo)體器件含有縱向NPN晶體管、縱向PNP晶體管和N溝MOS晶體管，但只要半導(dǎo)體器件含有上述三種晶體管中的二種，就可以獲得同樣的效果。
(第三實(shí)施例)以下參照?qǐng)D17-24來描述本發(fā)明第三實(shí)施例半導(dǎo)體器件的制造方法。第三實(shí)施例半導(dǎo)體器件包含N溝MOS晶體管、縱向PNP晶體管和墻發(fā)射極式縱向NPN晶體管。縱向NPN晶體管相當(dāng)于圖1A沿X-X′的剖面圖。
首先，如圖17所示，用抗蝕劑圖形作掩模，在60KeV和1×1015/cm2條件下，用離子注入法將砷注入到電阻率為10-20Ωcm的P型半導(dǎo)體襯底1中。然后將半導(dǎo)體襯底1在900℃溫度下熱處理約30分鐘，從而形成由N+擴(kuò)散層構(gòu)成的N+隔離層3，用來把縱向NPN晶體管的N+收集區(qū)2、縱向PNP晶體管的收集區(qū)與半導(dǎo)體襯底隔離開來。之后，用抗蝕劑圖形作掩模，在40KeV和1×1014/cm2條件下離子注入硼。接著在900℃溫度下熱處理約30分鐘，從而形成縱向PNP晶體管的P+收集區(qū)4和用作N溝MOS晶體管襯底的P+埋層5，二者都由P+擴(kuò)散層過程。然后在半導(dǎo)體襯底1上形成電阻率為1Ωcm而厚度約為1.5μm的N-外延層6。
然后如圖18所示，用抗蝕劑圖形作為掩模，在隔離區(qū)中形成溝槽，接著沉積氧化膜，并用回蝕法使CVD掩埋氧化膜7只形成在溝槽中。
接下去如圖19所示，用CVD方法在整個(gè)表面上沉積500nm厚的SiO2膜51。之后，把對(duì)應(yīng)于第一防止漏電層14(見圖11)、縱向PNP晶體管收集區(qū)以及N溝MOS晶體管P-阱區(qū)上的SiO2膜51選擇性地腐蝕掉。然后在180KeV和4×1012/cm2條件下，離子注入硼并接著在1100℃溫度下熱處理約150分鐘，從而形成用作縱向NPN晶體管防止漏電層一部分的P-阱層53、由P-阱層構(gòu)成的縱向PNP晶體管的收集區(qū)8以及N溝MOS晶體管的P-阱區(qū)9。
然后如圖20所示，用SiO2膜51作為掩模，在30KeV和1×1013/cm2條件下，離子注入硼，從而形成在P-阱層53上由P-擴(kuò)散層構(gòu)成的第一防止漏電層54，用來防止在縱向NPN晶體管的發(fā)射區(qū)和收集區(qū)之間產(chǎn)生漏電流;在縱向PNP晶體管P-收集區(qū)8表面區(qū)內(nèi)由P-離子擴(kuò)散層構(gòu)成的第二防止漏電層55;以及在N溝MOS晶體管有源區(qū)和隔離區(qū)由P-擴(kuò)散層構(gòu)成用作P-溝道摻雜層及溝道限制層的第三防止漏電層。之后將SiO2膜51除去。
接著如圖21所示，在N-外延層6表面上形成厚為50nm的熱氧化膜10，再在熱氧化膜10上形成厚為120nm的氮化硅膜12。然后用抗蝕劑圖形作掩模，把將要形成熱氧化膜17A、17B、17C區(qū)域以外的氮化硅膜12選擇性地腐蝕掉。然后用氮化硅膜12作為掩模，在1000℃溫度下進(jìn)行選擇性氧化，從而形成厚度為600nm的熱氧化膜17A、17B和17C。之后用濕法腐蝕把氮化硅膜12除去。
然后如圖22所示，用抗蝕劑圖形作掩模，在30KeV和2×1013/cm2條件下，離子注入硼，同時(shí)用抗蝕劑圖形作掩模，在80KeV和3×1013/cm2條件下，離子注入磷。接著在900℃溫度下熱處理約30分鐘，從而形成縱向NPN晶體管和P-擴(kuò)散層構(gòu)成的基區(qū)18和縱向PNP晶體管的由N-擴(kuò)散層構(gòu)成的基區(qū)19。此時(shí)，原來形成在縱向PNP晶體管P-收集區(qū)8中的第二防止漏電層55被埋在形成基區(qū)19的區(qū)域中的基區(qū)19內(nèi)，但在未形成基區(qū)19的區(qū)域中被保留下來。在縱向NPN晶體管中，基區(qū)18的形成要使其與第一防止漏電層49相連接。之后用濕法腐蝕除去熱氧化膜10，接著在整個(gè)表面上形成20nm厚的柵氧化膜21。然后用抗蝕劑圖形作掩模，將位于縱向NPN晶體管基區(qū)18表面上的柵氧化膜21腐蝕掉。之后，在整個(gè)表面上沉積厚度為300nm的多晶硅膜，再在60KeV和1×1016/cm2條件下，離子注入砷，從而將多晶硅膜轉(zhuǎn)變?yōu)镹+型。接著以抗蝕劑圖形為掩模，對(duì)上述多晶硅膜進(jìn)行腐蝕，從而形成用作縱向NPN晶體管部分發(fā)射極電極的N+多晶硅膜22和用作N溝MOS晶體管柵電極的N+柵多晶硅膜23。此時(shí)，在縱向NPN晶體管區(qū)，N+多晶硅膜22做成條形結(jié)構(gòu)并且基區(qū)18腐蝕得深于發(fā)射區(qū)25(見圖23)，這與第一實(shí)施例相似。
接下去如圖23所示，用抗蝕劑圖形作掩模，在40KeV和6×1015/cm2條件下，用離子注入法將砷注入N+柵多晶硅膜23、縱向NPN晶體管的預(yù)定收集極接觸區(qū)、縱向PNP晶體管的基極接觸區(qū)、以及N溝MOS晶體管的預(yù)定源區(qū)和漏區(qū)中。另一方面，以抗蝕劑圖形為掩模，將硼注入到縱向NPN晶體管的預(yù)定基極接觸區(qū)以及縱向PNP晶體管的預(yù)定發(fā)射區(qū)和收集區(qū)中。接著在900℃溫度下熱處理約30分鐘，以便砷從N+柵多晶硅膜23擴(kuò)散，從而形成縱向NPN晶體管的發(fā)射區(qū)25、收集極接觸區(qū)40、基極接觸區(qū)41;縱向PNP晶體管的發(fā)射區(qū)26、基極接觸區(qū)27、收集極接觸區(qū)28;以及N溝MOS晶體管的漏區(qū)29和源區(qū)30。
然后，如圖24所示，用CVD方法沉積厚度為500nm的SiO2膜31。接著用鋁或其它材料來形成縱向NPN晶體管的發(fā)射極電極32、基極電極(未示出)、收集極電極(未示出);縱向PNP晶體管的發(fā)射極電極35、基極電極36、收集極電極37;以及N溝MOS晶體管的漏極電極38和源極電極39。
如上所述，根據(jù)第三實(shí)施例，縱向PNP晶體管收集區(qū)的本征收集區(qū)(P-收集區(qū)8)的雜質(zhì)濃度可被減小;而只采用一個(gè)掩模來確定收集區(qū)時(shí)，最靠近縱向PNP晶體管的收集區(qū)(第二防止漏電層55)表面的區(qū)域中的雜質(zhì)濃度可被增加。因此，第三實(shí)施例有下列效果(1)由于收集區(qū)與基區(qū)之間電容小，可實(shí)現(xiàn)高速運(yùn)行;(2)由于可防止P-收集區(qū)8同熱氧化膜17B的界面處以及P-收集區(qū)8同SiO2膜31的界面處雜質(zhì)濃度發(fā)生降低，故可減少P-收集區(qū)8表面區(qū)中漏電流的產(chǎn)生;以及(3)由于可使用同一掩模來確定收集區(qū)，從而形成P-收集區(qū)8和第二防止漏電層55，故成本得以降低。
而且，根據(jù)第三實(shí)施例，還可能同時(shí)形成第一防止漏電層54、第二防止漏電層55和第三防止漏電層。上述第一防止漏電層用來防止在墻發(fā)射極式縱向NPN晶體管的發(fā)射區(qū)25和收集區(qū)2之間產(chǎn)生漏電流，這類似于第一實(shí)施例所用的防止漏電層;上述第二防止漏電層55形成在縱向PNP晶體管的P-收集區(qū)8和熱氧化膜17B以及和SiO2膜31的交界處，用以防止界面漏電;上述第三防止漏電層用作N溝MOS晶體管的溝道限制層。于是，根據(jù)第三實(shí)施例就可以在低成本情況下制造具有各種附加價(jià)值的BiCMOS半導(dǎo)體器件而不必增加制造步驟。
盡管第三實(shí)施例半導(dǎo)體器件含有縱向NPN晶體管、縱向PNP晶體管和N溝MOS晶體管，但只要至少含有上述三種晶體管中的二種，就可獲得同樣的效果。
(第四實(shí)施例)以下參照?qǐng)D25-32來描述本發(fā)明第四實(shí)施例半導(dǎo)體器件的制造工序。第四實(shí)施例半導(dǎo)體器件包含N溝MOS晶體管、縱向PNP晶體管和墻發(fā)射極式縱向NPN晶體管?？v向NPN晶體管相應(yīng)于圖1A沿X-X′的剖面圖。
首先，如圖25所示，以抗蝕劑圖形為掩模，在60KeV和1×1015/cm2條件下，采用離子注入法使砷進(jìn)入到電阻率為10-20Ωcm的半導(dǎo)體襯底1中。然后將半導(dǎo)體襯底1在900℃溫度下熱處理約30分鐘，從而形成由N+擴(kuò)散層構(gòu)成的N+隔離層3，用來把縱向NPN晶體管的收集區(qū)2和縱向PNP晶體管的收集區(qū)同半導(dǎo)體襯底1隔離開來。之后，用抗蝕劑圖形作掩模，在40KeV和1×1014/cm2條件下，離子注入硼。隨后在900℃溫度下熱處理約30分鐘，從而形成縱向PNP晶體管的P+收集區(qū)4和用作N溝MOS晶體管襯底的P+埋層5，二者都由P+擴(kuò)散層構(gòu)成。然后在半導(dǎo)體襯底1上形成電阻率為1Ωcm、厚度為1.5μm的N-外延層6。
接著如圖26所示，用抗蝕劑圖形作掩模，在隔離區(qū)中形成溝槽，再沉積氧化膜，以便采用回蝕法使隔離用CVD掩埋氧化膜7只形成在溝槽中。之后在N-外延層6表面上生長50nm厚的熱氧化膜61，并在熱氧化膜61上生長120nm厚的氮化硅膜62。隨后用抗蝕劑圖形作為掩模，把對(duì)應(yīng)于將要生長隔離用氧化膜的有源區(qū)的區(qū)域以外的氮化硅膜62腐蝕掉。
然后如圖27所示，用CVD法在整個(gè)表面上沉積500nm厚的SiO2膜63。再用抗蝕劑圖形作掩模，把相當(dāng)于第二實(shí)施例(見圖11)中第一防止漏電層14上、縱向PNP晶體管收集區(qū)上以及N溝MOS晶體管P-阱區(qū)上的SiO2膜63腐蝕掉。之后在180KeV和4×1012/cm2條件下，離子注入硼。隨即在1100℃溫度下熱處理約150分鐘，從而形成用作縱向NPN晶體管部分防止漏電層的P-型阱層53、由P-阱層構(gòu)成的縱向PNP晶體管P-收集區(qū)8以及N溝MOS晶體管的P-阱區(qū)9。
接著如圖28所示，用SiO2膜63作為掩模，在64KeV和5×1013/cm2條件下，離子注入硼，從而在P-阱層53上形成由P-擴(kuò)散層構(gòu)成的第一防止漏電層65，用以防止在縱向NPN晶體管的發(fā)射區(qū)和收集區(qū)之間產(chǎn)生漏電流;在縱向PNP晶體管的P-收集區(qū)8表面上形成P-擴(kuò)散層構(gòu)成的第二防止漏電層66;以及在N溝MOS晶體管的有源區(qū)和隔離區(qū)中形成由P-擴(kuò)散層構(gòu)成的第三防止漏電層66;以及在N溝MOS晶體管的有源區(qū)和隔離區(qū)中形成由P-擴(kuò)散層構(gòu)成的第三防止漏電層67，用作P-溝道摻雜層及溝道限制層。隨后，用SiO2膜63和氮化硅膜62作為掩模，在60KeV和5×1013/cm2條件下，用離子注入法引入BF2。從而在第一防止漏電層65上形成由P-擴(kuò)散層構(gòu)成的第四防止漏電層68;在縱向PNP晶體管P+收集區(qū)4中將要形成隔離用熱氧化膜17B(見圖29)的區(qū)域的表面上，形成由P-擴(kuò)散層構(gòu)成的第五防止漏電層69;以及在N溝MOS晶體管的隔離區(qū)中形成由P-擴(kuò)散層構(gòu)成的第六防止漏電層70。上述硼離子注入和BF2離子注入的順序可以顛倒。
然后如圖29所示，清除SiO2膜63，再用氮化硅膜62作為掩模，在1000℃溫度下進(jìn)行選擇氧化，從而形成厚度為600nm的熱氧化膜17A、17B和17C。之后用濕法腐蝕除去氮化硅膜62。
接下去，如圖30所示，用抗蝕劑圖形作掩模，在30KeV和2×1013/cm2條件下，離子注入硼，同時(shí)用抗蝕劑圖形作掩模，在80KeV和3×1013/cm2條件下，離子注入磷。隨后在900℃溫度下熱處理約30分鐘，從而形成由P-擴(kuò)散層構(gòu)成的縱向NPN晶體管的基區(qū)18和N-擴(kuò)散層構(gòu)成的縱向PNP晶體管的基區(qū)19。此時(shí)，形成在縱向PNP晶體管P-收集區(qū)8表面區(qū)內(nèi)的第二防止漏電層66中形成了基區(qū)19的那個(gè)區(qū)域被基區(qū)19吞沒，而在未形成基區(qū)19的區(qū)域中把第二和第五防止漏電層66和69保留下來。在縱向NPN晶體管中，基區(qū)18的形成要使它與第一和第四防止漏電層65和68相連接。之后用濕法腐蝕除去熱氧化膜61，再在整個(gè)表面上形成厚度為20nm的柵極氧化膜21。然后用抗蝕劑圖形作掩模，用濕法腐蝕除去位于縱向NPN晶體管基區(qū)18表面上的柵極氧化膜21，隨之沉積厚度為300nm的多晶硅膜。之后，在60KeV和1×1016/cm2條件下，用離子注入法將砷引入到多晶硅膜中，使多晶硅膜轉(zhuǎn)變?yōu)镹+型。再用抗蝕劑圖形作掩模，對(duì)得到的N+多晶硅膜進(jìn)行腐蝕，從而形成用作縱向NPN晶體管部分發(fā)射極電極的N+多晶硅膜22以及用作N溝MOS晶體管柵極電極的N+柵多晶硅膜23。此時(shí)，在縱向NPN晶體管區(qū)域內(nèi)，N+多晶硅膜做成條形結(jié)構(gòu)，且基區(qū)18(見圖6A)腐蝕成深于發(fā)射區(qū)25(見圖31)。
然后，如圖31所示，以抗蝕劑圖形為掩模，在40KeV和6×1015/cm2條件下，采用離子注入法將砷注入到N+柵多晶硅膜23、縱向NPN晶體管的預(yù)定收集極接觸區(qū)、縱向PNP晶體管的基極接觸區(qū)以及N溝MOS晶體管的預(yù)定源區(qū)及漏區(qū)中。另一方面，在20KeV和3×1015/cm2條件下，用離子注入法，將硼引入到縱向NPN晶體管的預(yù)定基極接觸區(qū)和縱向PNP晶體管的預(yù)定發(fā)射區(qū)和收集極接觸區(qū)中。隨之在900℃下熱處理約30分鐘以便砷從N+柵多硅膜23擴(kuò)散，從而形成縱向NPN晶體管的發(fā)射區(qū)25、收集區(qū)40、基極接觸區(qū)41;縱向PNP晶體管的發(fā)射區(qū)26、基極接觸區(qū)27、收集極接觸區(qū)28;以及N溝MOS晶體管的漏區(qū)29和源區(qū)30。
接著如圖32所示，用CVD法沉積厚度為500nm的SiO2膜63，隨之采用鋁或其它材料來形成縱向NPN晶體管的發(fā)射極電極32、基極電極(未示出)、收集極電極(未示出);縱向PNP晶體管的發(fā)射極電極35、基極電極36、收集極電極37;N溝MOS晶體管的漏極電極38和源極電極39。
如上所述，根據(jù)第四實(shí)施例，縱向PNP晶體管收集區(qū)的本征收集區(qū)(P-收集區(qū)8)的雜質(zhì)濃度可以被降低，而在只采用一個(gè)掩模來確定收集區(qū)時(shí)，緊靠縱向PNP晶體收集區(qū)表面(第二防止漏電層66)的區(qū)域中的雜質(zhì)濃度只會(huì)增加，這與第三實(shí)施例相似。而且，根據(jù)第四實(shí)施例，還最適于在P-收集區(qū)8緊靠濃度很容易被降低的熱氧化膜17B下邊的區(qū)域中，選擇性地形成各個(gè)高雜質(zhì)濃度層(第二和第五防止漏電層66和69)。因此，第四實(shí)施例有下列效果(1)由于收集區(qū)和基區(qū)間電容小，故可實(shí)現(xiàn)高速運(yùn)行;(2)由于P-收集區(qū)8與熱氧化膜17B及與SiO2膜63界面處的雜質(zhì)濃度的降低可被防止，故可減少P-收集區(qū)8表面區(qū)中漏電的產(chǎn)生;(3)第二和第五防止漏電層66和69的濃度可根據(jù)熱氧化膜17B的厚度進(jìn)行控制;以及(4)由于可采用同一個(gè)掩模來確定收集區(qū)并形成P-收集區(qū)8、第二和第五防止漏電層66和69，故可實(shí)現(xiàn)低成本。
而且，根據(jù)第四實(shí)施例，可以同時(shí)形成第一和第四防止漏電層65和68、第二和第五防止漏電層66和69、以及第三和第六防止漏電層67和70。上述第一和第四防止漏電層用于防止在墻發(fā)射極式縱向NPN晶體管的發(fā)射區(qū)25和收集區(qū)2之間產(chǎn)生漏電流，這相似于第一實(shí)施例所用的防止漏電層;第二和第五防止漏電層形成在縱向PNP晶體管P-收集區(qū)8與熱氧化膜17B及與SiO2膜63的界面處，用以防止界面漏電;第三和第六防止漏電層用作N溝MOS晶體管隔離區(qū)的溝道限制層。因此，根據(jù)第四實(shí)施例，可在低成本情況下制作具有多種附加價(jià)值的BiCMOS半導(dǎo)體器件而不必增加制造步驟。
盡管第四實(shí)施例的半導(dǎo)體含有縱向NPN晶體管、縱向PNP晶體管和N溝MOS晶體管，但只要至少含有上述三種晶體管中的二種，就可獲得同樣的效果。
(第五實(shí)施例)下面參照?qǐng)D33-40來描述本發(fā)明的第五實(shí)施例半導(dǎo)體器件的制造方法。第五實(shí)施例半導(dǎo)體器件包含N溝MOS晶體管、縱向PNP晶體管和墻發(fā)射極式縱向NPN晶體管。縱向NPN晶體管對(duì)應(yīng)于圖1A沿X-X′的剖面圖。
首先，如圖33所示，以抗蝕劑圖形為掩模，在60KeV和1×1015/cm2條件下，用離子注入法將砷注入到電阻率為10-20Ωcm的P型半導(dǎo)體襯底1中，再將半導(dǎo)體襯底1在900℃溫度下熱處理約30分鐘，從而形成由N+擴(kuò)散層構(gòu)成的N+隔離層3，用來把縱向NPN晶體管的N收集區(qū)2和縱向PNP晶體管的收集區(qū)，與半導(dǎo)體襯底1隔離開來。之后，用抗蝕劑圖形作掩模，在40KeV和1×1014/cm2條件下離子注入硼。隨后在900℃溫度下熱處理約30分鐘，從而形成縱向PNP晶體管的P+收集區(qū)4和用作N溝MOS晶體管襯底的P+埋層5，二者都由P+擴(kuò)散層構(gòu)成。然后在半導(dǎo)體襯底1上形成電阻率為1Ωcm、厚度為1.5μm的N-外延層6。
接著如圖34所示，用抗蝕劑圖形作為掩模，在隔離區(qū)中形成溝槽，再沉積氧化膜，用回腐蝕法使作隔離用的CVD掩埋氧化膜7只形成在溝槽中。之后在N-外延層6的表面上生長厚度為50nm的熱氧化膜61，并在熱氧化膜61上生長厚度為120nm的第一氮化硅膜62。隨后用抗蝕劑圖形作為掩模，把對(duì)應(yīng)于將要形成隔離用氧化膜處的有源區(qū)以外的第一氮化硅膜62腐蝕掉。
然后如圖35所示，用第一氮化硅膜62作為掩模，在1000℃溫度下進(jìn)行選擇性氧化，從而形成厚度為300nm的熱氧化膜17A、17B和17C。之后，在整個(gè)表面上沉積厚度為30nm的第二氮化硅膜81，再用CVD方法沉積500nm厚的SiO2膜82。然后用抗蝕劑圖形83作為掩模，把相當(dāng)于第二實(shí)施例(見圖11)中第一防止漏電層14區(qū)域上的、縱向PNP晶體管P-收集區(qū)8上的、以及N溝MOS晶體管P-阱區(qū)9上的SiO2膜82腐蝕掉。之后在180KeV和4×1012/cm2條件下離子注入硼。隨之在1100℃溫度下熱處理約150分鐘，從而形成用作縱向NPN晶體管部分防止漏電層的P-阱層53、由P-阱層構(gòu)成的縱向PNP晶體管的P-收集區(qū)8以及N溝MOS晶體管的P-阱區(qū)9。
接著如圖36所示，用SiO2膜82作為掩模，在180KeV和4×1012/cm2條件下，離子注入硼，從而在P-阱層53上形成由P-擴(kuò)散層構(gòu)成的第一防止漏電層87，用來防止在縱向NPN晶體管的發(fā)射區(qū)和收集區(qū)之間產(chǎn)生漏電流;在縱向PNP晶體管的P-收集區(qū)8表面上形成由P-擴(kuò)散層構(gòu)成的第二防止漏電擴(kuò)散層86;以及在N溝MOS晶體管的有源區(qū)和隔離區(qū)中形成由P-擴(kuò)散層構(gòu)成的第三防止漏電擴(kuò)散層84，用作P-溝道摻雜層和溝道限制層。接著用SiO2膜82和熱氧化膜17A、17B和17C作為掩模，在130KeV和2×1012/cm2條件下，離子注入硼，從而在縱向PNP晶體管P-收集區(qū)8的表面區(qū)中形成由P-擴(kuò)散層構(gòu)成的第四防止漏電層88，并在N溝MOS晶體管的有源區(qū)中形成P-溝道摻雜層85。180KeV硼離子注入同130KeV硼離子注入的順序可以顛倒。
然后如圖37所示，除去SiO2膜82，再用濕法腐蝕除去第一和第二氮化硅膜62和81。
接著如圖38所示，用抗蝕劑圖形作掩模，在30KeV和2×1013/cm2條件下離子注入硼。同時(shí)用抗蝕劑圖形作掩模，在80KeV和3×1013/cm2條件下離子注入磷。隨后在900℃溫度下熱處理約30分鐘，從而形成由P-擴(kuò)散層構(gòu)成的縱向NPN晶體管的基區(qū)18和由N-擴(kuò)散層構(gòu)成的縱向PNP晶體管的基區(qū)19。此時(shí)，形成在縱向PNP晶體管P-收集區(qū)8的表面區(qū)中的第二和第四防止漏電層86和88中形成了基區(qū)19的那些區(qū)域被基區(qū)19吞沒，而第二防止漏電區(qū)86保留在未形成基區(qū)19的區(qū)域中?；鶇^(qū)18的形成要使它與縱向NPN晶體的第一防止漏電層87相連接。然后用濕法腐蝕除去熱氧化膜61，再在整個(gè)表面上形成厚度為20nm的柵氧化膜21。然后以抗蝕劑圖形為掩模，用濕法腐蝕除去縱向NPN晶體管，基區(qū)18表面上的柵氧化膜21，接著沉積厚度為300nm的多晶硅膜。然后在60KeV和1×1016/cm2條件下，用離子注入法將砷引入到多晶硅膜中，從而將多晶硅膜轉(zhuǎn)變?yōu)镹+型。再用抗蝕劑圖形作為掩模，對(duì)得到的N+多晶硅膜進(jìn)行腐蝕，從而形成用作縱向NPN晶體管部分發(fā)射極電極的N+多晶膜22以及用作N溝MOS晶體管柵電極的N+柵多晶膜23。此時(shí)，在縱向NPN晶體管區(qū)域中，N+多晶硅膜22做成條形結(jié)構(gòu)，而基區(qū)18(見圖6A)腐蝕達(dá)到的深度低于發(fā)射區(qū)25(見圖39)。
然后如圖39所示，以抗蝕劑圖形為掩模，在40KeV和6×1015/cm2條件下，用離子注入法將砷引入到N+柵多晶硅膜23中、縱向PNP晶體管的預(yù)定收集極接觸區(qū)中、縱向PNP晶體管的基極接觸區(qū)中，以及N溝MOS晶體管的預(yù)定源區(qū)和漏區(qū)中。另一方面，以抗蝕劑圖形為掩模，在20KeV和3×1015/cm2條件下，用離子注入法將硼引入到縱向NPN晶體管的預(yù)定基極接觸區(qū)和縱向PNP晶體溫度下熱處理約30分鐘以便砷從N+柵多晶硅膜23擴(kuò)散，從而形成縱向NPN晶體管的發(fā)射區(qū)25、收集極接觸區(qū)40、基極接觸區(qū)41;縱向PNP晶體管的發(fā)射區(qū)26、基極接觸區(qū)27、收集極接觸區(qū)28;以及N溝MOS晶體管的漏區(qū)29和源區(qū)30。
接著如圖40所式，用CVD方法沉積厚度為500nm的SiO2膜63，隨后，用鋁或其它材料來形成縱向NPN晶體管的發(fā)射極電極32、基極電極(未示出)、收集極電極(未示出);縱向PNP晶體管的發(fā)射極電極35、基極電極36、收集極電極37;以及N溝MOS晶體管的漏電極38和源電極39。
如上所述，根據(jù)第五實(shí)施例，縱向PNP晶體各收集區(qū)中本征收集區(qū)(P-收集區(qū)8)的雜質(zhì)濃度可被降低，而在使用同一掩模來確定收集區(qū)時(shí)，緊靠縱向PNP晶體管及收集區(qū)表面的區(qū)域(第二防止漏電86)中的雜質(zhì)濃度只會(huì)增加，這類似于第四實(shí)施例。而且，根據(jù)第五實(shí)施例，能夠只在P-收集區(qū)8緊靠雜質(zhì)濃度很容易被降低的熱氧化膜17B和SiO2膜63下邊的區(qū)域中選擇性地形成高雜質(zhì)濃度層(第二防止漏電層86)。再者，由于上述工序是在隔離用熱氧化厚膜17B形成之后進(jìn)行的，第二防止漏電層86不暴露于高熱，以致擴(kuò)散程度可減到最小。因此，比之第四實(shí)施例，第五實(shí)施例有下列效果(1)由于收集區(qū)與基區(qū)間的電容小，故可實(shí)現(xiàn)高速運(yùn)行;(2)由于可防止P-收集區(qū)8與熱氧化膜17B及與SiO2膜63之界面處的雜質(zhì)濃度的降低，故可完全防止P-收集區(qū)8表面區(qū)內(nèi)漏電流的產(chǎn)生;(3)第二防止漏電層86的雜質(zhì)濃度可根據(jù)熱氧化膜17B的厚度來控制，而且用注離子入引入少量雜質(zhì)的方法可以防止漏電流的產(chǎn)生;(4)由于只用一種掩模來確定收集區(qū)就可以形成P-收集區(qū)8，故可實(shí)現(xiàn)低成本。
而且，根據(jù)第五實(shí)施例，可以同時(shí)形成第一防止漏電層87、第二防止漏電層86和第三防止漏電層84。上述第一防止漏電層用來防止在墻發(fā)射極式縱向NPN晶體管的發(fā)射區(qū)25和收集區(qū)2之間產(chǎn)生漏電流，這相似于第一實(shí)施例所用的防止漏電層;上述第二防止漏電層形成在縱向PNP晶體管P-收集區(qū)8與熱氧化膜17B及與SiO2膜63的界面處，用來防止界面漏電;上述第三防止漏電層84用作N溝MOS晶體管隔離的溝道限制層。于是，根據(jù)第五實(shí)施例，可在低成本情況下制作具有多種附加價(jià)值的BiCMOS半導(dǎo)體器件而不必增加制造步驟。
而且，在N溝MOS晶體管中，由于在對(duì)溝道摻雜之后進(jìn)行的熱處理中的熱量可顯著地減少，故有可能形成穿通限制層，使得能有更好的性能并得到進(jìn)一步小型化。
雖然P-防止漏電擴(kuò)散層(也用作P-型穿通限制層)和N溝MOS晶體管的P-溝道摻雜層85在第五實(shí)施例中是在不同的注入工序中單獨(dú)形成的，但借助于對(duì)注入能量和劑量進(jìn)行優(yōu)化，也可以在同一個(gè)注入工序中形成。
盡管第五實(shí)施例中半導(dǎo)體器件含有縱向NPN晶體管、縱向PNP晶體管及N溝MOS晶體管，但只要至少含有上述三種晶體管中的二種，就可獲得同樣的效果。
(第六實(shí)施例)以下參照?qǐng)D43A-43E來描述本發(fā)明第六實(shí)施例半導(dǎo)體器件的制造方法。
如圖43A所示，在60KeV和1×1015/cm2條件下，用離子注入法將砷引入到電阻率譬如為10-20Ωcm的P型半導(dǎo)體襯底101中。然后將襯底101在900℃溫度下熱處理約30分鐘，從而形成N+埋層102和電阻率為1Ωcm而厚度為2.5μm的N-外延層103。之后，例如用氮化硅膜(未示出)進(jìn)行選擇性氧化，從而形成厚度為600nm的熱氧化膜104。然后在熱氧化膜104上沉積厚度為400nm的CVD多晶硅膜，使CVD多晶硅膜圖形化。隨后在40KeV和8×1015/cm2條件下將砷注入到CVD多晶硅膜中，接著在900℃熱處理約30分鐘，從而形成用作電容器下電極的N+多晶硅膜105。
然后如圖43B所示，在N+多晶硅膜105上沉積厚度為500nm的CVD-SiO2膜106，用作第一隔離膜，再在CVD-SiO2膜106上形成第一抗蝕劑圖形107(光掩模CW)。接著用第一抗蝕劑圖形107進(jìn)行各向異性的干法腐蝕，從而選擇性地除去CVD-SiO2膜106，以便形成電容器隔離膜生成區(qū)108(即第一開孔)以及電容器下電極的接觸區(qū)109(即第二開孔)。
接著如圖43C所示，在N+多晶硅膜105上沉積厚度為50nm的氮化硅膜110，用作第二隔離膜，亦即電容器隔離膜。之后，在留有氮化硅膜110的區(qū)域內(nèi)，形成第二抗蝕劑圖形111(光掩模C2)。
然后如圖43D所示，用第二抗蝕劑圖形111作為掩模，對(duì)氮化硅膜110進(jìn)行腐蝕，以便將第二抗蝕劑圖形111之下和電容器下電極接觸區(qū)109的側(cè)壁外的氮化硅除去，從而形成電容器下電極的接觸孔112，其側(cè)壁由氮化硅膜110構(gòu)成。
下一步如圖43E所示，用常規(guī)鋁的布線工藝形成電容器上電極113和下電極114，從而完成一個(gè)電容器。此外，用常規(guī)方法可將雙極晶體管與電容器同時(shí)進(jìn)行制造。
如上所述，第六實(shí)施例的特征是電容器隔離膜生成區(qū)108和電容器下電極的接觸區(qū)109是用第一抗蝕劑圖形107由腐蝕方法同時(shí)形成的，而用第二抗蝕劑圖形111進(jìn)行腐蝕把氮化硅膜110留在電容器下電極接觸區(qū)109的側(cè)壁上。
這樣，在形成電容器的工序中，第六實(shí)施例只要求二個(gè)制作抗蝕劑圖形的步驟(使用光掩模CW和C2)，而常規(guī)制造方法在形成用作電容器下電極的N多晶硅膜105和形成電容器下電極接觸區(qū)109之間要求三個(gè)形成抗蝕劑圖形的步驟(使用光掩模C1、C2和CW)。因此，比之現(xiàn)有技術(shù)，制造半導(dǎo)體器件所要求的步驟可以減少，因而也可以降低制造成本。
而且，由于氮化硅膜110只部分地留在電容器下電極的接觸區(qū)109的側(cè)壁上，又由于在沉積鋁之前對(duì)SiO2膜進(jìn)行了濕法腐蝕，因此不會(huì)產(chǎn)生懸空，以致在第六實(shí)施例中決不出現(xiàn)鋁線斷裂問題。
(第七實(shí)施例)以下參照?qǐng)D44來描述本發(fā)明第七實(shí)施例半導(dǎo)體器件的制造方法。
由于參照?qǐng)D43A-43C已描述過的第六實(shí)施例的個(gè)別步驟也適用于第七實(shí)施例，因此將略去對(duì)共同步驟的描述。
如圖43C所示，第六實(shí)施例采用第二抗蝕劑圖形111作為掩模，對(duì)氮化硅膜110進(jìn)行各向異性的干法腐蝕。而第七實(shí)施例則采用第二抗蝕劑圖形111作掩模對(duì)氮化硅膜110進(jìn)行各向同性的干法腐蝕，從而除去了除第二抗蝕劑圖形111之下的那部分以外的全部氮化硅膜110。因此，可以形成電容器下電極的接觸孔112，它沒有由氮化硅膜110構(gòu)成的側(cè)壁，如圖44所示。
然后用常規(guī)鋁布線工序來形成電容器上電極113和下電極114，從而完成一個(gè)電容器。此外，雙極晶體管用常規(guī)方法可以用電容器同時(shí)制作。
如上所述，第七實(shí)施例的特征是采用第一抗蝕劑圖形107由腐蝕操作同時(shí)形成電容器隔離膜生成區(qū)108和電容器下電極的接觸區(qū)109并采用第二抗蝕劑圖形由腐蝕操作來除去對(duì)應(yīng)于電容器上電極113以外的氮化硅膜110。
于是，在形成電容器的工序中，第七實(shí)施例只需要二個(gè)形成抗蝕劑圖形的步驟(使用光掩模CW和C2)，而常規(guī)制造方法在形成用作電容器下電極的N+多晶硅膜105和形成電容器下電極的接觸區(qū)109之間，需要三個(gè)形成抗蝕劑圖形的步驟(使用光掩模C1、C2和CW)。因此，比之現(xiàn)有技術(shù)，制造半導(dǎo)體器件所需要的步驟可減少，制造成本也可降低。
而且，由于氮化硅膜110只留在電容器的上電極113上，又由于在沉積鋁之前對(duì)SiO2膜進(jìn)行了濕法腐蝕，因此在電容器下電極的接觸區(qū)109內(nèi)不產(chǎn)生氮化硅膜110的懸空或垂直突起問題，因而在第七實(shí)施例中決不出現(xiàn)鋁線的斷裂問題。
(第八實(shí)施例)以下參照?qǐng)D45A-45E來描述本發(fā)明第八實(shí)施例半導(dǎo)體器件的制造方法。
如圖45A所示，在60KeV和1×1015/cm2條件下，用離子注入法將砷注入到電阻率例如為10-20Ωcm的P型半導(dǎo)體襯底101中。然后在900℃溫度下熱處理約30分鐘，從而形成N+埋層102和電阻率約為1Ωcm而厚度約為2.5μm的N-外延層103。之后，采用例如氮化硅膜(未示出)進(jìn)行選擇氧化，從而形成厚度為600nm的熱氧化膜104。隨后在熱氧化膜104上沉積厚度為400nm的CVD多晶硅膜，使CVD多晶硅膜圖形化。接著在40KeV和8×1015/cm2條件下，用離子注入法使砷進(jìn)入CVD多晶硅膜中，再在900℃溫度下熱處理約30分鐘，從而形成用作電容器下電極區(qū)的N+多晶硅膜105。
然后如圖45B所示，在N+多晶硅膜105上沉積厚度為500nm的CVD-SiO2膜106，再在CVD-SiO2膜106上形成第一抗蝕劑圖形107(光掩模CW)。接著用第一抗蝕劑圖形107對(duì)CVD-SiO2膜106進(jìn)行各向異性干法腐蝕，從而選擇性地除去CVD-SiO2膜106，以便形成電容器隔離膜生成區(qū)108即第一開孔，以及電容器下電極的接觸區(qū)109即第二開孔。
接著如圖45C所示，在作為第一開孔的電容器隔離膜生成區(qū)108的底部和作為第二開孔的電容器下電極接觸區(qū)109的底部，用硅的氮化方法形成厚度為50nm的氮化硅膜110。之后只在留有氮化硅膜110的區(qū)域(即電容器隔離膜生成區(qū)108)內(nèi)形成第二抗蝕劑圖形111(光掩模C2)。
然后如圖45D所示，用第二抗蝕劑圖形111作為掩模對(duì)氮化硅膜110進(jìn)行干法腐蝕，以便除去作為第二開孔的電容器下電極接觸區(qū)109底部的氮化硅膜110，從而形成電容器下電極的接觸孔112。
接著如圖45E所示，采用鋁的常規(guī)布線工序來形成電容器上電極113和下電極114，從而完成一個(gè)電容器。此外，雙極晶體管可用常規(guī)方法與電容器同時(shí)制作。
如上所述，第八實(shí)施例的特征是電容器隔離膜生成區(qū)108和電容器下電極接觸區(qū)109采用第一抗蝕劑圖形107同時(shí)腐蝕而成，而電容器下電極接觸區(qū)109中的氮化硅膜110采用第二抗蝕劑圖形111用腐蝕操作來除去。
這樣，在形成電容器的工序中，第八實(shí)施例只需要二個(gè)形成抗蝕劑圖形的步驟(使用光掩模CW和C2)，而常規(guī)制造方法在形成作為電容器下電極的N+多晶硅膜105和形成電容器下電極接觸區(qū)109之間需要三個(gè)形成抗蝕劑圖形的步驟(使用光掩模C1、C2和CW)。因此，比之現(xiàn)有技術(shù)，制造半導(dǎo)體器件所要求的步驟可以減少，故制造成本也得以降低。
而且，由于氮化硅膜110只留在電容器上電極113上，又由于在沉積鋁之前對(duì)SiO2膜進(jìn)行了濕法腐蝕，在電容器下電極接觸區(qū)109中不會(huì)產(chǎn)生氮化硅膜110的懸空和垂直突起問題，以致在第八實(shí)施例中從不發(fā)生鋁線斷裂問題。
(第九實(shí)施例)以下參照?qǐng)D46A-46C來描述本發(fā)明第九實(shí)施例半導(dǎo)體器件的制造方法。
與第八實(shí)施例相似，在N+多晶硅膜105上沉積厚度為500nm的CVD-SiO2膜106。再如圖46A所示，在CVD-SiO2膜106上形成第一抗蝕劑圖形107。用第一抗蝕劑圖形107作為掩模，對(duì)CVD-SiO2膜106進(jìn)行各向異性干法腐蝕以便選擇性地除去CVD-SiO2膜106，從而單獨(dú)形成用作第一開孔的電容器隔離膜生成區(qū)108。
然后如圖46B所示，用熱氮化方法，在作為第一開孔的電容器隔離膜生成區(qū)108的底部，形成厚度為50nm的氮化硅膜110。再在CVD-SiO2膜106和氮化硅膜110上形成第二抗蝕劑圖形111，其中只露出對(duì)應(yīng)于電容器下電極接觸區(qū)109的那部分。之后用第二抗蝕劑圖形111作為掩模，對(duì)CVD-SiO2膜106進(jìn)行干法腐蝕，從而形成電容器下電極的接觸孔112。
接著如圖46C所示，使用常規(guī)鋁布線工藝來形成電容器上電極113和下電極114，從而完成整個(gè)電容器。
(第十實(shí)施例)以下參照?qǐng)D47A-47E來描述本發(fā)明第十實(shí)施例半導(dǎo)體器件的制造方法。
如圖47A所示，在60KeV和1×1015/cm2條件下，用離子注入法將砷注入到電阻率譬如為10-20Ωcm的P型半導(dǎo)體襯底101中。再在900℃溫度下對(duì)半導(dǎo)體襯底101進(jìn)行約30分鐘的熱處理，從而形成N+埋層102和電阻率約為1Ωcm而厚度約為2.5μm的N-外延層103。之后用譬如氮化硅膜(未示出)進(jìn)行選擇性氧化，從而形成厚度為600nm的熱氧化膜104。然后在熱氧化膜104上沉積厚度為400nm的CVD多晶硅膜，使CVD多晶硅膜圖形化。接著在40KeV和8×1015/cm2條件下，用離子注入法將砷注入到CVD多晶硅膜中，再在900℃溫度下熱處理約30分鐘，從而形成用作電容器下電極區(qū)的N+多晶硅膜105。
然后如圖47B所示，沉積50nm厚的氮化硅膜110，用作第一隔離膜亦即電容器隔離膜，并在氮化硅膜110上沉積500nm厚的CVD-SiO2膜106，用作第二隔離膜。之后，在CVD-SiO2膜106上形成第一抗蝕劑圖形107(光掩模CW)。接著，用第一抗蝕劑圖形107作為掩模，對(duì)CVD-SiO2膜106進(jìn)行各向異性干法腐蝕以便選擇性地除去CVD-SiO2膜106，從而暴露出處于作為第一開孔的電容器隔離膜生成區(qū)108中的和作為第二開孔的電容器下電極接觸區(qū)109中的氮化硅膜110。
之后如圖47C所示，在留有氮化硅膜110的區(qū)域中形成第二抗蝕劑圖形111(光掩模C2)。
然后如圖47D所示，用第二抗蝕劑圖形111作為掩模，對(duì)氮化硅膜110進(jìn)行干法腐蝕以便除去對(duì)應(yīng)于電容器下電極接觸區(qū)109底部的那部分氮化硅膜110，從而形成電容器下電極的接觸孔112。
接著如圖47E所示，用鋁常規(guī)布線工藝來形成電容器上電極113和下電極114，這就完成了整個(gè)電容器。此外，雙極晶體管可用常規(guī)方法與電容器同時(shí)制作。
如上所述，第十實(shí)施例的特征是電容器隔離膜生成區(qū)108和電容器下電極接觸區(qū)109采用第一抗蝕劑圖形107來進(jìn)行腐蝕，以便暴露出氮化硅膜110，并采用第二抗蝕劑圖形111，通過腐蝕除去對(duì)應(yīng)于電容器下電極接觸區(qū)109底部的氮化硅膜110來露出電容器下電極接觸孔112。
這樣，在電容器形成工藝中，第十實(shí)施例只需要二個(gè)形成抗蝕劑圖形的步驟(使用光掩模CW和C2)。而常規(guī)制造方法在形成作為電容器下電極的N+多晶硅膜105和形成電容器下電極接觸區(qū)109之間需要三個(gè)形成抗蝕劑圖形的步驟(使用光掩模C1、C2和CW)。因此，比之現(xiàn)有技術(shù)，制造半導(dǎo)體器件所需要的步驟可以減少，并且制造成本也可降低。
而且，由于在電容器下電極區(qū)內(nèi)未留有氧化硅膜110，在沉積鋁之前對(duì)SiO2膜進(jìn)行的濕法腐蝕過程中，在電容器下電極接觸區(qū)109中不會(huì)出現(xiàn)氮化硅膜110的懸空或垂直突起問題，因此，在第十實(shí)施例中不會(huì)發(fā)生鋁線斷裂問題。
(第十一實(shí)施例)以下參照?qǐng)D48A-48C來描述本發(fā)明第十一實(shí)施例半導(dǎo)體器件的制造方法。
與第十實(shí)施例相似，在熱氧化膜104上形成N+多晶硅膜105。再如圖48A所示，在N+多晶硅膜105的整個(gè)表面上沉積厚度為50nm的氮化硅膜110，以此作為第一隔離膜亦即電容器隔離膜。之后，在氮化硅膜110上沉積厚度為500nm的CVD-SiO2膜106，以此作為第二隔離膜。然后在CVD-SiO2膜106上形成第一抗蝕劑圖形107，其中只有對(duì)應(yīng)于電容器隔離膜生成區(qū)108的那部分敞開。然后用第一抗蝕劑圖形107作為掩模，對(duì)CVD-SiO2膜106進(jìn)行腐蝕，從而形成電容器隔離膜生成區(qū)108，作為第一開孔。
接著如圖48B所示，用第二抗蝕劑圖形111(其中只有對(duì)應(yīng)于電容器下電極接觸區(qū)109的那部分敞開)對(duì)CVD-SiO2膜106進(jìn)行腐蝕，從而形成電容器下電極接觸孔112，作為第二開孔。
然后如圖48C所示，用常規(guī)鋁布線工藝來形成電容器上電極113和下電極114，這就完成了整個(gè)電容器。此外，雙極晶體管可用常規(guī)方法與電容器同時(shí)制作。
(第十二實(shí)施例)以下參照?qǐng)D49A-49E來描述本發(fā)明第12實(shí)施例半導(dǎo)體器件的制造方法。
如圖49A所示，在60KeV和1×1015/cm2條件下，用離子注入法將砷注入電阻率例如為10-20Ωcm的P型半導(dǎo)體襯底101中。再在900℃溫度下對(duì)半導(dǎo)體襯底101進(jìn)行約30分鐘的熱處理，從而形成N+埋層102，而N-外延層103的電阻率約為1Ωcm，厚度約為2.5μm。之后用譬如氮化硅膜(未示出)進(jìn)行選擇性氧化，從而形成厚度為600nm的熱氧化膜104。然后在熱氧化層104上沉積厚度為400nm的CVD多晶硅膜，使CVD多晶硅膜圖形化。接著在40KeV和8×1015/cm2條件下，用離子注入法將砷引入到CVD多晶硅膜中，再在900℃熱處理約30分鐘，從而形成作為電容器下電極區(qū)的N+多晶硅膜105。
然后如圖49B所示，在N+多晶硅膜105上沉積500nm厚的CVD-SiO2膜106，作為第一隔離膜，再在CVD-SiO2膜106上沉積50nm厚的第一氮化硅膜120，作為第二隔離膜。接著用第一抗蝕劑圖形107(光掩模CW)為掩模進(jìn)行各向異性干法腐蝕以便除去第一氮化硅膜120和CVD-SiO2膜106，從而形成電容器隔離膜生成區(qū)108即第一開孔，和電容器下電極接觸區(qū)109即第二開孔。
然后如圖49C所示，沉積50nm厚的第二氮化硅膜110，作為第三隔離膜亦即電容器隔離膜。之后，在留有第二氮化硅膜110的區(qū)域亦即電容器隔離膜生成區(qū)108中，形成第二抗蝕劑圖形111(光掩模C2)。
接著如圖49D所示，用第二抗蝕劑圖形111作為掩模，對(duì)第二氮化硅膜110進(jìn)行各向異性干法腐蝕，從而形成電容器下電極接觸孔112，作為第二開孔。此時(shí)，由于第一氮化硅膜120和第二氮化硅膜110沉積在CVD-SiO2膜上，沉積其上的氮化硅總厚度共達(dá)100nm。因此，即便接觸孔112已由各向異性腐蝕形成，第一氮化硅膜120仍保留在CVD-SiO2膜106上。另一方面，第一氮化硅膜120也保留在第二抗蝕劑圖形111之下、電容器下電極接觸區(qū)109的側(cè)壁上。
然后如圖49E所示，用鋁常規(guī)布線工藝來形成電容器上電極113和下電極114，這就完成了整個(gè)電容器。此外，雙極晶體管可用常規(guī)方法與電容器同時(shí)制作。
如上所述，第十二實(shí)施例的特征是在作為電容器隔離膜的第二氮化硅膜110沉積在CVD-SiO2膜106上之后，電容器隔離膜生成區(qū)108和電容器下電極接觸區(qū)109采用第一抗蝕劑圖形107由腐蝕操作同時(shí)形成，并且采用第二抗蝕劑圖形111由腐蝕操作使第二氮化硅膜110留在電容器下電極接觸區(qū)的側(cè)壁上和CVD-SiO2膜106上。
于是，在電容器的形成工藝中，第十二實(shí)施例只需要二個(gè)形成抗蝕劑圖形的步驟(使用光掩模CW和C2)，而常規(guī)制造方法在形成作為電容器下電極的N+多晶硅膜105和形成電容器下電極接觸區(qū)109之間，需要三個(gè)形成抗蝕劑圖形的步驟(使用光掩模C1、C2和CW)。因此，比之現(xiàn)有技術(shù)，制造半導(dǎo)體器件所需的步驟可以減少并且制造成本也可以降低。
而且，在第十二實(shí)施例中，第一和第二氮化硅膜120和110留在電容器下電極接觸區(qū)109以外的地方，使得在CVD-SiO2膜106和留在電容器下電極接觸區(qū)109的側(cè)壁上的第二氮化硅膜110之間不會(huì)產(chǎn)生由氮化硅懸空引起的平面差別之類的現(xiàn)象。因此，可獲得無斷裂、無短路的鋁布線。
權(quán)利要求
1.一種半導(dǎo)體器件，它包含一個(gè)形成在P型半導(dǎo)體襯底表面區(qū)域內(nèi)的PNP雙極晶體管的氧化物隔離層；一個(gè)形成在上述半導(dǎo)體襯底內(nèi)、使其至少有一部分與上述氧化物隔離層相接觸的PNP雙極晶體管的P型收集極層；一個(gè)形成在上述P型收集極層表面區(qū)域內(nèi)的P型收集極接觸層；一個(gè)形成在上述P型收集極層表面一側(cè)不存在上述P型收集極接觸層的區(qū)域中的PNP雙極晶體管的N型基極層；一個(gè)形成在上述N型基極層表面一側(cè)上的PNP雙極晶體管的P型發(fā)射極層；以及一個(gè)至少形成在上述P型收集極層中與上述氧化物隔離層相接觸的區(qū)域內(nèi)的收集極接觸-基極間P型防止漏電層，用來防止在上述P型收集極接觸層與上述N型基極層之間產(chǎn)生漏電流，上述收集極接觸-基極間P型防止漏電層的雜質(zhì)濃度高于上述P型收集極層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述收集極接觸-基極間防止漏電層的深度小于上述N型基極層的深度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述收集極接觸-基極間防止漏電層形成在上述P型收集極層的整個(gè)表面上。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包含一個(gè)形成在所述半導(dǎo)體襯底上的氧化物隔離層，用來鄰接N溝MOS晶體管;以及一個(gè)形成在所述半導(dǎo)體襯底與所述氧化物隔離層相接觸的區(qū)域內(nèi)的P型溝道限制層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，還包含一個(gè)形成在所述半導(dǎo)體襯底表面區(qū)域內(nèi)的NPN雙極晶體管的氧化物隔離層;一個(gè)形成在所述半導(dǎo)體襯底內(nèi)的NPN雙極晶體管的N型收集極層;一個(gè)形成在所述N型收集極層表面?zhèn)?、使其至少有一?cè)面部分與所述NPN雙極晶體管的氧化物隔離層相接觸的NPN雙極晶體管P型基極層;一個(gè)形成在所述P型基極層表面?zhèn)?、使其至少有一?cè)與所述NPN雙極晶體管的氧化物隔離層相接觸的NPN雙極晶體管N型發(fā)射極層;一個(gè)形成在所述P型基極層中不與所述N型發(fā)射極層相接觸之區(qū)域內(nèi)的P型基極接觸層;以及一個(gè)形成在介于所述P型基極層與所述NPN雙極晶體管的氧化物隔離層之間的那部分所述N型收集極層之內(nèi)的發(fā)射極-收集極間P型防止漏電層，用來防止所述N型發(fā)射極層和所述N型收集極層之間產(chǎn)生漏電流。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包含一個(gè)形成在所述半導(dǎo)體襯底表面區(qū)域內(nèi)的NPN雙極晶體管的氧化物隔離層;一個(gè)形成在所述半導(dǎo)體襯底內(nèi)的NPN雙極晶體管的N型收集極層;一個(gè)形成在所述N型收集極層表面?zhèn)取⒅辽儆幸粋?cè)面部分與所述NPN雙極晶體管的氧化物隔離層相接觸的P型基極層;一個(gè)形成在所述P型基極層表面?zhèn)?、至少有一?cè)面部分與上述NPN雙極晶體管的氧化物隔離層相接觸的N型發(fā)射極層;一個(gè)形成在所述P型基極層中不與所述N型發(fā)射極層相接觸之區(qū)域內(nèi)的P型基極接觸層;一個(gè)形成在介于所述P型基極層與所述NPN雙極晶體管的氧化物隔離層之間的那部分所述N型收集極層之內(nèi)的發(fā)射極-收集極間P型防止漏電層，用來防止在所述N型發(fā)射極層和所述N型收集極層之間產(chǎn)生漏電流。
7.一種制造含有一個(gè)P型發(fā)射極層、一個(gè)N型基極層、一個(gè)P型收集極層、一個(gè)P型收集極接觸層以及一個(gè)氧化物隔離層的半導(dǎo)體器件的方法，包含下列步驟(1)在一個(gè)P型半導(dǎo)體襯底內(nèi)形成所述P型收集極層;(2)在所述半導(dǎo)體襯底的表面區(qū)域內(nèi)形成上述氧化物隔離層，使其至少與所述P型收集極層的一部分相接觸，同時(shí)在所述P型收集極層中至少與所述氧化物隔離層相接觸的那部分區(qū)域內(nèi)形成一個(gè)收集極接觸-基極層P型防止漏電層，用來防止在所述P型收集極接觸層與所述N型基極層之間產(chǎn)生漏電流，且所述收集極接觸-基極間P型防止漏電層的雜質(zhì)濃度高于所述P型收集極層;(3)在所述P型收集極層表面?zhèn)炔淮嬖谒鯬型收集極接觸層的區(qū)域內(nèi)，形成所述N型基極層;以及(4)在所述P型收集極層的表面區(qū)域內(nèi)形成所述P型收集極接觸層，同時(shí)在所述N型基極層的表面?zhèn)壬闲纬伤鯬型發(fā)射極層。
8.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中，在所述步驟(3)中形成的N型基極層的深度大于在所述步驟(2)中形成在所述N型基極層內(nèi)的收集極接觸-基極間防止漏電層的深度。
9.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中，所述步驟(2)包括掩模形成步驟，用于形成一個(gè)覆蓋形成在所述半導(dǎo)體襯底內(nèi)有源區(qū)的氮化物模，并形成一個(gè)特定結(jié)構(gòu)的抗蝕劑圖形;防止漏電層形成步驟，用所述氮化物膜和抗蝕劑圖形作為掩模，形成所述收集極接觸-基極間防止漏電層;以及隔離層形成步驟，用所述氮化物膜作為掩模，對(duì)所述有源區(qū)以外的區(qū)域進(jìn)行選擇性氧化，以形成所述氧化物隔離層。
10.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法，其中，所述的防止漏電層形成步驟包括下列步驟在形成上述收集極接觸-基極間防止漏電層的同時(shí)，用所述氮化物膜和所述抗蝕劑圖形作為掩模，在所述半導(dǎo)體襯底中與將要形成用于隔離N溝MOS晶體管的氧化物隔離層的區(qū)域相接觸的區(qū)域內(nèi)形成一個(gè)P型溝道限制層。
11.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法，其中，所述防止漏電層形成步驟包括在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述氮化物膜和所述抗蝕劑圖形作為掩模，在上述半導(dǎo)體襯底上形成虛擬NPN雙極晶體管收集極層介于將要形成所述NPN雙極晶體管的P型基極層的區(qū)域和將要形成所述NPN雙極晶體管的氧化物隔離層的區(qū)域之間的區(qū)域內(nèi)，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，用來防止在所述NPN雙極晶體管的N型發(fā)射極層和N型收集極層之間產(chǎn)生漏電流。
12.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中所述步驟(1)包括一個(gè)步驟在上述半導(dǎo)體襯底的表面上形成一個(gè)有特定結(jié)構(gòu)的下層膜和一個(gè)上層抗蝕劑圖形，并且用所述下層膜和上層抗蝕劑圖形作為掩模來形成所述P型收集極層，以及所述步驟(2)包括一個(gè)防止漏電層形成步驟，即用所述下層膜作掩模形成所述收集極接觸-基極間防止漏電層;一個(gè)氮化物膜形成步驟，即在所述半導(dǎo)體襯底的表面上形成一個(gè)氮化物膜，使其覆蓋形成在所述半導(dǎo)體襯底內(nèi)的有源區(qū);以及一個(gè)隔離層形成步驟，即用所述氮化物膜作掩模，選擇性地氧化所述有源區(qū)以外的區(qū)域，從而形成所述氧化物隔離層。
13.根據(jù)權(quán)利要求12所述的制造半導(dǎo)體器件的方法，其中，所述防止漏電層形成步驟包括下列步驟在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述氮化物膜作掩模，在所述半導(dǎo)體襯底上與將要形成用來隔離N溝MOS晶體管的氧化物隔離膜的區(qū)域相接觸的那個(gè)區(qū)域內(nèi)，形成一個(gè)P型溝道限制層。
14.根據(jù)權(quán)利要求12所述的制造半導(dǎo)體器件的方法，其中，所述防止漏電層形成步驟包括下列步驟在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述下層膜作掩模，在形成于所述半導(dǎo)體襯底上的縱向NPN雙極晶體管收集極層的介于將要形成所述NPN雙極晶體管P型基極層的區(qū)域和將要形成上述NPN雙極晶體管氧化物隔離層的區(qū)域之間的那部分區(qū)域內(nèi)，形成一個(gè)P型發(fā)射極-收集極間防止漏電層，用來防止在所述NPN雙極晶體管的N型發(fā)射極層和N型收集極層之間產(chǎn)生漏電流。
15.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，還包括氮化物膜形成步驟在所述步驟(1)之前，在所述半導(dǎo)體襯底上形成一個(gè)氮化物膜，使氮化物膜覆蓋住形成在所述半導(dǎo)體襯底內(nèi)的有源區(qū)，其中，所述步驟(1)包括在所述半導(dǎo)體襯底的表面上形成一個(gè)有特定結(jié)構(gòu)的下層膜和一個(gè)上層抗蝕劑圖形，并用上述下層膜和上層抗蝕劑圖形作為掩模，形成所述P型收集極層，以及所述步驟(2)包括一個(gè)防止漏電層形成步驟，即采用所述氮化物膜和下層膜作為掩模，形成所述收集極接觸-基極間防止漏電層;以及一個(gè)隔離層形成步驟，即用所述氮化物膜作為掩模，選擇性氧化所述有源區(qū)以外的區(qū)域，從而形成所述氧化物隔離層。
16.根據(jù)權(quán)利要求15所述的制造半導(dǎo)體器件的方法，其中，所述防止漏電層形成步驟包括在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述氮化物膜和下層膜作為掩模，在所述半導(dǎo)體襯底上與將要形成用來隔離N溝MOS晶體管的氧化物隔離層的區(qū)域相接觸的區(qū)域內(nèi)，形成一個(gè)P型溝道限制層。
17.根據(jù)權(quán)利要求15所述的制造半導(dǎo)體器件的方法，其中，所述防止漏電層形成步驟包括在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述氮化物膜和下層膜作為掩模，在所述半導(dǎo)體襯底上形成的虛擬NPN雙極晶體管收集極層中介于將要形成上述NPN雙極晶體管P型基極層的區(qū)域和將要形成上述NPN雙極晶體管氧化物隔離層的區(qū)域之間的一個(gè)區(qū)域內(nèi)，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，從而防止所述NPN雙極晶體管的N型發(fā)射極層和N型收集極層之間產(chǎn)生漏電流。
18.一種制造含有一個(gè)P型發(fā)射極層、一個(gè)N型基極層、一個(gè)P型收集極層、一個(gè)P型收集極接觸層以及一個(gè)氧化物隔離層的半導(dǎo)體器件的方法，它包含下列步驟步驟(1) 在一個(gè)P型襯底的表面上形成一個(gè)氮化物膜，使氮化物膜覆蓋住形成在所述半導(dǎo)體襯底內(nèi)的有源層;步驟(2) 用所述氮化物膜作為掩模，選擇性地氧化所述有源區(qū)以外的區(qū)域，以形成所述氧化物隔離層;步驟(3) 在所述半導(dǎo)體襯底上形成一個(gè)有特定結(jié)構(gòu)的下層膜和一個(gè)上層抗蝕劑圖形，并用所述下層膜和上層抗蝕劑圖形作為掩模，形成所述P型收集極層，使所述P型收集極層至少有一部分與上述氧化物隔離層相接觸;步驟(4) 采用所述氧化物隔離層和下層膜作為掩模，在所述P型收集極層至少有一部分與所述氧化物隔離層相接觸的區(qū)域內(nèi)，形成一個(gè)收集極接觸-基極間防止漏電層，以防止在所述P型收集極接觸層和所述N型基極層之間產(chǎn)生漏電流，所述收集極接觸-基極間防止漏電層的雜質(zhì)濃度高于所述P型收集極層的雜質(zhì)濃度;步驟(5) 在所述P型收集極層表面?zhèn)炔淮嬖谒鯬型收集極接觸層的區(qū)域內(nèi)，形成所述N型基極層;以及步驟(6) 在所述P型收集極層的表面區(qū)域內(nèi)形成所述P型收集極接觸層，同時(shí)在所述N型基極層的表面?zhèn)刃纬伤鯬型發(fā)射極層。
19.根據(jù)權(quán)利要求18所述的制造半導(dǎo)體器件的方法，其中，在步驟(5)中形成的N型基極層的深度大于在所述步驟(4)中形成在所述N型基極層內(nèi)的收集極接觸-基極間防止漏電層的深度。
20.根據(jù)權(quán)利要求18所述的制造半導(dǎo)體器件的方法，其中，所述步驟(4)包括在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述下層膜作掩模，在所述半導(dǎo)體襯底與N溝MOS晶體管的氧化物隔離層相接觸的區(qū)域內(nèi)，形成一個(gè)P型溝道限制層。
21.根據(jù)權(quán)利要求18所述的制造半導(dǎo)體器件的方法，其中，所述步驟(4)包括在形成所述收集極接觸-基極間防止漏電層的同時(shí)，用所述下層膜作掩模，在形成于所述半導(dǎo)體襯底上的縱向NPN雙極晶體管收集極層介于將要形成NPN雙極晶體管的所述P型基極層的區(qū)域和將要形成NPN雙極晶體管的所述氧化物隔離層的區(qū)域之間的那部分內(nèi)，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，以防止在NPN雙極晶體管的所述N型發(fā)射極層和所述N型收集極層之間產(chǎn)生漏電流。
22.一種制造帶有一個(gè)NPN雙極晶體管(此NPN雙極晶體管有一個(gè)N型發(fā)射極層、一個(gè)P型基極層、一個(gè)P型基極接觸層、一個(gè)N型收集極層以及一個(gè)形成在P型半導(dǎo)體襯底上的氧化物隔離層)的半導(dǎo)體器件的方法，包括下列步驟在所述半導(dǎo)體襯底內(nèi)形成所述N型收集極層;在所述N型收集極層介于將要形成所述P型基極層的區(qū)域和將要形成所述氧化物隔離層的區(qū)域之間的那部分內(nèi)，形成一個(gè)發(fā)射極-收集極間P型防止漏電層，以防止在所述N型發(fā)射極層和所述N型收集極層之間產(chǎn)生漏電流;在所述半導(dǎo)體襯底的表面區(qū)域內(nèi)，形成所述氧化物隔離層，使它與所述發(fā)射極-收集極間P型防止漏電層相接觸;在所述N型收集極層的表面?zhèn)壬闲纬伤鯬型基極層，使它至少有一側(cè)面部分、同所述氧化物隔離層以及所述發(fā)射極-收集極防止漏電層相接觸;在所述P型基極層的表面?zhèn)壬闲纬伤鯪型發(fā)射極層，使它至少有一側(cè)面部分同所述氧化物隔離層相接觸;以及在所述P型基極層未與所述N型發(fā)射極層相接觸的區(qū)域內(nèi)，形成一個(gè)P型基極接觸層。
23.根據(jù)權(quán)利要求22所述的制造半導(dǎo)體器件的方法，還包括下列步驟在所述半導(dǎo)體襯底與將要形成N溝MOS晶體管的區(qū)域鄰接的區(qū)域內(nèi)，形成一個(gè)用于隔離的氧化物隔離層;以及在形成所述發(fā)射極-收集極防止漏電層的同時(shí)，在所述半導(dǎo)體襯底與所述隔離用氧化物隔離層相接觸的區(qū)域內(nèi)，形成一個(gè)P型溝道限制層。
24.一種制造半導(dǎo)體器件的方法，包括下列步驟步驟(1) 在一個(gè)半導(dǎo)體襯底上形成一個(gè)電容器下電極;步驟(2) 在所述電容器下電極上形成一個(gè)第一隔離膜;步驟(3) 對(duì)所述第一隔離膜進(jìn)行選擇性腐蝕，以便除去將要形成電容器隔離膜的區(qū)域中的那部分第一隔離膜，以形成第一開孔，同時(shí)有選擇地除去所述第一隔離膜中將要形成所述電容器下電極之接觸的那個(gè)區(qū)域，以形成一個(gè)第二開孔;步驟(4) 在所述電容器下電極和第一隔離膜上，形成一個(gè)用作電容器隔離膜的第二隔離膜;步驟(5) 選擇性地腐蝕所述第二隔離膜，以便除去所述第二隔離膜中對(duì)應(yīng)于所述第二開孔底部的部分和對(duì)應(yīng)于所述第一隔離膜之上的所述第二開孔周邊的部分;以及步驟(6) 在所述第一開孔中形成一個(gè)電容器上電極，同時(shí)在所述第二開孔中形成所述電容器下電極的一個(gè)接觸電極。
25.根據(jù)權(quán)利要求24所述的制造半導(dǎo)體器件的方法，其中，在所述步驟(5)中進(jìn)行的腐蝕操作是各向異性的，而且所述步驟(5)包括一個(gè)步驟，即把所述第二隔離膜中對(duì)應(yīng)于所述第二開孔側(cè)壁部分的那個(gè)部分保留下來。
26.根據(jù)權(quán)利要求24所述的制造半導(dǎo)體器件的方法，其中，在所述步驟(5)中進(jìn)行的腐蝕操作是各向同性的，而且所述步驟(5)包括一個(gè)步驟，即把所述第二隔離膜對(duì)應(yīng)于所述第二開孔側(cè)壁部分的那個(gè)部分除掉。
27.一種制造半導(dǎo)體器件的方法，包括下列步驟步驟(1) 在一個(gè)半導(dǎo)體襯底上形成一個(gè)電容器下電極;步驟(2) 在所述電容器下電極上形成一個(gè)第一隔離膜;步驟(3) 對(duì)所述第一隔離膜進(jìn)行選擇性腐蝕，以便把將要形成電容器隔離膜的那個(gè)區(qū)域的所述第一隔離膜清除掉，以形成一個(gè)第一開孔，然后在所述第一開孔的底部形成一個(gè)用作電容器隔離膜的第二隔離膜，同時(shí)選擇性地腐蝕所述第一隔離膜，以便把將要形成所述電容器下電極接觸的區(qū)域內(nèi)的所述第一隔離膜除掉以形成一個(gè)第二開孔;以及步驟(4) 在所述第一開孔中，形成一個(gè)電容器上電極，同時(shí)在所述第二開孔中，形成一個(gè)所述電容器下電極的接觸電極。
28.根據(jù)權(quán)利要求27所述的制造半導(dǎo)體器件的方法，其中，所述步驟(3)包括下列步驟選擇性地腐蝕所述第一隔離膜，以便把將要形成電容器隔離膜的區(qū)域內(nèi)和將要形成上述電容器下電極接觸的區(qū)域內(nèi)的所述第一隔離膜清除掉以形成所述第一和第二開孔;以及在所述第一和第二開孔的底部形成一個(gè)用作電容器隔離膜的第二隔離膜，然后清除掉將要形成所述電容器下電極接觸的區(qū)域內(nèi)的所述第二隔離膜。
29.根據(jù)權(quán)利要求27所述的制造半導(dǎo)體器件的方法，其中，所述步驟(3)包括下列步驟選擇性地腐蝕所述第一隔離膜，以便清除掉將要形成電容器隔離膜的區(qū)域內(nèi)的所述隔離膜以形成所述第一開孔;在所述第一開孔的底部形成用作電容器隔離膜的第二隔離膜;以及選擇性地腐蝕所述第一隔離膜，以便清除將要形成所述電容器下電極接觸的區(qū)域內(nèi)的所述第一隔離膜以形成所述第二開孔。
30.一種制造半導(dǎo)體器件的方法，包括下列步驟步驟(1) 在一個(gè)半導(dǎo)體襯底上形成一個(gè)電容器下電極;步驟(2) 在所述電容器下電極上形成一個(gè)用作電容器隔離膜的第一隔離膜;步驟(3) 在所述第一隔離膜上形成一個(gè)第二隔離膜;步驟(4) 在將要形成電容器隔離膜的區(qū)域內(nèi)，形成一個(gè)第一開孔，其中，除去所述第二隔離膜而留下所述第一隔離膜，同時(shí)，在將要形成電容器下電極接觸的區(qū)域內(nèi)形成一個(gè)第二開孔，其中的所述第一和第二隔離膜均被除去;以及步驟(5) 在所述第一開孔中形成一個(gè)電容器上電極，同時(shí)在所述第二開孔中形成所述電容器下電極的一個(gè)接觸電極。
31.根據(jù)權(quán)利要求30所述的制造半導(dǎo)體器件的方法，其中，所述步驟(4)包括下列步驟選擇性地腐蝕所述第二隔離膜，以便清除將要形成電容器隔離膜的區(qū)域內(nèi)的所述第二隔離膜以形成第一開孔，同時(shí)，清除去將要形成所述電容器下電極接觸的區(qū)域內(nèi)的所述第二隔離膜，以形成第二開孔;以及選擇性地腐蝕所述第一隔離膜，以便清除對(duì)應(yīng)于所述第二開孔底部的那部分所述第一隔離膜。
32.根據(jù)權(quán)利要求30所述的制造半導(dǎo)體器件的方法，其中，所述步驟(4)包括下列步驟選擇性地腐蝕所述第二隔離膜，以便在將要形成電容器隔離膜的區(qū)域內(nèi)形成第一開孔，其中除去所述第二隔離膜而留下第一隔離膜;以及選擇性地腐蝕所述第一和第二隔離膜，以便在將要形成電容器下電極接觸的區(qū)域內(nèi)形成第二開孔，其中的所述第一和第二隔離膜都被除去。
33.一種制造半導(dǎo)體器件的方法，包括下列步驟步驟(1) 在一個(gè)半導(dǎo)體襯底上形成一個(gè)電容器下電極;步驟(2) 在所述電容器下電極上形成第一和第二隔離膜;步驟(3) 選擇性地腐蝕所述第一和第二隔離膜，以便清除將要形成電容器隔離膜的區(qū)域內(nèi)的所述第一和第二隔離膜，以形成一個(gè)第一開孔，同時(shí)，除去將要形成所述電容器下電極接觸的區(qū)域內(nèi)的所述第一和第二隔離膜，形成一個(gè)第二開孔;步驟(4) 在所述電容器下電極和所述第二隔離膜上形成一個(gè)用作電容器隔離膜的第三隔離膜;步驟(5) 選擇性地腐蝕所述第三隔離膜，以便至少除去對(duì)應(yīng)于所述第二開孔底部的那部分所述第三隔離膜;以及步驟(6) 在所述第一開孔中形成一個(gè)電容器上電極，同時(shí)在所述第二開孔中形成一個(gè)所述電容器下電極的接觸電極。
全文摘要
在具有NPN雙極晶體管的耐高壓半導(dǎo)體器件中，在P型半導(dǎo)體襯底的表面區(qū)域內(nèi)形成了一個(gè)氧化物隔離層和一個(gè)至少有一部分與氧化物隔離層相接觸的P型收集極層。在該P(yáng)型收集極層上形成有P型收集極接觸層。在其表面?zhèn)葻oP型收集極接觸層的區(qū)域內(nèi)形成N型基極層。一個(gè)P型發(fā)射極層形成在N型基極層上。雜質(zhì)濃度高于P型收集極層的收集極接觸——基極間P型防止漏電層形成在P型收集極層與氧化物隔離層相接觸的區(qū)域內(nèi)，以防止漏電流。
文檔編號(hào)H01L21/8249GK1093493SQ9410343
公開日1994年10月12日 申請(qǐng)日期1994年3月26日 優(yōu)先權(quán)日1993年3月26日
發(fā)明者平井健裕, 田中光男, 堀敦, 下村浩, 堀川良彥 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社