專利名稱：迭層型陶瓷芯片電感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多片由磁性體或絕緣體層與導(dǎo)體層組成的薄層經(jīng)迭層燒結(jié)，構(gòu)成線圈狀導(dǎo)體線路的迭層型陶瓷芯片電感器及其制造方法。
近年來，迭層型陶瓷芯片電感器隨著噪聲抑制元件等數(shù)字電器的小型化和薄型化，廣泛地用于高密度實裝電路。
以下說明現(xiàn)有的迭層型陶瓷芯片電感器的制造方法。
一種為人們所知的迭層型陶瓷芯片電感器，如實開昭59—145009號公報所示，它是預(yù)先在未燒結(jié)的磁性體薄層上印刷不到一匝的導(dǎo)體線路(用導(dǎo)體糊漿)，使印刷有導(dǎo)體線路的各層未燒結(jié)磁性體薄層迭層壓著，通過設(shè)在未燒結(jié)磁性體薄層中的通孔在上下層之間用導(dǎo)線進行電氣連接，形成線圈狀導(dǎo)體線路，再將迭層的未燒結(jié)磁性薄層和線圈狀導(dǎo)體線路一起燒結(jié)而成。
但是，現(xiàn)有的迭層型陶瓷芯片電感器要獲得大的電抗(或電感)，就需要增加線圈狀導(dǎo)體線路的匝數(shù)，因此必須增加迭層數(shù)。
可是象這樣增加迭層數(shù)的話，就有迭層工序次數(shù)增加，制造成本增加等問題。此外還帶來這樣的問題，即各未燒結(jié)薄層間的導(dǎo)體連接點增加，連接可靠性也下降。
為了解決這些課題，提出過一種如特開平4—93006號公報所示的迭層型陶瓷芯片電感器，它利用磁性體薄層的磁性體層，用厚膜印刷技術(shù)在相同平面內(nèi)形成一匝以上的導(dǎo)體層，將它們迭層，并且通過預(yù)先在磁性體層上形成的通孔使相鄰的上下導(dǎo)體層電氣連接，由此，即便迭層數(shù)少也有比較大的電抗。
但是，這種方案仍然有以下兩點不足。
(1)用厚膜導(dǎo)體印刷技術(shù)，制造小型迭層型陶瓷芯片電感器(例如外形尺寸2.0mm×1.25mm，1.6mm×0.8mm等)時，由于是微細的印刷，因而考慮制造成品率的話，實際容許印刷匝數(shù)在1.5匝以下，如要制造更大電抗的迭層型陶瓷芯片電感器則需要進行更多層的迭層。
(2)印刷厚膜導(dǎo)體時要在相同平面內(nèi)增加匝數(shù)，需要使厚膜導(dǎo)體寬度變細，但若要使導(dǎo)體寬度變細，為了不使導(dǎo)體電阻增加，就需要使印刷厚度變厚。但是，隨著印刷導(dǎo)體寬度變細，要保持解像度，又不得不使導(dǎo)體厚度變薄(例如印刷導(dǎo)體寬度為75μm時，一般認為干燥厚度以15μm為限)。
因而，象上述那樣單純地增加厚膜印刷導(dǎo)體匝數(shù)的方法雖然可以認為多少有些減少迭層數(shù)的效果，但不太實用。
另外，為了減小導(dǎo)體電阻值，特開平3—219605號公報提出在未燒結(jié)薄層上先形成凹部，在該凹部內(nèi)填充導(dǎo)體糊漿，使厚膜導(dǎo)體的膜厚加厚，這對于降低導(dǎo)體電阻的確有針對性，但在未燒結(jié)薄層上形成復(fù)雜凹部圖案的工藝在大批量生產(chǎn)時存在困難。
此外，特開昭60—176208號公報中報導(dǎo)了另一案例，即將磁性體層與用于形成線圈的約半匝的導(dǎo)體交替迭層的迭層元件，該元件中采用金屬箔沖切形成的導(dǎo)體圖案作為形成線圈用的導(dǎo)體，以降低導(dǎo)體電阻。但近年隨著元件的小型化，沖切金屬箔時要在微小平面上高精度地形成導(dǎo)體極為困難，況且形成卷繞一匝以上的復(fù)雜線圈狀圖案也不可能。此外，以一定間距高精度地將沖切好的多個金屬箔排在薄頁狀磁性體層上也很困難。另外，對上下相鄰夾著薄頁狀磁性體層的兩片金屬箔使其圖案端部連接時，接合技術(shù)不行的話可能有接續(xù)不良的情況發(fā)生。
作為另一種途徑，特公昭64—42809號公報、特開平4—314876號公報中公開了一種將膠片上形成的金屬膜復(fù)印到陶瓷未燒結(jié)薄層上，制造迭層型陶瓷電容器的方法。
具體來說，靠蒸鍍于薄膜上的具有脫模性的金屬薄膜上，采用濕式電鍍法可得到所需金屬層，根據(jù)需要用蝕刻法將所形成的多余金屬層除去，將形成圖案的金屬層復(fù)印到被復(fù)印體(陶瓷未燒結(jié)薄層)上。
通過應(yīng)用這種復(fù)印技術(shù)，使得形成線圈狀導(dǎo)體線路，并將它復(fù)印到未燒結(jié)磁性體薄層上成為可能。
也就是說，利用光致抗蝕劑對形成在薄膜上的較薄的(例如10μm以下的)復(fù)印用金屬薄膜加以蝕刻，獲得精細的導(dǎo)體圖案(例如導(dǎo)體寬度40μm，線距40μm等)，由此也就可以獲得具有較大電抗的陶瓷迭層芯片型電感器。
不過，利用上述復(fù)印技術(shù)要想以精密的圖案精度獲得較厚的(例如10μm以上的)復(fù)印用金屬膜是很困難的。
其原因是采用上述濕式電鍍的復(fù)印技術(shù)，既然是利用蝕刻法處理幾乎整面金屬層來除去多余金屬層的工藝，因此金屬層的厚度較厚的話，越厚精細導(dǎo)體圖案的形成就越困難。
而且，所需的金屬圖案是留在抗蝕劑下面的，因而把金屬圖案復(fù)印至被復(fù)印體之前，必然需要除去抗蝕劑，但剝離蝕刻用的抗蝕劑時，也有抗蝕劑與金屬圖案一起剝離的情況。這種現(xiàn)象也是金屬層厚度越厚越容易發(fā)生。可以推論，這是因為金屬層厚度越是厚，蝕刻所需時間越是長，這是金屬薄膜層遭到蝕刻劑的侵蝕而造成的。
因而，即使采用這種技術(shù)，也無法完全解決降低導(dǎo)體電阻值這個問題。
為了解決上述問題，本發(fā)明的迭層型陶瓷芯片電感器是一種使磁性體層或絕緣體層與導(dǎo)體層交替地多層迭層，通過在各導(dǎo)體層之間的電氣連接，構(gòu)成線圈狀導(dǎo)體線路的迭層型芯片電感器，在所述導(dǎo)體層中至少有一層是用電鑄法形成圖案的電鍍導(dǎo)體層。
根據(jù)此構(gòu)成，本發(fā)明制造的迭層型陶瓷芯片電感器，其導(dǎo)體圖案是按照采用光致抗蝕劑膜等模具的電鑄法形成的，因而可以實現(xiàn)一種導(dǎo)體圖案，它具有足夠低的導(dǎo)體電阻，同時也具有足夠薄的厚度，以及高精度的圖案線寬。
另一方面，與印刷等所形成的厚膜導(dǎo)體不同，燒結(jié)后導(dǎo)體厚度的收縮較小，因而磁性體層和導(dǎo)體層的脫層也都未發(fā)生。
圖1是本發(fā)明第一實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖2是本發(fā)明第一實施例中迭層型陶瓷芯片電感器制造工序的說明圖。
圖3是本發(fā)明實施例中迭層型陶瓷芯片電感器制造工序的說明圖。
圖4是本發(fā)明實施例中迭層型陶瓷芯片電感器制造工序的說明圖。
圖5是本發(fā)明實施例中迭層型陶瓷芯片電感器制造工序的說明圖。
圖6是本發(fā)明各實施例迭層型陶瓷芯片電感器的外觀斜視圖。
圖7是本發(fā)明第二，第五和第六實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖8是本發(fā)明第三實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖9是本發(fā)明第四實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖10是本發(fā)明第五實施例中迭層型陶瓷芯片電感器制造工序的說明圖。
圖11是本發(fā)明第六實施例中迭層型陶瓷芯片電感器制造工序的說明圖。
圖12是本發(fā)明第七實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖13是本發(fā)明第一實施例中迭層型陶瓷芯片電感器構(gòu)造的另一例的部分斜視圖。
圖14是作為本發(fā)明各實施例對比例的迭層型陶瓷芯片電感器制造工序的說明圖。
(實施例1)以下用


本發(fā)明第一實施例。
圖1是本發(fā)明第一實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
以下附圖為方便起見，僅僅示意單個迭層型陶瓷芯片電感器，但實際制造工序是同時在平面上形成多個，迭層后分割為單個的。
圖1中1、3、6是薄頁狀磁性體層。2、5則是形成了所要的圖案的抗蝕劑膜之后，利用靠電鍍形成導(dǎo)體圖案的電鑄法形成，分別復(fù)印至薄頁狀磁性體層1、6上的卷繞線圈狀電鍍導(dǎo)體。4是用以互相連接卷繞線圈狀電鍍導(dǎo)體2、5的通孔。
以下示出如上所述構(gòu)成的迭層型陶瓷芯片電感器的制造方法。
首先用圖2說明基于電鑄法的復(fù)印用卷繞線圈狀電鍍導(dǎo)體2、5的制作法。
如圖2所示，在不銹鋼底板8整個面上進行觸擊銀電鍍，獲得一層厚度在0.1μm以下的銀脫模層9作為具有導(dǎo)電性的脫膜處理層。
這里，觸擊銀電鍍可以采用最為普通的堿氰類銀電鍍浴。作為堿氰類銀電鍍浴的一例，表1中示出電鍍浴的組成。
表1觸擊銀電鍍浴之一例
在表1的銀電鍍浴場合，可以在5～20秒時間內(nèi)得到約0.1μm的銀脫模層9。
可是，銀脫膜層9之所以具有脫模性，據(jù)認為是在與銀缺乏密接性的不銹鋼底板8上觸擊(高速)電鍍銀膜的緣故，所以銀膜當中往往發(fā)生錯位，銀膜無法與不銹鋼底板8牢固地密接。
而且要得到銀脫模層9與不銹鋼底板8更為適當?shù)拿撃Ｐ裕Ｍ麑⒉讳P鋼底板8的表面調(diào)整(粗糙)為表面光潔度(Ra)在約0.05μm～1μm范圍內(nèi)。
使表面粗糙的方法可以采用酸處理和噴砂處理等。
表面光潔度(Ra)約為0.05μm以下時，銀脫模層9與不銹鋼底板8的密接性不夠，在以后工序當中有時銀脫模層9剝離，而表面光潔度(Ra)約1μm以上時，銀脫模層9和不銹鋼底板8的密接性過于牢固，有時無法將銀脫膜層9良好地復(fù)印到磁性體層上，或是造成電鍍抗蝕劑膜圖案11的解象度下降。
另一方面，適當粗糙不銹鋼底板8的表面具有提高下面工序形成的電鍍抗蝕劑圖案11密接性的效果，并有在電鍍抗蝕劑圖案11的剝離工序中提高防止銀脫模層9脫模的輔助作用。
另外，銀脫模層9還可以利用銀鏡反應(yīng)來形成。
此外，金屬底板也可以采用除不銹鋼以外的材料進行脫模處理，使之具有導(dǎo)電性。表2中例舉出主要的可用材料及其脫模處理方法。
表2可用作金屬底板的金屬材料表
此外，除了金屬底板以外，在層疊有銅箔的印刷板或小膠片等上面使之帶有導(dǎo)電性后，也可以由此取得相同效果，但金屬板則不必附加導(dǎo)電性，故而較為有效。
尤其是不銹鋼板，化學(xué)性穩(wěn)定，而且表面有鉻系氧化膜，脫模性也很好，可能是最容易使用的。
象這樣形成角脫膜層9之后，再在銀脫模層9上層疊干式薄膜抗蝕劑層，預(yù)先制備干燥后，利用可形成寬度70μm約2.5匝的卷繞線圈狀導(dǎo)體的光掩模，在2.0×1.25mm2大小的平面內(nèi)曝光和顯像，形成厚度T＝55μm的電鍍抗蝕劑圖案11。
就光致抗蝕劑而言，可以利用各種電鍍抗蝕劑(液狀，糊漿狀，干式薄膜)。至于干式薄膜，抗蝕劑層厚度一定，可以以比較高的精度控制導(dǎo)體膜的厚度，但從抗蝕劑感度大小來看，最好采用導(dǎo)體圖案精確寬度在50μm以上的用于形成圖案。
采用液狀光致抗蝕劑時，也可以獲得導(dǎo)體圖案達數(shù)微米寬的精度。
采用最普通的糊漿狀光致抗蝕劑時，可以獲得40μm的導(dǎo)體寬度和30—40μm厚度的導(dǎo)體圖案。
這時，可以較容易地在例如2.0×1.25mm2大小的平面內(nèi)形成5匝卷繞導(dǎo)體圖案，以及在1.6×0.8mm2大小的平面內(nèi)形成3匝圈數(shù)的導(dǎo)體圖案。
此外，抗蝕劑膜的涂層方法還可以根據(jù)各種抗蝕劑的特性選擇印刷、旋涂、滾涂、浸涂、疊層等方法。
曝光則采用平行光的UV(紫外線)曝光器進行，曝光時間、光量等條件以符合各種抗蝕劑特性為好。
顯像則采用各種抗蝕劑專用顯像液為好。
根據(jù)需要還可以在顯像之后再進行UV光的再曝光和二次成熟工藝，以提高抗蝕劑膜的耐藥性。
接著，在形成電鍍抗蝕劑的圖案11之后，浸漬于銀的電鍍浴中，形成所需厚度t的復(fù)印用銀導(dǎo)體圖案10。本實施例中形成的t約等于50μm。
本工序最應(yīng)注意的是不要采用一般堿性的銀電鍍浴。
這是因為，采用堿浴時，就會起到電鍍抗蝕劑膜的剝離液的作用，而破壞在前面工序中圖形制作出的電鍍抗蝕劑圖案11。
因而需要采用弱堿性(中性)或酸性的銀電鍍浴。弱堿性(中性)的電鍍浴可以采用如表3所示的。
表3一例弱堿性(中性)銀電鍍浴
ph調(diào)整用氨和檸檬酸進行，pH超過8.5，大部分電鍍抗蝕劑層將剝離。
因而希望將pH至少設(shè)定為8.5以下。其他酸性電鍍浴可以采用表4示出的。
表4一例酸性銀電鍍浴
這樣示出的銀電鍍浴由于是酸性的，因而未發(fā)現(xiàn)電鍍抗蝕劑層的剝離。另外還可以添加表面活性劑(甲基—咪唑—硫趕，糠醛，精制油等)，增加銀的光澤，使表面更為平滑。
本實施例中采用的是表3中示出的弱堿性(中性)浴。pH設(shè)定為7.3。
但電鍍處理的電流密度確定為1A/dm2。
這是因為，為高速進行電鍍而加大電流密度的話，有時會導(dǎo)致銀導(dǎo)體圖案10錯位較大，在復(fù)印圖案之前銀膜剝離。
另外，本實施例中獲得厚度約50μm的銀導(dǎo)體圖案10需要約260分鐘的電鍍時間。
可是，銀脫模層9是在觸擊銀電鍍浴(堿性)中形成的，但也可以在如上所示的弱堿性(中性)或酸性浴中，僅僅是最初的數(shù)分鐘時間加大電流密度，加大銀膜的錯位，從而給不銹鋼底板8的界面附近的銀膜帶來脫模性。
這時就變成圖3所示的結(jié)構(gòu)，不必特意設(shè)置銀脫模層9。
接下來將電鍍抗蝕劑圖案11剝離，便得到圖4所示的構(gòu)造。
電鍍抗蝕劑圖案11的剝離液也可以采用電鍍抗蝕劑膜專用的剝離液，但通常浸漬于約5％的NaOH溶液(液溫約40℃)的話，可以在1分鐘左右將它剝離。
電鍍抗蝕劑圖案11剝離完成之后，用稀硝酸(％)軟蝕刻約0.1μm的銀脫模層9(蝕刻時間為幾秒)，由此在不銹鋼底板上獲得如圖5所示單獨的卷繞線圈狀銀導(dǎo)體圖案10。這種銀導(dǎo)體圖案10就是作為圖1所示的約2.5匝的卷繞線圈狀電鍍導(dǎo)體2、5的導(dǎo)體圖案。
銀脫模層9的軟蝕刻劑除了前述稀硝酸以外，還可以采用無水鉻酸的硫酸浴，和氯化亞鐵的鹽酸浴。
另外，蝕刻時間設(shè)為僅僅幾秒的軟蝕劑時間，所以位于卷繞線圈狀電鍍導(dǎo)體圖案下面的銀脫模層盡管被蝕劑，但卷繞線圈狀電鍍導(dǎo)體圖案未見剝離。
接下來敘述薄頁狀磁性體層1、3、6的形成方法。
首先，將丁縮醛、丙烯酸、乙基纖維素等樹脂深解于異丙醇、丁醇之類低沸點乙醇，或甲苯、二甲苯之類溶劑，與酞酸二丁酯等的塑化劑中得到載體，將此載體與與Ni·Zn·Gu系的鐵氧體粉末(平均粒徑0.5—2.0μm)混合形成糊漿(料漿)，再由刮刀刮板法將它形成在小膠片上，以80—100℃的溫度干燥，直到稍許留有粘接性為止。
各薄頁狀磁性體層1、3、6的厚度是頁狀磁性體層1、6形成為厚度是0.3—0.5mm，而頁狀磁性體層3則形成為厚度是20—100μm，然后通過沖孔，形成0.15—0.3mm矩形大小的通孔4。
接下來說明各卷繞線圈狀電鍍導(dǎo)體2、5與各薄頁狀磁性體層1、3、6的迭層復(fù)印工序。
首先，將已經(jīng)做成的卷繞線圈狀電鍍導(dǎo)體2擠壓在小膠片上形成的薄頁狀磁性體層1上進行復(fù)印(根據(jù)需要，還可以加壓加熱)?；蛘?，一旦薄頁狀磁性體層1從小膠片脫模，就將卷繞線圈狀導(dǎo)體2擠壓在薄頁狀磁性體層1有粘性的塑化劑的一面(與小膠片相接的那面)進行復(fù)印也行。
這時卷繞線圈狀電鍍導(dǎo)體2同不銹鋼底板8具有適宜的脫模性，另一方面對于薄頁狀磁性體層1則有適宜的粘性，因而，將薄紙狀磁性體層1從不銹鋼底板8剝拉來下，卷繞線圈狀導(dǎo)體2就可以容易地復(fù)印在薄頁狀磁性體層1上。
此時，薄頁狀磁性體層1的抗張強度不足時還可以在薄頁狀磁性體層1上張貼粘性薄頁，來彌補薄頁狀磁性體層的強度不足。
接著通過相同過程，將卷繞線圈狀電鍍導(dǎo)體5復(fù)印到薄頁狀磁性體層6上。
再在這樣得到的兩個復(fù)印有卷繞線圈狀電鍍導(dǎo)體2、5的薄頁狀磁性體1、6之間，配置薄頁狀磁性體層3，通過通孔4，使兩個卷繞線圈狀電鍍導(dǎo)體2、5互相連接，進行迭層，并通過加熱(60—120℃)和加壓(20—100Kg/cm2)，使層間的接合十分完善。
但兩個卷繞線圈狀導(dǎo)體2、5的電氣連接通過厚膜導(dǎo)體通?？梢垣@得更加好的電阻性連接，因而如圖13所示，最好是在薄頁狀磁性體層3的通孔4上預(yù)先印刷充填印刷厚膜導(dǎo)體7。
以上制造過程中，為了提高制造效率，而要同時得到多個迭層型陶瓷芯片電感器，一般是在一片薄層上形成多個導(dǎo)體圖案。因而在將薄層切斷成各單片之后，再以850°～950℃溫度燒制1—2小時。
最后，切斷的單片上的相對的外片部可以與內(nèi)部卷繞線圈狀電鍍導(dǎo)體電氣連接，形成銀合金系的引出電極，通過以600—850℃的溫度使之燒結(jié)，形成圖6所示的外部電極12。此外，根據(jù)需要還可以在外部電極12上施以Ni、焊錫等的電鍍。
通過這種制造過程，得到的是外形為2.0×1.25mm、厚度為0.8mm的迭層型陶瓷芯片電感器。內(nèi)部導(dǎo)體是兩層2.5匝卷繞線圈狀電鍍導(dǎo)體2和5的構(gòu)造，一共有5匝卷繞線圈狀電鍍導(dǎo)體線路，因而頻率為100MHz時的阻抗值可以達到約700Ω。
直流電阻值由于Ag導(dǎo)體厚度約為50μm，因而可以做得極小，約達0.12Ω。
另外，按本實施例，將迭層型陶瓷芯片電感器切斷并觀察，在銀導(dǎo)體與磁性體層的界面處未見有特別是間隙之類的缺陷存在。
這是因為，按本發(fā)明用電鑄法所形成的卷繞線圈狀導(dǎo)體不同于由厚膜導(dǎo)體制成的情況，燒制所引起的收縮幾乎沒有，因而在Ag導(dǎo)體周圍致密地燒結(jié)有磁性體。
(實施例2)以下用

本發(fā)明第二實施例。
圖7中，13、18是薄頁狀磁性體層，15是形成有通孔16的薄頁狀磁性體層。14是電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體，17是形成有通孔16的薄頁狀磁性體層上印刷的厚膜導(dǎo)體。電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體14與印刷的厚膜導(dǎo)體17通過通孔16互相連接。
以下說明如上所述構(gòu)成的迭層型陶瓷芯片電感器的制造方法。
首先一開始復(fù)印用卷繞線圈狀電鍍導(dǎo)體14的制作可以由與實施例1相同的電鑄法進行。
實施例中，通過寬度約40μm，厚度35μm的圖案劃線制作，在1.6×0.8mm2大小的平面內(nèi)可獲得約3.5匝圖案。
另外，所采用的抗蝕劑是可以印刷、高感度的糊漿狀抗蝕劑。
接下來說明薄頁狀磁性體層13、15、18的制作方法。
將丁縮醛、丙烯酸、乙基纖維素等樹脂溶解于萜品醇等高沸點溶劑和酞酸二丁酯等塑化劑得到載體，再將該載體與Ni·Zn·Cu系鐵氧體粉末(平均粒徑0.5—2.0μm)混和成為糊漿狀鐵氧體，接著利用金屬掩模在小膠片上印刷形成。然后，以80—100℃溫度加以干燥(根據(jù)需要重復(fù)進行多次印刷和干燥)，得到厚度為0.3—0.5mm的薄頁狀磁性體層13、18。
或者，除上述方法之外還可以對多張印刷干燥成為50—100μm厚度的薄頁狀磁性體層進行迭層，來獲得各個薄頁狀磁性體層13、18。
另外，薄頁狀磁性體層15則再通過絲網(wǎng)印刷在小膠片上形成有通孔16的圖案，厚度調(diào)整為40—100μm。
接下來，首先將已經(jīng)做成的卷繞線圈狀電鍍導(dǎo)體14擠壓在小膠片上形成的薄頁狀磁性體層13上進行復(fù)印。加壓條件和加熱條件最好是在20—100Kg/cm2和60—120℃范圍內(nèi)選擇。
這時卷繞線圈狀電鍍導(dǎo)體14與不銹鋼底板具有適宜的膜模性，而且對于薄頁狀磁性體層13具有適宜的粘性。而且卷繞線圈狀電鍍導(dǎo)體14由于圖案寬度為40μm，比較窄，因而多多少少還有壓入薄頁狀磁性體層13的效果，所以卷繞線圈狀電鍍導(dǎo)體14容易復(fù)印到薄頁狀磁性體層13上。
另外，與實施例1相同，也可以將卷繞線圈狀電鍍導(dǎo)體14擠壓在薄頁狀磁性體層13涂有塑化劑的一面進行復(fù)印。
接著在具有通孔16的薄頁狀磁性體層15上印刷厚膜導(dǎo)體17。
接下來再將這樣得到的復(fù)印有卷繞線圈狀電鍍導(dǎo)體14的薄頁狀磁性體層與印刷有厚膜導(dǎo)體17的薄頁狀磁性體層15重疊，通過通孔16使卷繞線圈狀電鍍導(dǎo)體14與厚膜導(dǎo)體17互相連接進行迭層，再在其上部迭加薄頁狀磁性體層18，進行加熱和加壓，做成一體化迭層構(gòu)造。
以上制造過程中，為提高制造效率，要同時獲得多個迭層型陶瓷芯片電感器，所以在一張薄層中形成多個導(dǎo)體圖案。因而，在將薄層分割成各個單片之后再以850—950℃溫度燒制1—2小時。
最終切斷的單片的相對兩端與內(nèi)部卷繞線圈狀導(dǎo)體連接，形成引出電極，通過600—850℃溫度的燒結(jié)，形成圖6所示的外部電極12。再根據(jù)需要，在外部電12上施行Ni、焊錫等的電鍍。
通過這種工藝，獲得了外形為1.6×0.8mm2、厚度為0.8mm的迭層型陶瓷芯片電感器。內(nèi)部導(dǎo)體為3.5匝卷繞線圈狀電鍍導(dǎo)體14和通過通孔作連接的直線狀厚膜導(dǎo)體17的兩層構(gòu)造，共計有3.5匝卷繞線圈狀導(dǎo)體線路，因而在100MHz的頻率時，其阻抗可以達到約300Ω。
直流電阻值由于Ag導(dǎo)體厚度約為35μm，故可以達到約0.19g/Ω。
另外，本實施例中，是僅僅由復(fù)印的卷繞線圈狀電鍍導(dǎo)體14和厚膜導(dǎo)體17這樣兩個導(dǎo)體組成的，但根據(jù)需要交替地連接多個復(fù)印卷繞線圈狀電鍍導(dǎo)體14和多個厚膜導(dǎo)體17也行。
而且，通過如本實施例那樣組合厚膜導(dǎo)體和卷繞線圈狀電鍍導(dǎo)體進行連接，與卷繞線圈狀電鍍導(dǎo)體互相連接的情況相比，更加增強連接可靠性。
這是因為厚膜導(dǎo)體迭層時容易變形，因而可以推論這是在與卷繞線圈狀電鍍導(dǎo)體密接性較好的狀態(tài)下燒結(jié)的緣故。
(實施例3)以下用

本發(fā)明第三實施例。
圖8是示意本發(fā)明第三實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖8中，19、24是薄頁狀磁性體層，21是具有通孔22的薄頁狀磁性體層。20、23是電鑄法形成的復(fù)印用的卷繞線圈狀電鍍導(dǎo)體。25是用以充填薄頁狀磁性體層21上形成的通孔22的印刷好的厚膜導(dǎo)體。電鑄法形成的復(fù)印用的卷繞線圈狀電鍍導(dǎo)體20、23和印刷好的厚膜導(dǎo)體25通過通孔22互相連接。
以下說明如上所述構(gòu)成的迭層型陶瓷芯片電感器的制造方法。
首先一開始，按電鑄法進行的復(fù)印卷繞線圈狀電鍍導(dǎo)體20、23的制作可以按照與實施例1相同的電鑄法進行。
本實施例中是通過在1.6×0.8mm2大小的平面內(nèi)進行寬度約為40μm、厚度35μm的圖案劃線，獲得約3.5匝復(fù)印卷繞線圈狀電鍍導(dǎo)體20，2.5匝復(fù)印卷繞線圈狀電鍍導(dǎo)體23。
另外，所使用的抗蝕劑是可以印刷的高感度的糊漿狀抗蝕劑。
接下來說明薄頁狀磁性體層19、21、24的形成方法。
將丁縮醛、丙烯酸、乙基纖維素等樹脂溶解于萜品醇等高沸點溶劑和酞酸二丁酯等塑化劑中得到載體，再將該載體與Ni·Zn·Cu系的鐵氧體粉末(平均粒徑0.5—2.0μm)混和成為糊漿狀鐵氧體，接著采用金屬掩模印刷該糊漿狀鐵氧體，形成在小膠片上，以80°～100℃溫度加以干燥，直到外于留有少許粘性的狀態(tài)，得到一種厚度形成為0.3—0.5mm的薄頁狀磁性體19、24。薄頁狀磁芯體層21通過絲網(wǎng)印刷在小膠片上，形成為具有通孔22的圖案，厚度則調(diào)整為40—100μm。
接著印刷厚膜導(dǎo)體25，使通孔22中充填厚膜導(dǎo)體。
接下來，將已經(jīng)做成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體20擠壓在小膠片上所形成的薄頁狀磁性體層19上進行復(fù)印(根據(jù)需要加壓加熱)。
同樣，復(fù)印用卷繞線圈狀電鍍導(dǎo)體23也復(fù)印到薄頁狀磁性體層24上。
這時，代之于薄頁狀磁性體層24，復(fù)印到薄頁狀磁性體層21上也行。
接著，再在這樣得到的復(fù)印有卷繞線圈狀電鍍導(dǎo)體20的薄頁狀磁性體層19和得印有卷繞線圈狀電鍍導(dǎo)體23的薄頁狀磁性體層24之間，配置具有通孔22的薄頁狀磁性體層24之間，配置具有通孔22的薄頁狀磁性體層21，通過充填于通孔22的厚膜導(dǎo)體25，使復(fù)印用卷繞線圈狀電鍍導(dǎo)體20和23互相連接、迭層、加熱加壓形成一體化迭層構(gòu)造。
以上制造工藝當中，為提高制造效率，為同時獲得多個迭層型陶瓷芯片電感器，一般是在一張薄頁上形成多個導(dǎo)體圖案。因而，在將薄頁切斷為各個單片之后以850—1000℃溫度燒制1—2小時。
最后，形成引出電極以便切斷的單片的相對兩端與內(nèi)部卷繞線圈狀導(dǎo)體連接，通過600—850℃溫度的燒結(jié)，形成圖6所示的外部電極12。此外，根據(jù)需要還在外部電極12上進行Ni、焊錫等的電鍍。
通過這種工藝，獲得外形1.6×0.8mm2、厚度0.8mm的迭層型陶瓷芯片電感器。內(nèi)部導(dǎo)體呈導(dǎo)體寬度約40μm、約3.5匝的卷繞線圈狀電鍍導(dǎo)體20，和通過通孔連接的約2.5匝的卷繞線圈狀電鍍導(dǎo)體23的兩層構(gòu)造，共計有6匝卷繞線圈狀導(dǎo)體線路，100MHz時阻抗可達到約1000Ω。
直流電阻值由于卷繞線圈狀電鍍導(dǎo)體厚度約35μm，故而可做到約0.32Ω。
(實施例4)以下用

本發(fā)明第四實施例。
圖9所示是本發(fā)明第四實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖9中，26、31是薄頁狀磁性體層，28是具有通孔29的薄頁狀磁性體層，27、30是電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體。
電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體27、30通過通孔29互相連接。
如上所述構(gòu)成的迭層型陶瓷芯片電感器制造方法與實施例1相同，故而省略。
按照本實施例，獲得的是外形為2.0×1.25mm2、厚度為0.8mm的迭層型陶瓷芯片電感器。內(nèi)部導(dǎo)體的導(dǎo)體寬度約為40μm、約5.5匝卷繞線圈狀電鍍導(dǎo)體27和通過通孔29連接的約2.5匝卷繞線圈狀電鍍導(dǎo)體30的兩層構(gòu)造，共計有8匝卷繞線圈狀導(dǎo)體線路，因而100MHz頻率時的阻抗可以達到約1400Ω。
直流電阻值由于卷繞線圈電鍍導(dǎo)體厚度約為35μm，所以可以做到約0.47Ω。
(實施例5)以下用

本發(fā)明第五實施例。
本實施例的迭層型陶瓷芯片電感器具有與實施例2相同的構(gòu)造，故采用圖7進行說明。
圖7中，13、18是薄頁狀磁性體層，15是具有通孔16的薄頁狀磁性體層，14是電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體，17是印刷在具有通孔16的薄頁狀磁性體層上的厚膜導(dǎo)體，電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體14和所印刷的厚膜導(dǎo)體17通過通孔16互相連接。
以下說明如上所述構(gòu)成的迭層型陶瓷芯片電感器的制造方法。
首先，與實施例2相同，在1.6×0.8mm2大小的平面內(nèi)進行寬度約為40μm、厚度35μm的圖案劃線，可獲得約3.5匝圖案的復(fù)印用卷繞線圈狀電鍍導(dǎo)體14。
接下來用圖10說明薄頁狀磁性體層13的形成方法。
將丁縮醛、丙烯酸、乙基纖維素等的樹脂溶解于萜品醇等高沸點溶劑和酞酸二丁酯等塑化劑中得到載體，再將該載體與Ni·Zn·Cu系鐵氧體粉末(平均粒徑0.5—0.2μm)混合成為糊漿狀鐵氧體，接著采用金屬掩模印刷在形成了銀導(dǎo)體圖案34的不銹鋼底板32上，以80—100℃溫度加以干燥(根據(jù)需要，重復(fù)進行印刷干燥)，使形成厚度達0.3—0.5mm等。
接著從該薄頁狀磁性體層33的上層粘接熱脫模性薄層35(根據(jù)需要，加熱加壓也行)，將銀導(dǎo)體圖案34和薄頁狀磁性體層33連同該熱脫模薄層35一起同時從不銹鋼底板32上脫模。
這樣，就可以獲得在薄頁狀磁性體層13上形成有卷繞線圈狀電鍍導(dǎo)體14的未燒結(jié)薄層。
而且，根據(jù)需要，在印刷形成薄頁狀磁性體層33之前，還可以在形成有銀導(dǎo)體圖案34的不銹鋼底板32上設(shè)置實施例1中如圖2所示的Ag脫模層9。
采用這種銀脫模層，可以使薄頁狀磁性體層33和不銹鋼底板32的脫模性更加好。另外，Ag脫模層是浸漬涂覆液態(tài)氟元素系耦合劑(金屬(代)癸基三乙氧硅烷等)，以200℃溫度干燥形成的。脫模層厚度0.1μm為宜。
另一方面，薄頁狀磁性體層15是通過絲網(wǎng)印刷在小膠片上形成為具有通孔16的圖案的。厚度調(diào)整為40—100μm，再將該薄層迭在卷繞線圈狀電鍍導(dǎo)體14上進行迭層。
迭層時，加壓條件最好在20—100Kg/cm2范圍內(nèi)選擇，加熱條件在80—120℃范圍內(nèi)選擇。
本實施例中，卷繞線圈狀電鍍導(dǎo)體14侵入薄紙狀磁性體層13，凹凸較少，所以薄頁狀磁性體層15容易復(fù)印到薄頁狀磁性體層13上。
接下來在薄頁狀磁性體層15上印刷厚膜層體17，以便通過通孔16與卷繞線圈狀電鍍導(dǎo)體層14連接。
再在其上部迭加薄頁狀磁性體層18，進行加熱加壓形成一體化迭層構(gòu)造。這時直接印刷迭加一層薄頁狀磁性體層18也行。
余下的工序(未燒結(jié)薄層的切斷、燒制、端面電極的形成等)均與實施例2完全相同。
而且本實施例的迭層型陶瓷芯片電感器的電氣特性也與實施例2等效。
(實施例6)
以下用

本發(fā)明第六實施例。
本實施例與實施例2和5具有相同構(gòu)造，采用圖7和圖11進行說明。
圖7中，13、18是薄頁狀磁性體層，15是具有通孔16的薄頁狀磁性體層。14是電鑄法形成的復(fù)印卷繞線圈狀電鍍導(dǎo)體，17是印刷在具有通孔16的薄頁狀磁性體層上的厚膜導(dǎo)體。電鑄法形成的復(fù)印用卷繞線圈狀電鍍導(dǎo)體14和印刷的厚度膜導(dǎo)體17通過通孔16互相連接。
如上所述構(gòu)成的迭層型陶瓷芯片電感器制造方法，以下用圖11說明在薄頁狀磁性體層13上復(fù)印復(fù)印用卷繞線圈狀電鍍導(dǎo)體14的工序。
與實施例2相同，在1.6×0.8mm2大小的平面內(nèi)通過寬度約為40μm、厚度35μm的圖案劃線，在不銹鋼底板36上可獲得約3.5匝的Ag導(dǎo)體圖案38(與復(fù)印用卷繞線圈狀電鍍導(dǎo)體14一致)。Ag電鍍導(dǎo)體圖案38和不銹鋼底板36之間形成有導(dǎo)電性的Ag脫模層(觸擊銀電鍍層)37(圖11(a))。
接著，通過從Ag導(dǎo)體圖案38上部加熱發(fā)泡，貼上具有從不銹鋼底板36熱脫膜性的發(fā)泡薄層39(根據(jù)需要，加熱加壓也行)(圖11(b))。
發(fā)泡薄層39粘力強，將發(fā)泡紙39從不銹鋼底板36拉剝下來時，銀導(dǎo)體圖案38和Ag脫膜層37使復(fù)印到發(fā)泡薄層39上(圖11(c))。
將預(yù)先通過印刷等技術(shù)形成于小膠片等的薄頁狀磁性體層40(厚度為50μm-500μm)迭加在復(fù)印至發(fā)泡薄層39上的Ag導(dǎo)體圖案38上的Ag脫模層37的上部。這時，薄頁狀磁性體層40迭層為其塑化劑的一面與Ag脫模層37相接，重復(fù)迭層直到薄頁狀磁性體層40的總厚度為0.3—0.5mm(圖11(d))。
當然，根據(jù)需要在迭層時以適當條件進行加壓和加熱也行。
接下來，對所述薄頁狀磁性體層40、Ag導(dǎo)體圖案38、Ag脫模層37、發(fā)泡紙39所組成的整體以120℃加熱10分鐘，使發(fā)泡薄層39發(fā)泡脫模，從而可以獲得Ag導(dǎo)體圖案38(相當于圖7的卷繞線圈狀電鍍導(dǎo)體14)和一體化的薄頁狀磁性體層40(相當于圖7的薄頁狀磁性體層13)(圖11(e))。
接下來，如圖7所示采用迭層或印刷技術(shù)在卷繞線圈狀電鍍導(dǎo)體14上形成具有通孔16的薄頁狀磁性體層15，再在薄頁狀磁性體層15上迭層或印刷厚膜導(dǎo)體17，以便通過通孔16與卷繞線圈狀電鍍導(dǎo)體層14連接。
接著再在其上部迭加薄頁狀磁性體層18，并加熱加壓形成為一體化迭層構(gòu)造。這時，薄頁狀磁性體層18直接印刷迭層也行。
余下的工序(未燒結(jié)層的切斷、燒制、端面電極的形成等)均與實施例2完全相同。
而且，本實施例的迭層型陶瓷芯片電感器的電氣特性也與實施例2等效。
(實施例7)以下就本發(fā)明應(yīng)用例用

第七實施例。
圖12是示意本發(fā)明第七實施例中迭層型陶瓷芯片電感器構(gòu)造的分解斜視圖。
圖12中，41、43是薄頁狀磁性體層，42是電鑄法形成的復(fù)印用蛇行型線圈電鍍導(dǎo)體。
電鑄法形成的復(fù)印蛇行型線圈電鍍導(dǎo)體42配置成可引出至迭層型陶瓷芯片電感器的兩端。
如上所述構(gòu)成的迭層型陶瓷芯片電感器制造方法與實施例1相同，故而省略。
按照本實施例得到的是外形2.0×1.25mm2、厚度0.8mm的迭層型陶瓷芯片電感器。內(nèi)部導(dǎo)體是導(dǎo)體寬度約為50μm，蛇行線圈狀電鍍導(dǎo)體具有在磁性體層的縱向貫通的構(gòu)造，100MHz時的阻抗可以獲得約120Ω。
直流電阻值由于蛇行型線圈電鍍導(dǎo)體42的厚度約為35μm，因而可以做到約0.08Ω。
本實施例采用的是蛇行的線圈狀電鍍導(dǎo)體，但也可以采用直線狀電鍍導(dǎo)體圖案。
以上7個實施例中，復(fù)印用的各卷繞式或蛇行式線圈電鍍導(dǎo)體全部采用銀，但若考慮價格因素、固有電阻值和耐酸性，也可以適當采用Au、Pt、Pd、Cu、Ni等及其合金。
此外，迭層體全部例舉的是Ni·Zn·Cu系磁性體所組成的例子，但不用說，采用其他Ni·Zn系、Mn·Zn系等磁性體和各種低介電常數(shù)的絕緣材料等，也可以形成具有空心線圈特性的迭層型陶瓷芯片電感器。
(對比例)以下采用

相對于上述各實施例的對比例。
圖14是示出上述對比例迭層型陶瓷芯片電感器制造方法的斜視圖。
圖14中，101、111是薄頁狀磁性體層，102、104、106、108、110是形成約半匝卷繞線圈狀導(dǎo)體用的厚膜導(dǎo)體層。
103、105、107、109是薄頁狀磁性體層，起到使前述約半匝厚膜導(dǎo)體迭層的絕緣層作用，并且配置迭層時，使只有半匝導(dǎo)體層的緣端部露出導(dǎo)體。
以下說明如上構(gòu)成的迭層型陶瓷芯片電感器的制造方法。
首先一開始，如圖14(a)所示，將鐵氧體糊漿印刷為矩形，得到薄層101。接著在薄層101上印刷約1/2匝導(dǎo)電糊漿，形成導(dǎo)體線路102(圖14(b))。
再印刷鐵氧體糊漿形成薄層103，使得導(dǎo)體線路102的一部分遮住(圖14(c))。
接著印刷Ag導(dǎo)電糊漿，形成約1/2匝厚膜導(dǎo)體層104，以便與異體線路102端部連接(圖14(d))。
以下相同，如圖14(e)—(k)所示，通過印刷迭層，高溫燒結(jié)，獲得的陶瓷迭層構(gòu)造共計有2.5匝卷繞線圈狀導(dǎo)體線路。
本對比例中，在1.6×0.8mm大小的平面內(nèi)通過寬度約150μm、印刷干燥厚度為12μm的圖案劃線獲得導(dǎo)體圖案。
內(nèi)部導(dǎo)體有2.5匝的卷繞線圈狀導(dǎo)體，因而100MHz時的阻抗可以獲得約150Ω。
燒結(jié)后的卷繞線圈狀導(dǎo)體厚度約為8μm，直流電阻值約為0.16Ω。
本對比例是一共11層的迭層構(gòu)造，卷繞線圈狀導(dǎo)體只得到2.5匝，因此按迭層數(shù)平均來說，阻抗較小，而導(dǎo)體電阻值相對于阻抗值又太大。
此外，工序煩瑣，各導(dǎo)體層之間的連接可靠性不夠好。
雖然本對比例中，也可以通過復(fù)印本實施例電鑄法形成的電鍍導(dǎo)體圖案，來形成各厚膜導(dǎo)體層，降低導(dǎo)體電阻值，但無法期望有降低迭層數(shù)、增加阻抗值這類效果。
綜上所述，根據(jù)本發(fā)明迭層型陶瓷芯片電感器及其制造方法，是采用電鑄(電鍍メッキ)技術(shù)形成線圈狀導(dǎo)體線路的，可隨光致抗蝕劑的解像度高精度地獲得數(shù)微米以上的圖案寬度，因而可以在微小的芯片元件區(qū)域內(nèi)，比用印刷技術(shù)形成導(dǎo)體的情況獲得匝數(shù)更多的線圈狀導(dǎo)體線路。
因而，迭層數(shù)即使低，也可以獲得大的阻抗值。
此外導(dǎo)體膜厚隨光致抗蝕劑膜厚和電鍍條件可以實現(xiàn)亞微米至幾十微米，或隨條件實現(xiàn)幾微米厚度，因而可以容易地控制導(dǎo)體電阻值，通過使膜厚加厚，即便是微細圖案，也可以降低導(dǎo)電阻值。
另一方面，與只用厚膜導(dǎo)體形成線圈圖案的情況不同，燒制以前就獲得致密膜，因而燒制后導(dǎo)體厚度的收縮減小，也完全沒有磁性體層和導(dǎo)體層脫層現(xiàn)象發(fā)生。
而且，正是由于導(dǎo)體的圖案精度、導(dǎo)體的致密性，制成品在特性方面的可靠性也很高。
綜上所述，按照本發(fā)明迭層型陶瓷芯片電感器及其制造方法，可以獲得能夠同時實現(xiàn)高阻抗和低導(dǎo)體電阻這種優(yōu)異效果。
權(quán)利要求
1.一種迭層型陶瓷芯片電感器，通過交替使多層磁性體層或絕緣體層與導(dǎo)體層迭層，在各導(dǎo)體層間進行電氣連接，構(gòu)成線圈狀導(dǎo)體線路，其特征在于，所述導(dǎo)體層至少一層是用電鑄法形成圖案的電鍍導(dǎo)體層。
2.如權(quán)利要求1所述的迭層型陶瓷芯片電感器，其特征在于，與電鍍導(dǎo)體層連接的導(dǎo)體至少一個是印刷形成的厚膜導(dǎo)體。
3.一種迭層型陶瓷芯片電感器，通過交替地使多層磁性體層或絕緣層與導(dǎo)體層迭層，在各導(dǎo)體層間進行電氣連接，構(gòu)成線圈狀導(dǎo)體線路，其特征在于，所述迭層型芯片電感器具有夾于磁性體層或絕緣體層之間形成的直線狀或蛇形狀導(dǎo)體層，這些導(dǎo)體層是電鑄法形成圖案的電鍍導(dǎo)體層。
4.一種迭層型陶瓷芯片電感器制造方法，其特征在于具有在具有導(dǎo)電性的底板上用電鑄法形成電鍍導(dǎo)體圖案的工序；將所述電鍍導(dǎo)體圖案復(fù)印至薄頁狀磁性體層或絕緣體層的工序；將多層復(fù)印有所述電鍍導(dǎo)體圖案的薄頁狀磁性體層或絕緣體層迭層，對相鄰各個薄頁狀磁性體層或絕緣體層上的導(dǎo)體圖案之間進行電氣連接，形成迭層體的工序；燒制所述迭層體的工序。
5.一種迭層型陶瓷芯片電感器制造方法，其特征在于具有在具有導(dǎo)電性的底板上用電鑄法形成電鍍導(dǎo)體圖案的工序；將所述電鍍導(dǎo)體圖案復(fù)印至薄頁狀磁性體層或絕緣體層，形成第一薄層的工序；將厚膜導(dǎo)體圖案印刷形成于薄頁狀磁性體層或絕緣體層，形成第二薄層的工序；將多層所述第一薄層和第二薄層交替迭層，對相鄰第一薄層和第二薄層上的電鍍導(dǎo)體圖案與厚膜導(dǎo)體圖案進行電氣連接，形成迭層體的工序；燒制所述迭層體的工序。
6.一種迭層型陶瓷芯片電感器制造方法，其特征在于具有在具有導(dǎo)電性的底板上用電鑄法形成電鍍導(dǎo)體圖案的工序；將所述電鍍導(dǎo)體圖案復(fù)印至薄頁狀磁性體層或絕緣體層，形成第一薄層的工序；在具有通孔的薄頁狀磁性體層或絕緣體層的前述通孔以及其周圍印刷涂覆形成厚膜導(dǎo)體，形成第二薄層的工序；將第二薄層夾在兩層第一薄層之間使所述第一薄層和第二薄層交替迭層，對相鄰第一薄層與第二薄層上的電鍍導(dǎo)體圖案與厚膜導(dǎo)體進行電氣連接，形成迭層體的工序；燒制所述迭層體的工序。
7.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片電感器制造方法，其特征在于所述制造方法具有在具有導(dǎo)電性的底板上由電鑄法形成的電鍍導(dǎo)體圖案上印刷、干燥磁性體或絕緣體的工序；在所述磁性體或絕緣體上通過加熱發(fā)泡粘接具有脫模性的發(fā)泡薄層的工序；通過將所述底板從所述電鍍導(dǎo)體圖案、磁性體或絕緣體以及發(fā)泡薄層上剝離，形成帶電鍍導(dǎo)體的未燒結(jié)薄層的工序；并且采用該帶電鍍導(dǎo)體的未燒結(jié)薄層形成迭層體。
8.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片電感器制造方法，其特征在于所述制造方法具有在具有導(dǎo)電性的底板上由電鑄法形成的電鍍導(dǎo)體圖案上，通過加熱發(fā)泡粘接具有熱脫模性的發(fā)泡薄層的工序；將所述底板從所述電鍍導(dǎo)體圖案和發(fā)泡薄層上剝離之后，將薄頁狀磁性體或絕緣體復(fù)印至所述電鍍導(dǎo)體圖案上的工序；通過將所述發(fā)泡薄層從電鍍導(dǎo)體圖案上剝離，形成帶電鍍導(dǎo)體的未燒結(jié)薄層的工序，并且采用該帶電鍍導(dǎo)體的未燒結(jié)薄層形成迭層體。
9.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片電感器制造方法，其特征在于電鑄法所采用的方法是在具有導(dǎo)電性的底板上形成與所需的電鍍導(dǎo)體圖案相反圖案的抗蝕劑膜，在所述抗蝕劑膜露出底板的部分形成導(dǎo)體材料，然后再將所述抗蝕劑膜從所述底板上剝離，形成所述電鍍導(dǎo)體圖案。
10.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片制造方法，其特征在于底板是脫模處理為具有導(dǎo)電性的金屬板。
11.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片電感器制造方法，其特征在于具有導(dǎo)電性的底板是不銹鋼底板。
12.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片電感器制造方法，其特征在于，由銀構(gòu)成電鍍導(dǎo)體圖案，該銀電鍍導(dǎo)體圖案由pH在8.5以下的銀電鍍浴形成。
13.如權(quán)利要求4或5或6所述的迭層型陶瓷芯片電感器制造方法，其特征在于形成電鍍導(dǎo)體圖案的底板其表面光潔度Ra為0.05μm～1μm。
全文摘要
迭層型陶瓷芯片電感器隨著噪聲抑制器件等數(shù)字機器的小型化和薄型化，被廣泛地用于高密度分立電路。本發(fā)明目的在于使高阻抗和低電阻相互獨立，并通過較少的迭層來達到高可靠性和低成本。將電鑄法形成的卷繞線圈狀電鍍導(dǎo)體2、5分別復(fù)印至薄頁狀磁性體層1、6，通過設(shè)于薄頁狀磁性體層3的通孔4連接卷繞線圈狀電鍍導(dǎo)體2和5，由此可以同時實現(xiàn)低迭層、高阻抗和低電阻。
文檔編號H01F17/00GK1127412SQ95115168
公開日1996年7月24日 申請日期1995年9月12日 優(yōu)先權(quán)日1994年9月12日
發(fā)明者瓜生英一, 牧野治, 千葉博伸, 橫田千砂 申請人:松下電器產(chǎn)業(yè)株式會社