專利名稱：高品質(zhì)因數(shù)集成電感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于高頻集成電路的電感器。
集成電路，特別是用于無(wú)線應(yīng)用中的集成電路，趨向于正向高集成度、低電源電壓工作、和實(shí)現(xiàn)用戶希望的低花費(fèi)、小尺寸、長(zhǎng)電池壽命所要求的最小功耗的設(shè)計(jì)發(fā)展。然而，直到現(xiàn)在，現(xiàn)有硅技術(shù)不能提供有效的可集成電感結(jié)構(gòu)。在半導(dǎo)體襯底中的損耗和由于電感導(dǎo)電通路的串聯(lián)電阻引起的損耗(其隨工作頻率的增加而增加)受器件的Q值限制。結(jié)果就限制了設(shè)計(jì)人員在硅集成電路上提供匹配網(wǎng)絡(luò)、無(wú)源濾波、感性負(fù)載和其它基于電感器的技術(shù)的能力。
平面型電感器(如螺旋電感器)是集成電路用的最多的類型。常規(guī)集成電感結(jié)構(gòu)的布圖的例子如

圖1所示。矩形螺旋電感器布圖的關(guān)鍵參數(shù)是矩形的外部尺寸，金屬條(即導(dǎo)電通路)的寬度，金屬條間的間距，和螺旋的圈數(shù)。電感器導(dǎo)電通路的全長(zhǎng)L通過(guò)將各子長(zhǎng)度L1，L2…LN相加得到。工作時(shí)電流流過(guò)螺旋圖形產(chǎn)生的場(chǎng)往往會(huì)使電流流過(guò)里邊或短邊(即電阻最小的路徑)。因此，電流成為所觀察到的隨頻率增加而增加的電阻(下降的Q)的關(guān)鍵因素。
減小頻率增加時(shí)集成電感結(jié)構(gòu)中串聯(lián)電阻的增加已通過(guò)增加導(dǎo)電通路截面積得到實(shí)現(xiàn)。這樣做就增加了金屬化的寬度或厚度，或二者都增加。增加電感器導(dǎo)電通的寬度至一臨界點(diǎn)能改進(jìn)電阻(使電阻最小)。然而，在臨界點(diǎn)以外，隨著寬度的增加，Q值的增加開(kāi)始不穩(wěn)。自此以后，在較高頻率時(shí)電流在通路截面的“限定”部分流動(dòng)。特別是高頻電流往往沿導(dǎo)體截面的外沿流動(dòng)，這叫“趨膚效應(yīng)”。改善相鄰流道或相鄰圈間的磁耦合也可改進(jìn)頻率增加時(shí)的Q值。
本發(fā)明提供一種用于半導(dǎo)體集成電路的電感結(jié)構(gòu)。這里所定義的電感結(jié)構(gòu)表現(xiàn)出常規(guī)集成電感器制造技術(shù)無(wú)法實(shí)現(xiàn)的電感和Q值。
一種形式是，所提供的電感結(jié)構(gòu)可與半導(dǎo)體集成電路相集成。該種電感結(jié)構(gòu)包括一條長(zhǎng)度為L(zhǎng)、深度為D、寬度為W的電連續(xù)的導(dǎo)電通路，其實(shí)際上被做成一導(dǎo)電元件或?qū)щ妿АＴ谒纬傻膶?dǎo)電元件或?qū)щ妿铣练e額外的導(dǎo)電材料以對(duì)部分導(dǎo)體寬度W′將導(dǎo)電材料的深度擴(kuò)展D′。額外的導(dǎo)電材料的位置至關(guān)重要。其位置必須處于電感器導(dǎo)電通路寬度中電流在高頻時(shí)趨向流過(guò)的部分。因此，這樣的位置就限制了串聯(lián)電阻隨頻率的增加。最好是，額外的導(dǎo)電材料遍及導(dǎo)電通路的全長(zhǎng)。
圖1是采用先前技術(shù)的部分螺旋電感器的平面圖；圖2是采用先前技術(shù)的部分電感器的截面圖；圖3A是加了額外導(dǎo)電材料的采用先前技術(shù)的部分電感器的截面圖；圖3B是圖3A的部分平面圖；圖4A是根據(jù)本發(fā)明所述制成的電感器的一部分的截面圖；圖4B是圖4A中電感器的一部分的平面圖。
本發(fā)明的電感結(jié)構(gòu)相對(duì)于工作在相似高頻條件下的常規(guī)設(shè)計(jì)的集成電感結(jié)構(gòu)具有提高的品質(zhì)因數(shù)(Q)和降低的串聯(lián)電阻。這種改善可能是由于在導(dǎo)電通路寬度W的特定點(diǎn)沉積額外的導(dǎo)電材料導(dǎo)致了截面積的增加。增加的材料增加了那里導(dǎo)電材料的深度(因而增加了電流流過(guò)通路的截面積)從而在頻率增加時(shí)將對(duì)導(dǎo)電通路結(jié)構(gòu)中電流的電阻減至最小。由此所提供的Q值的范圍約從2到15。結(jié)構(gòu)所采用的工作范圍約從幾百M(fèi)Hz到10GHz以上。
圖2A和2B給出通常制成的集成電感結(jié)構(gòu)的一部分的截面圖。每個(gè)金屬條T1-T6的截面(形成該結(jié)構(gòu)連續(xù)導(dǎo)電通路的一部分)由W×D計(jì)算。頻率較高時(shí)，電流往往限于圖中所示畫(huà)陰影的截面區(qū)域(基于電流的方向)。增加金屬條的截面可通過(guò)在表面上附加導(dǎo)電材料將深度增加D′(寬度為W′)來(lái)實(shí)現(xiàn)。
圖3A和3B分別給出用附加的導(dǎo)電材料構(gòu)成電感結(jié)構(gòu)的幾個(gè)金屬條T′1、T′2，…T′6的截面圖和平面圖。正如所能看到的，增加導(dǎo)電材料(如金)來(lái)使D增加D′往往引起蘑菇化或在預(yù)期寬度以外深度增加的寬度膨脹。為避免沿附加材料的蘑菇形部分(即突然蓬大的材料)傳導(dǎo)或擊穿，必須限制深度的增加。這就限制了設(shè)計(jì)人員增加導(dǎo)電通路截面積的能力。示于圖3A的金屬條的陰影部分突出了高頻時(shí)電流易于流過(guò)的截面部分。可以看出，由于與上面參考圖2所討論的同樣的原因?qū)嶋H的電流限于附加導(dǎo)電材料的某個(gè)區(qū)域。
本發(fā)明所述結(jié)構(gòu)相對(duì)流道或?qū)У膶挾绕屏烁郊拥膶?dǎo)電材料以使其寬度為W′的附加深度D′(及附加截面)的增加只是相對(duì)于高頻時(shí)大部分電流流過(guò)的部分。換句話說(shuō)，由于其相對(duì)于已有導(dǎo)帶寬度W的位置，本發(fā)明中附加導(dǎo)電材料的效率成為最大。通過(guò)相對(duì)W定位W′，頻率增加時(shí)導(dǎo)帶的“有效”截面最大，從而電導(dǎo)最大。
圖4A和4B分別給出由金屬導(dǎo)帶T7-T12構(gòu)成的本發(fā)明的電感結(jié)構(gòu)的部分導(dǎo)電通路的截面圖和平面圖。T7-T12中每個(gè)導(dǎo)帶的最外邊任意地標(biāo)作O。每個(gè)導(dǎo)帶寬度W的直接相對(duì)的邊的定義為B。兩邊間形成的直線OB的中點(diǎn)定義為A?？邕^(guò)附加導(dǎo)電材料寬度W′的直線的中點(diǎn)定義為C。在圖4A和4B中都可以看出，附加材料靠近寬度W中高頻時(shí)電流往往流過(guò)的邊，即相對(duì)來(lái)說(shuō)螺旋形中較短的邊。
在標(biāo)為T(mén)10、T11和T12的導(dǎo)帶中，電流傾向于流過(guò)標(biāo)為B的較短的邊，其中點(diǎn)C位于點(diǎn)A和B之間。邊B是導(dǎo)帶的最里邊(即相對(duì)邊O具有“較短”的全長(zhǎng))。由于高頻時(shí)電流往往流過(guò)導(dǎo)帶的最里部分，所以可以得出電流將流過(guò)比如圖3A和3B所示安排附加材料的位置時(shí)更多的附加截面積(W′×D′)。在標(biāo)為T(mén)7、T8和T9的導(dǎo)帶中，電流往往沿O邊流(因?yàn)殡娏鞯姆较蚺c導(dǎo)帶T10、T11和T12相反)。因而，附加寬度W′中的點(diǎn)C處于邊O和點(diǎn)A之間，邊O為導(dǎo)帶T7、T8和T9的最里邊或最短邊。從而對(duì)高頻時(shí)的電流，所附加材料最大。
這里所描述的僅僅是本發(fā)明原理應(yīng)用的說(shuō)明。本領(lǐng)域的技術(shù)人員可以實(shí)現(xiàn)其它的布置和方法卻沒(méi)有脫離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種可與半導(dǎo)集成電路相集成的電感結(jié)構(gòu)，其包括一條長(zhǎng)度為L(zhǎng)、深為D、寬度為W的電連續(xù)的導(dǎo)電通路，其在襯底材料上以螺旋形分布，其中，寬度為W′且深度為D′(W＞W(wǎng)′)的一部分導(dǎo)電材料被附加到與所述導(dǎo)電通路的寬度W相應(yīng)的表面上，因而在高頻工作時(shí)，對(duì)流過(guò)所述結(jié)構(gòu)的電流的串聯(lián)電阻實(shí)際上不增加。
2.權(quán)利要求1所定義的電感結(jié)構(gòu)，其中所述寬度為W′、深度為D′的附加部分延伸的長(zhǎng)度為所述導(dǎo)電通路的全長(zhǎng)。
3.權(quán)利要求1所述的電感結(jié)構(gòu)，其中所述寬度W從所述導(dǎo)電通路標(biāo)為O的一邊直接延伸到所述導(dǎo)電通路寬度標(biāo)為B的對(duì)邊，其中點(diǎn)A定義邊O和B間直線OB的中點(diǎn)，所述附加部分寬度W′的中點(diǎn)位于在點(diǎn)A和B間延伸的直線上的C點(diǎn)，所述通路在B邊的總長(zhǎng)度小于所述通路在O點(diǎn)的總長(zhǎng)度。
4.權(quán)利要求1所定義的電感結(jié)構(gòu)，其中所述結(jié)構(gòu)在約100MHz到10GHz的高頻范圍內(nèi)工作。
5.權(quán)利要求4所定義的電感結(jié)構(gòu)，其中所述結(jié)構(gòu)工作的Q值在2至15。
6.權(quán)利要求5所定義的電感的結(jié)構(gòu)，其中所述Q值約為12。
7.權(quán)利要求1所定義的電感結(jié)構(gòu)，其中所述襯底材料為下列之一絕緣材料、介電材料、和半導(dǎo)體材料。
8.在襯底材料上制成的包括電感結(jié)構(gòu)的集成電路，所述電感結(jié)構(gòu)包括一條電連續(xù)的長(zhǎng)為L(zhǎng)、深為D、寬為W的導(dǎo)電通路，其以螺旋形分布在所述襯底上，其中一部分寬W’、深D′(W＞W(wǎng)′)的導(dǎo)電材料被附加到與所述導(dǎo)電通路的寬度W相應(yīng)的表面上以便在高頻工作時(shí)所述結(jié)構(gòu)的品質(zhì)因數(shù)Q實(shí)際上不退化。
9.權(quán)利要求8所定義的集成電路，其中所述寬度W′、深度為D′的附加部分長(zhǎng)度為所述導(dǎo)電通路的全長(zhǎng)L。
10.權(quán)利要求8所定義的集成電路，其中所述寬度W從所述導(dǎo)電通路標(biāo)為D的一邊直接延伸到所述導(dǎo)電通路寬度標(biāo)為B的對(duì)邊，點(diǎn)A定義在邊O和B間延伸的直線OB的中點(diǎn)，所述附加部分寬度W′的中點(diǎn)C位于點(diǎn)A和邊B間的直線上，其中邊B的總長(zhǎng)度小于所述通路邊O的總長(zhǎng)。
11.權(quán)利要求8所定義的集成電路，其中所述電路設(shè)計(jì)用于約100MHz到10GHz的頻率范圍。
12.權(quán)利要求11所定義的集成電路，其中所述電路工作的Q值在2到15的范圍內(nèi)。
13.權(quán)利要求12所定義的集成電路，其中所述Q值約為12。
14.權(quán)利要求8所定義的集成電路，其中所述襯底材料是下列之一絕緣材料，半導(dǎo)體材料和介電材料。
全文摘要
提供一種用于高頻集成電路的電感結(jié)構(gòu)。形成該結(jié)構(gòu)的導(dǎo)電通路被布置成附加的導(dǎo)電材料位于導(dǎo)電通路截面中電流在高頻時(shí)傾向流過(guò)的部分。
文檔編號(hào)H01L21/822GK1132919SQ9512020
公開(kāi)日1996年10月9日 申請(qǐng)日期1995年12月4日 優(yōu)先權(quán)日1994年12月6日
發(fā)明者伊科諾莫茨·A·科里亞斯 申請(qǐng)人:美國(guó)電報(bào)電話公司