專利名稱：具有浮動集電區(qū)的絕緣體上的硅器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，該器件包括硅襯底；所述硅襯底上的絕緣層；所述絕緣層上的硅層，所述硅層由第一導(dǎo)電類型的雜質(zhì)輕摻雜；從所述硅層的自由表面延伸到該硅層內(nèi)的基區(qū)，所述基區(qū)由第二導(dǎo)電類型的雜質(zhì)摻雜；從所述基區(qū)的自由表面延伸到該區(qū)內(nèi)的發(fā)射區(qū)，所述發(fā)射區(qū)由所述第一導(dǎo)電類型的雜質(zhì)重摻雜；并且至少一個從所述硅層的自由表面延伸到所述硅層中的集電區(qū)，該區(qū)與基區(qū)間有一橫向距離，所述集電區(qū)由所述第一導(dǎo)電類型的雜質(zhì)摻雜。
背景技術(shù)：
Andrej Litwin和Torkel Arnborg在1993年9月發(fā)表于ESSDERC’93的遲交論文快報(Late News Paper at ESSDERC’93)中的用于混合的高壓和高密度集成電路應(yīng)用的極緊湊的CMOS兼容的雙極型絕緣體上的硅晶體管(“Extremely compact CMOS compatiblebipolar silicon-on-insulator transistor for mixed high voltage and highdensity integrated circuit applications”)及Andrej Litwin和TorkelArnborg在1994年6月發(fā)表于ISPSD’93,Davos中的“緊湊的甚高壓兼容雙極型絕緣體上的硅晶體管”(“Compact Very High VoltageCompatible Bipolar Silicon-On-Insulator Transistor”)皆公開了一種有上述結(jié)構(gòu)的雙極絕緣體上的硅晶體管。
這種晶體管的發(fā)射極-基極結(jié)構(gòu)是垂直的，但由橫向完全耗盡的集電區(qū)來承受高集電極電壓。這種晶體管可以設(shè)計成幾乎能承受高達幾百伏的任何所需電壓。
高速晶體管的一個重要特點是單位增益頻率。該頻率是晶體管中相應(yīng)的渡越時間總和的倒數(shù)。在已知的絕緣體上的硅晶體管中，最重要的渡越時間是垂直穿過基區(qū)和沿硅-氧化物界面橫向輸運所需時間。實際輸運機制在多數(shù)情況下是擴散而不是漂移，這意味著渡越時間正比于輸運距離平方的倒數(shù)。由于界面處的橫向距離大于基區(qū)里的垂直距離，所以有關(guān)的渡越時間很長。這樣晶體管的速度主要受界面處的渡越時間限制。
發(fā)明的公開本發(fā)明的目的是消除由于沿硅-氧化物界面的橫向擴散而造成的對速度的限制，在不影響其高電壓能力的情況下，提高晶體管的速度。
在上述類型的半導(dǎo)體器件的所述絕緣層和所述基區(qū)之間的所述硅層中，距所述基區(qū)一定距離設(shè)置浮動集電區(qū)(floating collector)，所述浮動集電區(qū)的橫向伸展部分大于發(fā)射區(qū)的橫向伸展部分，而小于基區(qū)的橫向伸展部分，所述浮動集電區(qū)用重于所述硅層的摻雜量摻雜所述第一導(dǎo)電類型的雜質(zhì)，由這種結(jié)構(gòu)的半導(dǎo)體器件可實現(xiàn)上述目的。
附圖
簡述下面將結(jié)合一幅根據(jù)本發(fā)明的雙極型絕緣體上的硅晶體管的實施例的附圖更具體地說明本發(fā)明。
優(yōu)選實施例描述附圖中的這一示圖展示了根據(jù)本發(fā)明的雙極型絕緣體上的硅(SOI)晶體管的實施例。該晶體管包括硅襯底1，其上設(shè)有絕緣氧化層2。
在絕緣氧化層2上設(shè)置由N型導(dǎo)電雜質(zhì)輕摻雜的硅層3。
由P型導(dǎo)電雜質(zhì)摻雜的基區(qū)4從硅層3的自由表面延伸到硅層3內(nèi)。
由N型導(dǎo)電雜質(zhì)重摻雜的發(fā)射區(qū)5從基區(qū)4的自由表面延伸到基區(qū)4內(nèi)。
按圖示實施例，晶體管包括一個由N型導(dǎo)電雜質(zhì)摻雜的集電區(qū)6。集電區(qū)從硅層3的自由表面延伸到硅層3內(nèi)，距基區(qū)4一定橫向距離。
按另一實施例(未示出)，晶體管可以包括兩個置于基區(qū)兩側(cè)的集電區(qū)。
如上所述，沿基區(qū)4和發(fā)射區(qū)5之下的硅層3和氧化層2間界面的載流子的傳輸主要是擴散，且相關(guān)的渡越時間實際上限制晶體管的速度。
然而，根據(jù)本發(fā)明，在基區(qū)4和發(fā)射區(qū)5之下選擇地插入浮動集電區(qū)7，可以獲得受基區(qū)-發(fā)射區(qū)結(jié)構(gòu)限制的高速度，并且不影響高電壓能力。
根據(jù)本發(fā)明，浮動集電區(qū)7設(shè)置于絕緣氧化層2和基區(qū)4之間的硅層3中，距基區(qū)4一定距離。浮動集電區(qū)7的橫向伸展部分大于發(fā)射區(qū)5的橫向伸展部分，而小于基區(qū)4的橫向伸展部分。另外，根據(jù)本發(fā)明，浮動集電區(qū)7以重于硅層3的摻雜量由N型導(dǎo)電雜質(zhì)摻雜。
在基區(qū)4和發(fā)射區(qū)5下加入重摻雜的N型浮動集電區(qū)7，可以將有限的渡越時間減少到幾乎為零，而且不會影響高電壓能力。這樣，只改變布局便可以用簡單工藝實現(xiàn)極高速度和極高壓器件的有機結(jié)合。
權(quán)利要求
一種半導(dǎo)體器件，包括硅襯底(1)，在所述硅襯底(1)上的絕緣層(2)，在所述絕緣層(2)上的硅層(3)，所述硅層(3)由第一導(dǎo)電類型(N)的雜質(zhì)輕摻雜，從所述硅層(3)的自由表面延伸到所述硅層(3)內(nèi)的基區(qū)(4)，所述基區(qū)(4)由第二導(dǎo)電類型(P)的雜質(zhì)摻雜，從所述基區(qū)(4)的自由表面延伸到所述基區(qū)(4)內(nèi)的發(fā)射區(qū)(5)，所述發(fā)射區(qū)(5)由所述第一導(dǎo)電類型(N)的雜質(zhì)重摻雜，及至少一個從所述硅層(3)的自由表面延伸到所述硅層(3)中的集電區(qū)(6)，該區(qū)與基區(qū)(4)間有一橫向距離，所述集電區(qū)(6)由所述第一導(dǎo)電類型(N)的雜質(zhì)摻雜，其特征在于所述絕緣層(2)和所述基區(qū)(4)之間的所述硅層(3)中設(shè)置浮動集電區(qū)(7)，該區(qū)距所述基區(qū)(4)一定距離，所述浮動集電區(qū)(7)的橫向伸展部分大于發(fā)射區(qū)(5)的橫向伸展部分，而小于基區(qū)(4)的橫向伸展部分，所述浮動集電區(qū)(7)以重于所述硅層(3)的摻雜量摻雜所述第一導(dǎo)電類型(N)的雜質(zhì)。
全文摘要
一種半導(dǎo)體器件包括硅襯底(1)，在所述硅襯底(1)上的絕緣層(2)，在所述絕緣層(2)上的硅層(3)，所述硅層(3)由第一導(dǎo)電類型(N)的雜質(zhì)摻雜，從所述硅層(3)的自由表面延伸到所述硅層(3)內(nèi)的基區(qū)(4)，所述基區(qū)(4)由第二導(dǎo)電類型(P)的雜質(zhì)摻雜，從所述基區(qū)(4)的自由表面延伸到所述基區(qū)(4)內(nèi)的發(fā)射區(qū)(5)，所述發(fā)射區(qū)(5)由所述第一導(dǎo)電類型(N)的雜質(zhì)重摻雜，及至少一個從所述硅層(3)的自由表面延伸到所述硅層(3)中的集電區(qū)(6)，該區(qū)距基區(qū)(4)一定橫向距離，所述集電區(qū)(6)由所述第一導(dǎo)電類型(N)的雜質(zhì)摻雜，設(shè)置于所述絕緣層(2)和所述基區(qū)(4)之間的所述硅層(3)中的浮動集電區(qū)(7)，該區(qū)距所述基區(qū)(4)一定距離，所述浮動集電區(qū)(7)的橫向伸展部分大于發(fā)射區(qū)(5)的橫向伸展部分，而小于基區(qū)(4)的橫向伸展部分，所述浮動集電區(qū)(7)以重于所述硅層(3)的摻雜量摻雜所述第一導(dǎo)電類型(N)的雜質(zhì)。
文檔編號H01L29/66GK1165585SQ9519597
公開日1997年11月19日 申請日期1995年10月31日 優(yōu)先權(quán)日1994年10月31日
發(fā)明者T·B·阿恩博格 申請人:艾利森電話股份有限公司