專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的電容結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種具有柵狀儲(chǔ)存電極(Store Plate)的電容結(jié)構(gòu)及其制造方法。
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器已采用廣泛使用的集成電路(IC)技術(shù)。一般動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元(Memory Cell)如

圖1所示，圖1是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元的電路圖，其包括一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管100(MOSFET)，柵極連接到字線(Word Line)WL，源極/漏極區(qū)(Source/Drain)一端連接到位線(Bit Line)BL，另一端則經(jīng)由一電容102接地。如熟悉此技術(shù)的人員所知，電容102是用來(lái)儲(chǔ)存數(shù)據(jù)(Data)的，而且應(yīng)該具有高電容量，以避免數(shù)據(jù)流失。又金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管100是雙向開(kāi)關(guān)，其源極和漏極在讀取(Read)和寫入(Write)時(shí)，恰好相反，故在本文中均以“源極/漏極”表示。
早期的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有電容量較小的缺點(diǎn)，圖2即是一種傳統(tǒng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的堆疊(stacked)電容結(jié)構(gòu)的剖面示意圖。參照?qǐng)D2，首先，在一硅基底200上形成場(chǎng)區(qū)氧化層202、一柵極氧化層204、一第一多晶硅層206、柵極氧化層邊墻208(Spac-ers)、和源極/漏極區(qū)210，形成所需的晶體管元件結(jié)構(gòu)。接著，形成一二氧化硅層212，并在指定的源極/漏極區(qū)210上，蝕刻出接觸窗214(Contact)，然后在接觸窗214上形成一第二多晶硅層216。接下來(lái)，在第二多晶硅層216露出的表面上，形成一介電層218，介電層218可為例如氮化硅/二氧化硅層(Nitride/Oxide)或二氧化硅/氮化硅/二氧化硅層(Oxide/Nitride/Oxide)。接著，形成一第三多晶硅層220，完成電容結(jié)構(gòu)。
如圖2所示，第二多晶硅層216、介電質(zhì)層218、和第三多晶硅層220便構(gòu)成一電容結(jié)構(gòu)。如熟悉此技術(shù)的人員所知，電容的電容量是與第二多晶硅層216和介電層218間的接觸面積有關(guān)，亦即接觸面積愈大，電容量便愈大。然而在集成電路的面積愈來(lái)愈小，密度愈來(lái)愈高的要求下，此種簡(jiǎn)單的堆疊電容結(jié)構(gòu)便產(chǎn)生電容量較小的缺點(diǎn)。
因此，本發(fā)明的主要目的就是在提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容結(jié)構(gòu)，使得在元件尺寸縮小、集成度變高的情況下，仍能滿足高電容量的要求。
本發(fā)明的另一目的是提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容結(jié)構(gòu)的制造方法，使得在不增加制造過(guò)程步驟的情形下增加儲(chǔ)存電極的表面積，提高電容的電容量。
根據(jù)本發(fā)明的主要目的，提出一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容的構(gòu)造，其包括一硅基底，其上形成有一晶體管元件、一接觸窗，其中該晶體管元件包括源極/漏極區(qū)，且該接觸窗在該源極/漏極區(qū)之一的上方形成；一柵狀導(dǎo)電層，在該接觸窗中與該硅基底上方形成，電耦合接至該源極/漏極區(qū)之一，以構(gòu)成該電容的一儲(chǔ)存電極；一介電層，在該柵狀導(dǎo)電層表面形成；以及一第二導(dǎo)電層，在該介電層表面形成，以構(gòu)成該電容的一胞電極(Cell Plate)。
根據(jù)本發(fā)明的另一目的，提出一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容的制造方法，包括下列步驟a、提供一硅基底，該硅基底上已形成有場(chǎng)區(qū)氧化層、一第一介電層、一晶體管與一接觸窗，其中，該晶體管包括源極/漏極區(qū)，且該接觸窗在該源極/漏極區(qū)之一上方形成；b、在該接觸窗中與該第一介電層上方形成一第一導(dǎo)電層，與該源極/漏極區(qū)之一電耦合連接；c、在該第一導(dǎo)電層上方形成一崎嶇狀導(dǎo)電層；d、利用光掩膜上光阻，蝕刻該崎嶇狀導(dǎo)電層與該第一導(dǎo)電層，形成一柵狀導(dǎo)電層，用以作為該電容的儲(chǔ)存電極；e、在該柵狀導(dǎo)電層表面形成一第二介電層；以及f、在該第二介電層表面形成一第二導(dǎo)電層，以構(gòu)成該電容的胞電極。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，進(jìn)行詳細(xì)說(shuō)明。
圖1是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元的電路圖。
圖2是一種傳統(tǒng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的堆疊電容的剖面示意圖。
圖3A至3E是依照本發(fā)明的一較佳實(shí)施例，一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容的制造流程剖面示意圖。
參照?qǐng)D3A至3E，它示出了依照本發(fā)明一較佳實(shí)施例的一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容部分制造流程的剖面示意圖。各步驟詳述如下參照?qǐng)D3A，首先提供一硅基底300，利用一被熟悉此技術(shù)的人員所了解的局部隔絕場(chǎng)區(qū)氧化物(LOCOS)制造流程來(lái)形成一場(chǎng)區(qū)氧化層302以定義有效區(qū)域(Active Region；未顯示)。再在該有效區(qū)域上形成一晶體管元件的一柵極304(柵極304包括一柵極氧化層306和一多晶硅層308)、以及源極/漏極區(qū)310，源極/漏極區(qū)310則可以憑借由在柵極304兩側(cè)形成氮化硅邊墻312來(lái)構(gòu)成能防止短通道效應(yīng)的輕度摻雜的漏極(Lightly Dopped Drain；LDD)結(jié)構(gòu)。由于其制造流程為熟悉此技術(shù)的人員所了解，且非關(guān)本發(fā)明的重點(diǎn)，故在此不多作贅述。然后，在柵極304以及源極/漏極區(qū)310上，形成一第一介電層314，例如氮化硅層或二氧化硅層。并在指定的源極/漏極區(qū)310上方蝕刻出一接觸窗(Contact)316。
然后，參考圖3B，在第一介電層314與接觸窗316上方沉積一第一導(dǎo)電層318，例如利用加熱分解硅甲烷低壓化學(xué)氣相沉積法(LPC-VD)來(lái)沉積一厚度約3000～5000的多晶硅層。然后，在溫度約560～590℃下，在第一導(dǎo)電層318上方沉積一厚度約500～1000的崎嶇狀導(dǎo)電層320，該崎嶇狀導(dǎo)電層320的材料可以是與第一導(dǎo)電層318相同的多晶硅層。然后利用光掩膜上光阻322，蝕刻崎嶇狀導(dǎo)電層320及第一導(dǎo)電層318，該蝕刻步驟包括主蝕刻(Main Etching)步驟與過(guò)蝕刻(Over Etching)步驟。首先進(jìn)行主蝕刻步驟，蝕刻未被光阻322覆蓋的崎嶇狀導(dǎo)電層320以及第一導(dǎo)電層318，以形成如圖3B所示的形狀。
主蝕刻步驟完成后，接著參考圖3C，進(jìn)行用時(shí)間控制的過(guò)蝕刻步驟，將未被光阻322(如圖3B所示)覆蓋的崎嶇狀導(dǎo)電層320與第一導(dǎo)電層318蝕刻干凈。在過(guò)蝕刻步驟進(jìn)行的過(guò)程中，不僅會(huì)清除未被光阻322(如圖3B所示)覆蓋的殘留崎嶇狀導(dǎo)電層320與第一導(dǎo)電層318，并且也會(huì)蝕刻光阻322，將光阻322蝕刻至只殘留在崎嶇狀導(dǎo)電層320的縫隙間。殘留的光阻322即形成微光阻324。
接著參照?qǐng)D3D，在接下來(lái)繼續(xù)進(jìn)行的過(guò)蝕刻步驟中，微光阻324被當(dāng)作掩膜，使得未被微光阻324覆蓋的崎嶇狀導(dǎo)電層324與其下方的第一導(dǎo)電層318能被蝕刻到。在過(guò)蝕刻步驟完成后，就會(huì)形成一如圖3D所示的柵狀導(dǎo)電層321，此柵狀導(dǎo)電層321用于作為該電容的儲(chǔ)存電極，并且具有深度約0.2～0.3μm的溝槽319。
最后，參考圖3E，在柵狀導(dǎo)電層321裸露的表面先形成一介電層326。接著，在介電層326裸露的表面形成一第二導(dǎo)電層328，以構(gòu)成該電容的胞電極。其中，介電層326可以是以化學(xué)氣相沉積法來(lái)形成的氮化硅/氧化物層，氧化物/氮化硅/氧化物層。并且，第二導(dǎo)電層328可以是多晶硅層。至此，便完成一應(yīng)用本發(fā)明的電容結(jié)構(gòu)。
由本較佳實(shí)施例得知，應(yīng)用本發(fā)明確實(shí)增大了電容的表面積，大幅提高了電容儲(chǔ)存電荷的能力。
電容儲(chǔ)存電荷的能力越強(qiáng)，就越會(huì)有下述的優(yōu)點(diǎn)1、在讀取數(shù)據(jù)時(shí)受雜擾信號(hào)的影響，如α粒子(Alpha Parti-cals)所產(chǎn)生的軟錯(cuò)記(Soft Errors)將大大降低。
2、降低因漏電流(Leakage Current)而使儲(chǔ)存的信號(hào)改變的可能性。
3、減少刷新(Refresh)的頻率。
雖然本發(fā)明已以如上述的一較佳實(shí)施例說(shuō)明，然而它并非用以限定本發(fā)明，任何熟悉此技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可以作一些改動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容的制造方法，包括下列步驟a、提供一硅基底，該硅基底上已形成有場(chǎng)區(qū)氧化層、一第一介電層、一晶體管與一接觸窗，其中，該晶體管包括源極/漏極區(qū)，且該接觸窗形成在該源極/漏極區(qū)之一的上方；b、在該接觸窗中與該第一介電層上方形成一第一導(dǎo)電層，與該源極/漏極區(qū)之一電耦合連接；c、在該第一導(dǎo)電層上方形成一崎嶇狀導(dǎo)電層；d、利用光掩膜上光阻，蝕刻該崎嶇狀導(dǎo)電層與該第一導(dǎo)電層，形成一柵狀導(dǎo)電層，用以作為該電容的儲(chǔ)存電極；e、在該柵狀導(dǎo)電層表面形成一第二介電層；以及f、在該第二介電層表面形成一第二導(dǎo)電層，以構(gòu)成該電容的胞電極。
2.如權(quán)利要求1所述的制造方法，其中所述介電層為氮化硅層。
3.如權(quán)利要求1所述的制造方法，其中所述介電層為二氧化硅層。
4.如權(quán)利要求1所述的制造方法，其中步驟b中的該第一導(dǎo)電層以沉積方式形成，并且厚度介于3000-5000之間。
5.如權(quán)利要求1所述的制造方法，其中步驟c中的該崎嶇狀導(dǎo)電層以沉積方式形成，并且沉積的溫度介于560～590℃之間，厚度介于500～1000之間。
6.如權(quán)利要求1所述的制造方法，其中步驟d中的蝕刻步驟包括主蝕刻步驟與過(guò)蝕刻步驟。
7.如權(quán)利要求6所述的制造方法，其中步驟d還包括下列步驟利用過(guò)蝕刻步驟在該崎嶇狀導(dǎo)電層上形成多個(gè)微光阻；以所述微光阻為掩膜，繼續(xù)利用過(guò)蝕刻步驟蝕刻該崎嶇狀導(dǎo)電層與該第一導(dǎo)電層，以形成該柵狀導(dǎo)電層。
8.如權(quán)利要求7所述的制造方法，其中所述介電層為氮化硅/氧化物層。
9.如權(quán)利要求7所述的制造方法，其中所述介電層為二氧化硅層。
10.如權(quán)利要求7所述的制造方法，其中步驟b中的該第一導(dǎo)電層以沉積方式形成，并且厚度介于3000-5000之間。
11.如權(quán)利要求7所述的制造方法，其中步驟c中的該崎嶇狀導(dǎo)電層以沉積方式形成，并且沉積的溫度介于560～590℃之間，厚度介于500～1000之間。
12.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容的結(jié)構(gòu)，其包括一硅基底，其上形成有一晶體管元件、一接觸窗，其中該晶體管元件包括源極/漏極區(qū)，且該接觸窗形成在該源極/漏極區(qū)之一的上方；一柵狀導(dǎo)電層，形成在該接觸窗中與該硅基底的上方，并電耦合連接至該源極/漏極區(qū)之一，以構(gòu)成該電容的一儲(chǔ)存電極；一介電層，形成在該柵狀導(dǎo)電層表面；以及一第二導(dǎo)電層，形成在該介電層表面，以構(gòu)成該電容的一胞電極。
13.如權(quán)利要求12所述的結(jié)構(gòu)，其中該介電層為氮化硅/氧化物層。
14.如權(quán)利要求12所述的結(jié)構(gòu)，其中該介電層為氧化物/氮化硅/氧化物層。
全文摘要
一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容結(jié)構(gòu)及其制造方法，其結(jié)構(gòu)包括在一接觸窗中構(gòu)成電容的儲(chǔ)存電極的一柵狀導(dǎo)電層；在柵狀導(dǎo)電層表面的一介電層；以及，在介電層表面構(gòu)成電容的胞電極的一第二導(dǎo)電層。其中，柵狀導(dǎo)電層包括一崎嶇狀導(dǎo)電層和一第一導(dǎo)電層。柵狀導(dǎo)電層的形成方式是利用過(guò)蝕刻步驟使光阻形成微光阻，然后以微光阻為掩模，繼續(xù)蝕刻而成。這種電容結(jié)構(gòu)可用于提高存儲(chǔ)器集成度。
文檔編號(hào)H01L21/8242GK1169030SQ96108789
公開(kāi)日1997年12月31日 申請(qǐng)日期1996年6月19日 優(yōu)先權(quán)日1996年6月19日
發(fā)明者陳立哲 申請(qǐng)人:聯(lián)華電子股份有限公司