專利名稱：靜態(tài)隨機(jī)存取存儲(chǔ)器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)隨機(jī)存取存儲(chǔ)器(static random access memory，SRAM)，特別是涉及一種具有改進(jìn)的穩(wěn)定性的SRAM及其制作方法。
集成電路之內(nèi)的元件密度可以利用縮減空間的集成電路設(shè)計(jì)(reducedgeometry integrated circuit designs)原則，來(lái)增加集成電路性能以及降低其實(shí)際成本。包含動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，只讀存儲(chǔ)器(ROM)，可擦除可編程只讀存儲(chǔ)器(EEPROM)等的現(xiàn)代集成電路存儲(chǔ)器件都是利用這種策略原則的明顯實(shí)例。集成電路存儲(chǔ)器件內(nèi)的存儲(chǔ)單元的密度正不斷地增加，而伴隨的是這類(lèi)器件的單位位元存儲(chǔ)成本的相應(yīng)降低。密度的增加是利用在器件內(nèi)制作較小的結(jié)構(gòu)，以及利用縮減器件之間或構(gòu)成器件的結(jié)構(gòu)之間的分隔空間而實(shí)現(xiàn)的。通常，這類(lèi)較小尺寸的設(shè)計(jì)準(zhǔn)則(design rules)會(huì)伴隨有布局、設(shè)計(jì)以及構(gòu)造的修正。當(dāng)使用這類(lèi)較小尺寸的設(shè)計(jì)準(zhǔn)則時(shí)，這些修正改變要通過(guò)縮減器件的大小才可能進(jìn)行，而且還要維持器件的性能。作為一個(gè)實(shí)例，在多種現(xiàn)有的集成電路之中其操作電壓的降低是由于諸如縮減柵極氧化物厚度，以及增進(jìn)微影程度控制上的誤差才可能完成的。另一方面，縮減尺寸的設(shè)計(jì)準(zhǔn)則也使得有必要降低操作電壓，以便小尺寸器件若以現(xiàn)有的較高操作電壓操作時(shí)，限制所產(chǎn)生的熱載流子(hotcarriers)。
根據(jù)縮減空間的設(shè)計(jì)準(zhǔn)則制作靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，并以降低的內(nèi)部電壓操作時(shí)，可能會(huì)減低SRAM存儲(chǔ)單元的穩(wěn)定性。操作電壓的降低，以及其他設(shè)計(jì)上的改變，可能會(huì)將在數(shù)據(jù)信息讀取操作期間，用以確保SRAM能夠保持穩(wěn)定數(shù)據(jù)信息狀態(tài)的電壓范圍加以縮減，并增加讀取操作讀到存儲(chǔ)于SRAM存儲(chǔ)單元內(nèi)的數(shù)據(jù)的中間值，甚至完全損失信息的可能，典型的SRAM設(shè)計(jì)包括有耦接在一起成為一種閂鎖(latch)構(gòu)造的兩個(gè)或四個(gè)MOS晶體管，其具有兩個(gè)電荷存儲(chǔ)節(jié)點(diǎn)(charge storage node)以供存儲(chǔ)對(duì)應(yīng)于數(shù)據(jù)的充電狀態(tài)。利用選擇性地將每一個(gè)電荷存儲(chǔ)節(jié)點(diǎn)耦接至一對(duì)互補(bǔ)位線之中的對(duì)應(yīng)一條，便能夠以一種非損壞性的方式，將數(shù)據(jù)由現(xiàn)有的SRAM存儲(chǔ)單元中讀出，這種選擇性的耦接是利用一對(duì)派通晶體管(passtransistor)，亦稱轉(zhuǎn)換晶體管來(lái)完成的，而每一個(gè)派通晶體管則連接于兩個(gè)電荷存儲(chǔ)節(jié)點(diǎn)中之一以及其對(duì)應(yīng)的互補(bǔ)位線之一兩者之間。字線信號(hào)被提供給派通晶體管的柵極，以在數(shù)據(jù)讀取操作的期間將派通晶體管打開(kāi)為ON狀態(tài)。電荷會(huì)流經(jīng)處于打開(kāi)為ON狀態(tài)的派通晶體管而到達(dá)電荷存儲(chǔ)節(jié)點(diǎn)，或由電荷存儲(chǔ)節(jié)點(diǎn)流出到達(dá)處于打開(kāi)為ON狀態(tài)的派通晶體管，以便位線中的一條進(jìn)行放電，并使另一條位線充電。位線上的電壓變動(dòng)便可以由一個(gè)差動(dòng)式放大器(differential amplifier)來(lái)感應(yīng)。
為了在這種數(shù)據(jù)讀取操作的期間使SRAM的存儲(chǔ)單元閂鎖維持穩(wěn)定，SRAM中至少要有一個(gè)電荷存儲(chǔ)節(jié)點(diǎn)必須要以比電荷流動(dòng)進(jìn)出對(duì)應(yīng)的位線更快的速率進(jìn)行充電或放電。過(guò)去，這種控制是利用將派通晶體管連接至特定電荷存儲(chǔ)節(jié)點(diǎn)的通道，制作得比其漏極連接至特定電荷存儲(chǔ)節(jié)點(diǎn)的SRAM存儲(chǔ)單元的晶體管的至少一個(gè)通道窄且/或長(zhǎng)。這種幾何設(shè)計(jì)可容許流經(jīng)至少一個(gè)SRAM存儲(chǔ)單元的晶體管的電流，要比流經(jīng)對(duì)應(yīng)的派通晶體管的電流大；其結(jié)果，電荷存儲(chǔ)節(jié)點(diǎn)的充電或放電要比對(duì)應(yīng)的位線放電或充電進(jìn)行得更快。
不過(guò)，這種幾何設(shè)計(jì)卻有某些缺點(diǎn)與限制。例如，將派通晶體管的通道制作得較窄較長(zhǎng)會(huì)使數(shù)據(jù)的讀取與寫(xiě)入動(dòng)作變慢。此外，不同存儲(chǔ)單元與派通晶體管的相對(duì)幾何構(gòu)造會(huì)在一個(gè)特定的SRAM存儲(chǔ)單元可以精確制作小到何種程度之上造成一些限制。
因此本發(fā)明的一個(gè)目的在于提供一種SRAM，其具有增進(jìn)的穩(wěn)定性，可以在降低的電壓下操作，或者能夠使用較小尺寸的設(shè)計(jì)準(zhǔn)則來(lái)制作。讀取一個(gè)SRAM存儲(chǔ)單元所使用的派通晶體管的柵極，比起存儲(chǔ)單元晶體管，其構(gòu)形最好能夠提供減低的互導(dǎo)(transconductance)，能夠?yàn)镾RAM存儲(chǔ)單元增加穩(wěn)定性。本發(fā)明一種方法的一個(gè)具體實(shí)施例可以容許利用增進(jìn)穩(wěn)定性的方式，制作派通晶體管的柵極的截面造形。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種SRAM，其具有以位線進(jìn)行尋址的多個(gè)SRAM存儲(chǔ)單元，這些SRAM存儲(chǔ)單元包括有一高參考電位接點(diǎn)與一低參考電位接點(diǎn)，以及一電荷存儲(chǔ)節(jié)點(diǎn)。這些存儲(chǔ)單元還包括一下拉晶體管與一派通晶體管。下拉晶體管連接至電荷存儲(chǔ)節(jié)點(diǎn)與低參考電位接點(diǎn)，且該下拉晶體管具有一源極，一漏極與一下拉晶體管的柵極。派通晶體管連接至電荷存儲(chǔ)節(jié)點(diǎn)與一條位線，具該派通晶體管具有一源極，一漏極與一派通晶體管的柵極，派通晶體管的柵極具有一下表面，其比下拉晶體管的柵極的下表面被彎曲到達(dá)更大的程度。
本發(fā)明SRAM的另一個(gè)實(shí)施例具有以位線進(jìn)行尋址的多個(gè)SRAM存儲(chǔ)單元，這些SRAM存儲(chǔ)單元包括一高參考電位接點(diǎn)與一低參考電位接點(diǎn)以及一電荷存儲(chǔ)節(jié)點(diǎn)。一下拉晶體管連接至電荷存儲(chǔ)節(jié)點(diǎn)與低參考電位接點(diǎn)，且該下拉晶體管具有一源極，一漏極與一下拉晶體管的柵極。一派通晶體管連接至電荷存儲(chǔ)節(jié)點(diǎn)與一條位線，且該派通晶體管具有一源極，一漏極，一通道與一派通晶體管的柵極，派通晶體管柵極具有一裝置，可在派通晶體管的通道區(qū)內(nèi)產(chǎn)生具有一定形狀的電場(chǎng)，其中所產(chǎn)生的電場(chǎng)在通道區(qū)內(nèi)緊臨著派通晶體管的源極與漏極之處強(qiáng)度減低。
根據(jù)本發(fā)明的另一方面提供一種制作SRAM的方法。先提供一基底與形成于該基底上的導(dǎo)線，其中一第一導(dǎo)線形成于一下拉晶體管的通道區(qū)之上，而一第二導(dǎo)線形成于一派通晶體管的通道區(qū)之上。再以一種保護(hù)第一導(dǎo)線免受氧化的方式制作第一導(dǎo)線。最后將第二導(dǎo)線暴露于一氧化環(huán)境之中，同時(shí)第一導(dǎo)線則被遮蔽起來(lái)，以使第一與第二導(dǎo)線具有不同的橫截面構(gòu)形。
為了讓本發(fā)明的上述和其他目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉若干優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說(shuō)明。附圖中

圖1表示本發(fā)明一特定實(shí)施例的電路圖；圖2為圖1中所表示的SRAM的一個(gè)部分的局部剖視圖；圖3與圖4為局部剖視圖，用以顯示制作圖2中的器件的流程。
本發(fā)明的優(yōu)選實(shí)施例可以利用選擇性地形成一個(gè)SRAM存儲(chǔ)單元的派通晶體管的互導(dǎo)，以限制流經(jīng)派通晶體管的電流，但不改變SRAM晶體管的幾何造形與布局，而增進(jìn)SRAM存儲(chǔ)單元的穩(wěn)定性。本發(fā)明的一個(gè)具體的優(yōu)選實(shí)施例可將派通晶體管的互導(dǎo)，利用改變派通晶體管柵極的構(gòu)形加以調(diào)整。例如，一種差異式的氧化工藝可以將派通晶體管的柵極氧化，以產(chǎn)生一種其下邊緣由基底舉升的柵極，該方式可以減低流經(jīng)派通晶體管的通道的電流。這種氧化的工藝處理，由于至少某些存儲(chǔ)單元晶體管的柵極在氧化工藝步驟之中被保護(hù)起來(lái)，以使派通晶體管柵極的構(gòu)形被改變了，而具有被保護(hù)起來(lái)的晶體管的柵極的構(gòu)形則未被氧化工藝所改變，因而是屬于一種差異式的設(shè)計(jì)。
圖1中顯示一SRAM存儲(chǔ)單元(一組六個(gè)晶體管或6T的存儲(chǔ)單元)，其包含有兩個(gè)PMOS負(fù)載晶體管10，12與兩個(gè)NMOS下拉晶體管(pull-downtransistor)14，16連結(jié)起來(lái)以構(gòu)成交叉耦合的反相器(inverter)。每一個(gè)PMOS負(fù)載晶體管10，12的柵極分別被連接至一個(gè)對(duì)應(yīng)的NMOS下拉晶體管14，16。PMOS負(fù)載晶體管10，12的漏極分別被連接至對(duì)應(yīng)的NMOS晶體管14，16的漏極，以形成具有現(xiàn)有構(gòu)造的反相器。負(fù)載晶體管的源極被連接至一個(gè)高參考電位，通常是Vcc，而下拉晶體管的源極則被連接至一較低的參考電位，通常是Vss。構(gòu)成一反相器的PMOS晶體管10與NMOS晶體管14的柵極則被連接至另一反相器晶體管12，16的漏極。同樣地，構(gòu)成另一反相器的PMOS晶體管12與NMOS晶體管16的柵極則被連接至晶體管10，14的漏極。因此，出現(xiàn)在第一反相器晶體管10，14的漏極(節(jié)點(diǎn)N1)的電位即被供應(yīng)給第二反相器晶體管12，16的柵極，而電荷則被用來(lái)將第二反相器保持在開(kāi)(ON)或關(guān)(OFF)的狀態(tài)。一個(gè)邏輯相反的電位出現(xiàn)在第二反相器晶體管12，16的漏極(節(jié)點(diǎn)N2)，并出現(xiàn)在第一反相器晶體管10，14的柵極，以將第一反相器保持在互補(bǔ)的OFF或ON狀態(tài)。這樣，圖中所示的SRAM存儲(chǔ)單元的閂鎖(也稱鎖存)即可以具有兩種穩(wěn)定的狀態(tài)一個(gè)預(yù)定的電位出現(xiàn)在電荷存儲(chǔ)節(jié)點(diǎn)N1而一個(gè)低電位出現(xiàn)在電荷存儲(chǔ)節(jié)點(diǎn)N2的一種狀態(tài)，以及低電位出現(xiàn)在電荷存儲(chǔ)節(jié)點(diǎn)N1而預(yù)定的電位出現(xiàn)在電荷存儲(chǔ)節(jié)點(diǎn)N2的第二種狀態(tài)。二進(jìn)制的數(shù)據(jù)便可以利用在此閂鎖的兩種狀態(tài)之間變換而被記錄下來(lái)。必須要有足夠的電荷存儲(chǔ)于電荷存儲(chǔ)節(jié)點(diǎn)上，以及在相關(guān)反相器的耦接?xùn)艠O上，以便能夠在不模糊的情況之下將一反相器保持在ON狀態(tài)，并使另一反相器保持在OFF狀態(tài)下，因而保持了存儲(chǔ)狀態(tài)。一個(gè)SRAM存儲(chǔ)單元的穩(wěn)定性，可以利用其電荷存儲(chǔ)節(jié)點(diǎn)上的電位相對(duì)于其標(biāo)稱值(nominal value)發(fā)生變動(dòng)時(shí)，而同時(shí)仍可將SRAM存儲(chǔ)單元保持于其原始狀態(tài)的范圍來(lái)計(jì)量。
SRAM存儲(chǔ)單元的狀態(tài)通常是利用將存儲(chǔ)單元的兩個(gè)電荷存儲(chǔ)節(jié)點(diǎn)N1，N2選擇性地連接至一對(duì)互補(bǔ)的位線(BL，BL)而讀出。一對(duì)派通晶體管18，20分別被連接在電荷存儲(chǔ)節(jié)點(diǎn)N1，N2與對(duì)應(yīng)的位線BL，BL之間。在進(jìn)行一次讀出操作之前，位線BL，BL先于通常為1/2·(Vcc-Vss)的，高及低參考電壓之間的一個(gè)電壓中點(diǎn)進(jìn)行等化，之后字線WL上的一個(gè)信號(hào)再將派通晶體管切換至ON狀態(tài)。例如，考慮當(dāng)N1被充電至一個(gè)預(yù)定的電位Vcc，而N2則被放電為低電位Vss的一種情況。當(dāng)派通晶體管18，20被切換至ON狀態(tài)時(shí)，電荷即開(kāi)始由節(jié)點(diǎn)N1流經(jīng)派通晶體管18而到達(dá)位線BL。節(jié)點(diǎn)N1上的電荷開(kāi)始由位線BL上漏出，并由流經(jīng)負(fù)載晶體管10而至節(jié)點(diǎn)N1的電流加以補(bǔ)充。在此同時(shí)，電荷會(huì)由位線BL流經(jīng)派通晶體管20而到達(dá)節(jié)點(diǎn)N2，并且還有電荷由節(jié)點(diǎn)N2流經(jīng)下拉晶體管16。若流經(jīng)派通晶體管18的電流比流經(jīng)晶體管10的電流多，電荷便會(huì)開(kāi)始由節(jié)點(diǎn)N1上漏出，并在減低至某一電平時(shí)，便可將下拉晶體管16切換至OFF狀態(tài)。若流經(jīng)派通晶體管20的電流比流經(jīng)晶體管16的電流多，電荷便會(huì)開(kāi)始積聚在節(jié)點(diǎn)N2，并在充電至某一電平時(shí)，便可將負(fù)載晶體管10切換至OFF的狀態(tài)。
電荷存儲(chǔ)節(jié)點(diǎn)N1，N2的放電與充電可以導(dǎo)致SRAM存儲(chǔ)單元在存儲(chǔ)狀態(tài)之間切換，因而造成錯(cuò)誤的數(shù)據(jù)被存儲(chǔ)于SRAM存儲(chǔ)單元內(nèi)的結(jié)果。因此便需要能夠?qū)⒖梢粤鹘?jīng)派通晶體管的電流控制在一個(gè)相對(duì)的電平之上，該相對(duì)電平必須低于流經(jīng)至少某些存儲(chǔ)單元晶體管的電平。亦即，一相對(duì)較高的電流應(yīng)流經(jīng)各個(gè)連接至每一電荷存儲(chǔ)節(jié)點(diǎn)的負(fù)載或下拉晶體管中之一。通常，六晶體管的SRAM存儲(chǔ)單元的制作是將其兩個(gè)負(fù)載晶體管10與12制作成薄膜晶體管(thin-film transistor，TFT)。就這種雙TFT SRAM存儲(chǔ)單元的結(jié)構(gòu)而言，負(fù)載晶體管10，12的源極，漏極與通道區(qū)以及柵極，都是由沉積在一層絕緣材料上的多晶硅制成的，而該絕緣材料覆蓋著一個(gè)下層SRAM電路，此電路包含派通晶體管以及形成于基底表面上的下拉晶體管。通常會(huì)需要制作具有高互導(dǎo)程度的負(fù)載晶體管，因?yàn)槎嗑Ч杈w管傾向于泄漏電流，使得高互導(dǎo)性的TFT負(fù)載晶體管消耗掉無(wú)法令人接受的電力。因此，下拉晶體管最好能比派通晶體管更易于導(dǎo)通更多的電流，其程度要能夠達(dá)到足以確保一次讀取的操作不致于改變SRAM存儲(chǔ)單元的數(shù)據(jù)狀態(tài)的程度。
由于提供具有相對(duì)較窄且較長(zhǎng)通道的派通晶體管，以及提供具有相對(duì)較寬且較短通道的下拉晶體管，在現(xiàn)有的SRAM的應(yīng)用之中，通過(guò)派通晶體管與下拉晶體管的電導(dǎo)(conductance)已有所差異。不過(guò)，在實(shí)際采用較小尺寸的設(shè)計(jì)準(zhǔn)則，或設(shè)計(jì)使用降低的操作電壓時(shí)，由于包括了最小結(jié)構(gòu)尺寸等工藝上的限制，要將這種策略發(fā)揮到超過(guò)目前應(yīng)用的程度是不可行的。要在下拉晶體管與派通晶體管的互導(dǎo)之間維持一個(gè)固定的比例，同時(shí)又要進(jìn)一步地縮減存儲(chǔ)單元的尺寸是極困難的。同樣地，若操作電壓降低，除非存儲(chǔ)單元的尺寸以不理想的方式制作得較大，否則要確保擁有足夠的電壓范圍以便存儲(chǔ)單元能穩(wěn)定操作也是極為困難的。因此，本發(fā)明的實(shí)施例便提供一種不同的方法，可以降低派通晶體管的電導(dǎo)，但又不降低下拉晶體管的電導(dǎo)。
圖2顯示根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例的一SRAM的橫截面部分，特別是，在圖2中以示意圖的方式顯現(xiàn)一SRAM的優(yōu)選實(shí)施例的下拉晶體管14與派通晶體管18的構(gòu)形。圖中所示的實(shí)施例包含可以在派通晶體管通道中產(chǎn)生電場(chǎng)的一個(gè)派通晶體管柵極44，其所產(chǎn)生的電場(chǎng)顯著地不同于現(xiàn)有形狀的派通晶體管柵極所產(chǎn)生的電場(chǎng)，圖2的實(shí)施了例的派通晶體管柵極44所產(chǎn)生的電場(chǎng)，其最為不同之處在于派通晶體管的通道區(qū)內(nèi)，鄰接著源極和漏極。在此區(qū)域內(nèi)的較低電場(chǎng)強(qiáng)度與現(xiàn)有派通晶體管柵極相比只會(huì)吸引較少的自由載流子，因而減低了通過(guò)派通晶體管的電導(dǎo)。若增強(qiáng)通道區(qū)中所產(chǎn)生的電場(chǎng)，最好應(yīng)能使派通晶體管柵極的下表面邊緣圓滑化，直到延伸至周邊的源極/漏極區(qū)之外，并覆蓋通道區(qū)本身。這樣，派通晶體管柵極的下表面邊緣便可以舉升到基底的表面之上，超越基底的通道區(qū)，處于源極/漏極電極40，42的擴(kuò)散范圍之間。
現(xiàn)有的派通晶體管柵極具有與通道區(qū)以一平均距離分開(kāi)的平面式下表面。就施加于類(lèi)似的通道區(qū)的類(lèi)似電位而言，圖2中的柵極44可以在通道區(qū)的邊緣或在源極/漏極電極內(nèi)產(chǎn)生較低強(qiáng)度的電場(chǎng)，導(dǎo)致通道區(qū)的電導(dǎo)比具有現(xiàn)有的平面式柵電極的派通晶體管的通道區(qū)電導(dǎo)低。不論何種情況，有較少的導(dǎo)體會(huì)出現(xiàn)在派通晶體管緊接著源極/漏極區(qū)的區(qū)域內(nèi)。因此，圖中顯示的派通晶體管柵極所產(chǎn)生的不同電場(chǎng)便會(huì)減低通過(guò)派通晶體管的通道的互導(dǎo)，相對(duì)于流經(jīng)下拉晶體管14的電流量，減低了流經(jīng)派通晶體管18的電流量。如同圖2中所顯示的，下拉晶體管14的柵極38的橫截面構(gòu)形，相對(duì)于在現(xiàn)有SRAM中所制作的構(gòu)形并沒(méi)有顯著的改變，使得派通晶體管18的柵極44的橫截面構(gòu)形的調(diào)整修改，能夠利用可以增加SRAM存儲(chǔ)單元穩(wěn)定性的方式，來(lái)減低派通晶體管18的電導(dǎo)。
圖2中的SRAM是在一硅基底30上制作而成的，場(chǎng)氧化元件絕緣區(qū)32則被形成于基底30的表面上。下拉晶體管14是由形成于基底30表面上的源極/漏極區(qū)34，36，以及形成于基底30表面上的一柵極氧化物層(未顯示)之上的一柵極38所構(gòu)成的。派通晶體管18則是由形成于基底表面上源極/漏極區(qū)40，42，以及形成于一柵氧化物層(未顯示)之上的一柵極44所構(gòu)成的。下拉與派通晶體管的柵極38，44至少局部地由摻雜的多晶硅所構(gòu)成。當(dāng)柵極以多層的導(dǎo)電性材料制作構(gòu)成時(shí)，至少柵極的最低層部分應(yīng)是由一層摻雜多晶硅所構(gòu)成的。下拉與派通晶體管的柵極38，44中的最低層可由單獨(dú)一層的多晶硅所制成，或者，在其他的SRAM存儲(chǔ)單元構(gòu)造之中，不同的多晶硅層可被加入于下拉與派通晶體管的柵極內(nèi)。
圖2中所顯示的構(gòu)造可以利用一種差異式氧化工藝過(guò)程制作，在這種工藝中，下拉晶體管的柵極，以及負(fù)載晶體管，如果也制作于基底位準(zhǔn)上的話，均被一層掩模所覆蓋，以保護(hù)柵極免于被氧化。派通晶體管的柵極則保持暴露在外，或者，覆蓋于派通晶體管上的掩模被除去，以便將派通晶體管的柵極暴露出來(lái)。多晶硅柵極接著便被暴露于一種氧化的環(huán)境之中，例如，暴露于溫度約在950至1050℃的氧氣之中，其暴露時(shí)間持續(xù)足以將柵極的下緣氧化到所需要的程度。派通晶體管柵極的上緣經(jīng)常會(huì)在此工藝過(guò)程的同時(shí)被氧化了。不過(guò)，若派通晶體管的柵極以一種多層的結(jié)構(gòu)形成的話，諸如以一層金屬硅化物形成于多晶硅電極的表面上，則派通晶體管柵極的上緣便不會(huì)被氧化，或只是稍微被氧化。在這種情況中，派通晶體管柵極的上緣即可以維持通常的形狀，諸如圖2的實(shí)施例中所顯示的形狀。下拉晶體管14的柵極38，則通常是具有通常的矩形造形。柵極38的上緣的某部分圓滑化可以在不同的氧化層環(huán)繞著柵極形成時(shí)發(fā)生，但這種圓滑化只是次要的，并不會(huì)顯著地改變?cè)谙吕w管的通道內(nèi)所形成的電場(chǎng)分布情形。雖然圖中顯示下拉與派通晶體管，在其各自的源極/漏極區(qū)之間的通道具有大致相等的長(zhǎng)度，但在多種情況之下，派通晶體管的通道會(huì)被制作得比下拉晶體管的通道長(zhǎng)。在氧化之后，接著即執(zhí)行一次蝕刻的程序，以除去多晶硅氧化物，之后再以現(xiàn)有的方式進(jìn)行進(jìn)一步的工藝處理，以便完成SRAM的制作。
派通晶體管的互導(dǎo)被差異氧化的工藝所減低的程度，是根據(jù)派通晶體管柵極的下緣有多少被除去而定的。這樣，便必須要決定多晶硅氧化工藝的時(shí)間，并因而可以決定派通晶體管的相對(duì)電導(dǎo)可以減低的程度。而這可以利用判定派通晶體管以及下拉晶體管之間，若要針對(duì)一個(gè)給定的晶體管尺寸以及幾何造形，以及其他的晶體管與存儲(chǔ)單元特性而獲得一種穩(wěn)定的存儲(chǔ)單元，其間電流的流動(dòng)的差異有多少而決定。當(dāng)然，減低可流經(jīng)派通晶體管的電流量會(huì)對(duì)SRAM的其他性能特性，諸如存取速度等有所沖擊，因此便不應(yīng)將派通晶體管的電流容量減少太多。
若派通晶體管柵極的邊緣是由相對(duì)于硅具有不同于派通晶體管柵極的中央部分所使用的N型多晶硅的功函數(shù)(work function)的材料所制成的話，便可以獲得與圖2中的實(shí)施例相似的一種效應(yīng)。例如，派通晶體管柵極可由P型多晶硅制成，其相對(duì)于硅具有與N型多晶硅不同的功函數(shù)。在這樣的一種實(shí)施例中，形成于派通晶體管柵極表面上的一層硅化鎢，可與多晶硅柵極的N型中央部分與P型邊緣部分兩者相接觸，以便將整個(gè)的柵極維持作為一個(gè)等電位的表面。派通晶體管柵極邊緣的功函數(shù)的差異，會(huì)以一種顯著改變派通晶體管的互導(dǎo)的方式，在實(shí)質(zhì)上改變通道內(nèi)與在源極/漏極接觸區(qū)的邊緣所產(chǎn)生的電場(chǎng)。柵極的P型邊緣部分的寬度與摻雜可加以改變，以將派通晶體管的互導(dǎo)相對(duì)于下拉晶體管晶調(diào)整至所需要的程度。圖2中的實(shí)施例是比這種變化更好的實(shí)施例，因?yàn)閳D2中的實(shí)施例利用較少的工藝步驟，以及較寬松的設(shè)計(jì)準(zhǔn)則，便能夠制造出來(lái)。
圖3與圖4中所顯示的是與制作一種包含有依據(jù)圖2中所顯示的方式而調(diào)整派通晶體管的存儲(chǔ)單元的SRAM，及有關(guān)的某些工藝步驟。由于SRAM的大部分構(gòu)造與工藝都是公知的，故在此不予詳細(xì)討論。首先參考圖3，其中顯示的是SRAM的存儲(chǔ)單元在工藝過(guò)程的中間階段的情形。場(chǎng)氧化物元件絕緣區(qū)32已被形成于基底30之上，一層?xùn)艠O氧化物(未顯示)也已被形成于基底30之上，且一層摻雜多晶硅也已被形成于柵極氧化物層之上。摻雜多晶硅層已利用一種現(xiàn)有的方式進(jìn)行成像，以便提供具有通常構(gòu)造的一下拉晶體管柵極，并在派通晶體管18的通道上提供一個(gè)未經(jīng)成形的電極。源極/漏極的植入自動(dòng)對(duì)準(zhǔn)于柵極38，43。如果這些晶體管要采用一低摻雜漏極的源極/漏極的構(gòu)造，那么，只有植入的低摻雜漏極(LDD)部分通常會(huì)在此時(shí)進(jìn)行。
參考圖4，在柵極如圖3中所顯示地被構(gòu)圖之后，一層掩模46便被形成于下拉晶體管的柵極之上，以便保護(hù)柵極中的多晶硅層。有數(shù)種不同的掩模材料都可以用來(lái)保護(hù)下拉晶體管的柵極。例如，利用TEOS(tetra-ethyl-ortho-silicate)進(jìn)行化學(xué)氣相沉積所形成的一層厚度50至500A的氧化硅，或者利用相類(lèi)似的方式所形成的一層高溫氧化物層均可，以一層氮化硅或下拉所形成的保護(hù)性掩模，可以對(duì)進(jìn)一步氧化提供較佳的抵抗力。在掩模46形成之后，形成于派通晶體管18的柵極上的任何氧化物或掩摸材料皆被除去。這可以利用在下拉晶體管的至少柵極上形成一層保護(hù)性的光致抗蝕劑掩模，并且，當(dāng)負(fù)載晶體管被形成于SRAM的基底上時(shí)，亦形成于負(fù)載晶體管之上而完成。利用稀釋的HF溶液，或利用各向同性含氟蝕刻劑的氧化物干蝕刻(isotropic fluoride-based oxide dry etch)工藝，皆可將派通晶體管的柵極表面上的任何氧化物層除去。其他的掩模材料也根據(jù)需要而加以去除。當(dāng)然，前面制作工序步驟的光致抗蝕劑掩模，都會(huì)在任何的氧化工藝步驟中被灰化(ashed)，這樣便可能不需要再多包括一個(gè)特別的步驟來(lái)將光致抗蝕劑掩模除去。接著，再進(jìn)行一次延長(zhǎng)的氧化工序，以將派通晶體管柵極的多晶硅層氧化到所需要的程度。
進(jìn)一步的工藝步驟接著便可以繼續(xù)進(jìn)行，以便完成SRAM的制作。若某些或全部的SRAM晶體管都采用LDD源極/漏極區(qū)，則柵極上的氧化物或其他掩模層便都被去除。氧化物分隔層接著再以一般CVD氧化物沉積與回蝕刻的工序而形成于柵極的兩側(cè)面中之一上，接著再形成LDD電極的重?fù)诫s部分。若不須進(jìn)行進(jìn)一步的源極漏極區(qū)摻雜的話，圖4中構(gòu)造的工藝程序便繼續(xù)進(jìn)行一層厚絕緣層的沉積。不論哪種情況，都需要進(jìn)一步的現(xiàn)有工藝步驟來(lái)完成此器件的制作。
雖然已公開(kāi)了本發(fā)明的優(yōu)選實(shí)施例，但是這些實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可以作出更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由后附的權(quán)利要求書(shū)所界定。
權(quán)利要求
1.一種SRAM，其具有以位線進(jìn)行尋址的多個(gè)SRAM存儲(chǔ)單元，這些SRAM存儲(chǔ)單元包括一高參考電位接點(diǎn)與一低參考電位接點(diǎn)；一電荷存儲(chǔ)節(jié)點(diǎn)；一下拉晶體管，其連接至該電荷存儲(chǔ)節(jié)點(diǎn)與該低參考電位接點(diǎn)，該下拉晶體管具有一源極，一漏極與一下拉晶體管柵極；以及一派通晶體管，其連接至該電荷存儲(chǔ)節(jié)點(diǎn)與一條位線，該派通晶體管具有一源極，一漏極與一派通晶體管柵極，派通晶體管柵極具有一下表面，其比該下拉晶體管的柵極的下表面被彎曲到更大的程度。
2.如權(quán)利要求1所述的SRAM，其中該派通晶體管柵極的下緣以比該下拉晶體管柵極的下緣高的位置被設(shè)置于一基底的表面之上。
3.如權(quán)利要求2所述的SRAM，其中該派通晶體管柵極的下緣以足夠的高度被設(shè)置于該基底的表面之上，使相比于一個(gè)具有平坦下電極的派通晶體管所產(chǎn)生的電場(chǎng)，其能改變?cè)撆赏ňw管一通道區(qū)內(nèi)所形成的電場(chǎng)達(dá)到一足夠量，用以改變?cè)撆赏ňw管的互導(dǎo)。
4.如權(quán)利要求2所述的SRAM，其中該派通晶體管柵極的下緣被舉升離開(kāi)該派通晶體管的通道區(qū)部分的基底表面，其舉升的程度大于在該派通晶體管柵極的下表面的中心部分。
5.一種SRAM，其具有以位線尋址的多個(gè)SRAM存儲(chǔ)單元，這些SRAM存儲(chǔ)單元包括一高參考電位接點(diǎn)與一低參考電位接點(diǎn)；一電荷存儲(chǔ)節(jié)點(diǎn)；一下拉晶體管，其連接至該電荷存儲(chǔ)節(jié)點(diǎn)與該低參考電位接點(diǎn)，該下拉晶體管具有一源極，一漏極與一下拉晶體管柵極；以及一派通晶體管，其連接至該電荷存儲(chǔ)節(jié)點(diǎn)與一條位線，該派通晶體管具有一源極，一漏極，一通道與一派通晶體管柵極，該派通晶體管柵極具有一裝置可在該派通晶體管的通道區(qū)內(nèi)產(chǎn)生一特定構(gòu)形的電場(chǎng)，其中所產(chǎn)生的該電場(chǎng)在通道區(qū)內(nèi)緊接著派通晶體管的源極與漏極之處被減低強(qiáng)度。
6.一種制作SRAM的方法，其步驟包含提供一基底與形成于該基底上的導(dǎo)線，其中一第一導(dǎo)線形成于一下拉晶體管的通道區(qū)之上，而一第二導(dǎo)線形成于一派通晶體管的通道區(qū)之上；以一種保護(hù)該第一導(dǎo)線免受氧化的方式遮蔽該第一導(dǎo)線；以及將該第二導(dǎo)線暴露于一氧化環(huán)境中，而該第一導(dǎo)線則被遮蔽，以使該第一與第二導(dǎo)線具有不同的橫截面構(gòu)形。
7.如權(quán)利要求6所述的方法，其中該第一與第二導(dǎo)線的至少一個(gè)下方部分為摻雜多晶硅。
全文摘要
一種具有增進(jìn)穩(wěn)定性的SRAM存儲(chǔ)單元,其包括的派通晶體管(pass transistors)的柵極利用氧化工序來(lái)定型,以使柵極的下緣被舉升離開(kāi)基底表面。由于負(fù)載與下拉晶體管(load and pull－down transistors)的柵極在氧化工序被遮蔽起來(lái),負(fù)載與下拉晶體管的柵極可具有習(xí)知的矩形造型。相對(duì)于流經(jīng)下拉晶體管的電流,派通晶體管的柵極經(jīng)過(guò)修改造型,減低了流經(jīng)派通晶體管的電流,因而減低了數(shù)據(jù)由SRAM存儲(chǔ)單元中被不恰當(dāng)?shù)負(fù)p失掉的機(jī)會(huì)。
文檔編號(hào)H01L27/11GK1180246SQ9611272
公開(kāi)日1998年4月29日 申請(qǐng)日期1996年10月14日 優(yōu)先權(quán)日1996年10月14日
發(fā)明者孫世偉 申請(qǐng)人:聯(lián)華電子股份有限公司