專利名稱：制備自對(duì)準(zhǔn)硅化物結(jié)構(gòu)半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制備半導(dǎo)體器件的方法尤其是涉及一種具有硅化物薄膜的半導(dǎo)體晶體管的制備方法，而該晶體管的硅化物薄膜的源/漏區(qū)和柵電極是自對(duì)準(zhǔn)的，亦即該晶體管具有自對(duì)準(zhǔn)的硅化物結(jié)構(gòu)。
為了適應(yīng)半導(dǎo)體器件的高集成度和小尺寸的要求，柵電極的尺寸要求愈來愈小，厚度要求愈來愈薄。而源漏區(qū)也必須制做成更薄的結(jié)深。這就導(dǎo)致柵線的電阻增加。源漏區(qū)將有較大的薄膜電阻。此外，半導(dǎo)體器件的高集成度也將導(dǎo)致引線長度增加，而另一方面又要求半導(dǎo)體有更高的運(yùn)行速度。因此，要獲得理想的性能，用常規(guī)的多晶硅柵電極制作半導(dǎo)體器件已不再成為可能。
為了解決這個(gè)問題，已經(jīng)提出了利用自對(duì)準(zhǔn)硅化物(Salicide)結(jié)構(gòu)來制作。在這種結(jié)構(gòu)中，晶體管的多晶硅柵電極和源/漏區(qū)上都做一層能自對(duì)準(zhǔn)的金屬硅化物層，例如硅化鈦，由此來降低柵電極和源/漏區(qū)的電阻。
然而，上述的自對(duì)準(zhǔn)硅化物結(jié)構(gòu)又出現(xiàn)了一個(gè)問題，即二氧化硅薄膜與鈦在邊墻上有反應(yīng)而生成鈦，雖然量很少，然而仍使柵電極和源/漏區(qū)之間產(chǎn)生短路電流。
解決這個(gè)問題的一種措施是由日本特許(未經(jīng)審查)公開號(hào)4-34933所建議的用濕法刻蝕法將產(chǎn)生短路電流的那部分除去。下面將結(jié)合附

圖1A至1D剖視圖來說明這個(gè)方法中的相應(yīng)的各個(gè)步驟。
如圖1A所示，柵多晶硅薄膜3制備在硅基底1上，而柵絕緣薄膜層2則夾在這兩層中間。而柵多晶硅薄膜3表面的邊上圍有邊墻5，該邊墻5是由絕緣材料構(gòu)成的。硅基底1上源/漏區(qū)中有一部分是暴露在空氣中的。整個(gè)生成物上再用濺射或蒸鍍方法覆蓋有一層鈦薄膜6。
半導(dǎo)體基底1再經(jīng)過熱處理之后就在柵多晶硅薄膜3上和源/漏區(qū)4上都生成硅化鈦薄膜7，如圖1B所示。
然后再用硫酸和過氧化氫的混合溶液作為刻蝕劑將鈦薄膜6中不起反應(yīng)的那部分6a用刻蝕法去除，盡管這種將硅化鈦中的鈦去除的方法有很好的刻蝕選擇性。但仍有硅化鈦薄膜7中的7a部分，雖然量很小，卻還殘留在邊墻5上未被刻蝕掉。如圖1C所示。
此后，再用NH4OH和H2O2的混合溶液作為刻蝕劑再將硅化鈦薄膜7的殘部7a去除。這種溶液對(duì)于硅化鈦中去除鈦的刻蝕選擇性是比較差的。這樣，在邊墻上所形成的硅化鈦就被去除了。于是就有可能阻止柵電極3和源/漏區(qū)4之間產(chǎn)生短路電路。
然而，上述的日本特許公開(未經(jīng)審查)4-34933號(hào)所建議的方案尚有兩個(gè)問題一是在刻蝕殘留在邊墻上的尚未蝕去的硅化鈦薄膜的同時(shí)，柵電極薄膜上和源/漏區(qū)上的硅化鈦薄膜也被刻蝕消損，導(dǎo)致柵電極和源/漏區(qū)的電阻增加；二是由于硅化鈦薄膜和柵多晶硅薄膜之間的界面上和硅化鈦薄膜和硅基底之間的界面上受到邊緣刻蝕也會(huì)引起柵電極和源/漏區(qū)電阻的進(jìn)一步繼續(xù)上升。
另一例子是日本特許公開號(hào)(未經(jīng)審查)7-99171所建議的一種制備MOS晶體管的方法，該方法能降低薄膜電阻而不致出現(xiàn)架橋現(xiàn)象。該方法包括如下步驟在硅基底上制作柵電極，制作源/漏擴(kuò)散層，整體沉積鈦膜，整體熱處理以生成TiSi2層，然后用H2O2和H2SO4的混合溶液有選擇性地蝕除不起反應(yīng)的鈦和鈦化合物而不除TiSi2。
然而，這個(gè)方法也存在著與上述已有的第一種方法同樣的兩個(gè)問題。
本發(fā)明的目的是提供一種方法，該方法可以完全消除邊墻上的鈦膜或硅化鈦薄膜而又不致增加?xùn)烹姌O和源/漏區(qū)的電阻。
本發(fā)明提供一種制備半導(dǎo)體器件的方法，包括步驟(1)在一個(gè)其表面包含有一柵電極3和該柵電極3的邊表面上的絕緣邊墻5以及其中有源和漏區(qū)4的基底1上形成一金屬薄膜6；(2)用熱處理半導(dǎo)體基底1的方法使金屬薄膜6和硅起反應(yīng)而在柵電極3和源/漏區(qū)4上形成一金屬硅化物薄膜7；
(3)將金屬膜6中的尚未硅化的部分剝蝕掉，其特征在于還有一步驟(4)，利用等離子體強(qiáng)化的化學(xué)汽相沉積(CVD)將殘留在邊墻5上尚未刻蝕掉的未硅化的部分除掉，這一步驟是在第(3)步之后進(jìn)行的。
本發(fā)明還進(jìn)一步提供一種半導(dǎo)體器件的制作方法，包括(1)在一個(gè)其表面包含有柵電極3和該柵電極4邊表面上的絕緣邊墻5，以及其中有源和漏區(qū)4的基底1上形成金屬薄膜6；(2)用熱處理半導(dǎo)體基底1的方法使金屬薄膜6和硅起反應(yīng)而在柵電極3和源和漏區(qū)4上形成一金屬硅化物薄膜7；其特征在于(3)采用等離子體強(qiáng)化的化學(xué)汽相沉積方法將邊墻5上的金屬薄膜6或金屬硅化物7部分除去，這第一步驟(3)可以放在步驟(1)和(2)之間，也可以放在步驟(2)之后進(jìn)行。
將金屬薄膜的尚未硅化部分刻蝕掉的這一步驟可以放在步驟(3)之后進(jìn)行。
例如，金屬薄膜用的是鈦(Ti)，鉭(Ta)，鉬(Mo)，鎢(W)。
采用等離子體強(qiáng)化的化學(xué)汽相沉積方法時(shí)，柵電極和源/漏區(qū)上都會(huì)生成二氧化硅薄膜。
在采用等離子體強(qiáng)化的化學(xué)汽相沉積方法時(shí)，最好在半導(dǎo)體基底上施以高頻電場。由于采用等離子體強(qiáng)化的化學(xué)汽相沉積方法，可以進(jìn)行電子回施共振的化學(xué)汽相沉積(ECR-CVD)把微波施加到半導(dǎo)體基底上去。
在化學(xué)汽相沉積時(shí)所采用的處理氣體，最好是惰性氣體例如氟(Ar)氣。
按照本發(fā)明，電導(dǎo)薄膜如鈦薄膜和硅化鈦薄膜，由于等離子體強(qiáng)化的化學(xué)汽相沉積在斜面上的刻蝕性能而被去除，因此有可能做到防止柵電極和源/漏區(qū)之間產(chǎn)生短路電流，而且也不致減少硅化物薄膜的厚度，也不會(huì)在柵多晶硅膜和源/漏擴(kuò)散區(qū)上的硅化物膜層上出現(xiàn)邊緣刻蝕現(xiàn)象。
此外，在金屬薄膜上生成多晶硅時(shí)，也可使柵多晶硅膜和源/漏區(qū)擴(kuò)散層在硅化過程中防止雜質(zhì)分布發(fā)生無序變化。
本發(fā)明的優(yōu)點(diǎn)和上述或其他目的將在下面參照附圖加以詳細(xì)描述，附圖中的相同標(biāo)號(hào)是表示相同或相類似的部分。
圖1A至1D半導(dǎo)體器件的剖面視圖，表示已有的半導(dǎo)體器件制作方法各個(gè)步驟；圖2A至2D表示本發(fā)明的第一實(shí)施例中半導(dǎo)體器件制作方法各個(gè)步驟的半導(dǎo)體器件剖面視圖；圖3本發(fā)明的實(shí)施例中所采用偏ECR-CVD裝置的剖面視圖；圖4表示偏ECR-CVD裝置中生長率和刻蝕率與基底入射角相互關(guān)系的曲線圖；圖5表示偏ECR-CVD裝置中生長率和刻蝕率與基底入射角相互關(guān)系的曲線圖；圖6A到6D表示本發(fā)明的第二實(shí)施例中半導(dǎo)體器件制作方法各個(gè)步驟的半導(dǎo)體器件剖面視圖；圖7A和7B表示按照本發(fā)明第二實(shí)施例一種變型半導(dǎo)體器件制作方法各步驟的半導(dǎo)體器件剖面視圖；圖8A至8D表示按照本發(fā)明第三實(shí)施例半導(dǎo)體器件制作方法各步驟的半導(dǎo)體器件剖面視圖；圖9A至9C表示按照本發(fā)明第四實(shí)施例的方法各步驟的半導(dǎo)體器件剖面視圖。
下面參照附圖2A至2D敘述第一實(shí)施例。
首先，在硅基底1上制作一柵多晶硅薄膜3在兩層中間夾有一柵絕緣薄膜2。然后，在硅基底1上用離子滲雜法注入小劑量的n型雜質(zhì)以形成具有低雜質(zhì)濃度的擴(kuò)散層。然后，再用化學(xué)汽相沉積(下文將略稱為CVD)在整個(gè)基底1上沉積一層二氧化硅薄膜。在二氧化硅薄膜用各向異性的反應(yīng)離子刻蝕(RIE)法返回腐蝕在柵多晶硅膜3一表面的邊緣周圍形成邊墻5。然后，再對(duì)整個(gè)基底1進(jìn)行離子滲入n型雜質(zhì)而使擴(kuò)散層具有高濃度的雜質(zhì)。這次形成的擴(kuò)散層和上次形成的擴(kuò)散層就作為源和漏的擴(kuò)散層4。邊墻5即將源和漏擴(kuò)散層4與柵多晶硅薄膜3在電氣上絕緣開。
然后，再用濺射法或CVD法在整個(gè)產(chǎn)物上沉積上一層鈦薄膜6，再用約750℃熱處理以便僅在柵多晶硅薄膜3和源/漏擴(kuò)散層4上有選擇地形成硅化鈦薄膜7，如圖2所示。
然后，再用濕法刻蝕，以H2SO4和H2O2的混合溶液作刻蝕劑，將尚未將變成硅化鈦的多余的鈦蝕除。但是濕法刻蝕后，硅化鈦薄膜7的7a，如圖2B所示，在邊墻5表面上仍然有未腐蝕掉的部分，盡管量很少。
這時(shí)，就采用屬于等離子強(qiáng)化的CVD中的一種方式，即電子回旋共振型的化學(xué)汽相沉積法(下文略稱為ECR-CVD)，以將殘留在邊墻5上的硅化鈦7a部分除去。
圖3是偏EVR＝CVD裝置的示意圖。其中對(duì)基底加上一個(gè)高頻偏置。如圖所示，偏ECR-CVD裝置中包括一等離子室11，和一設(shè)置在等離子室11上部的微波入口12。等離子室11中還有入氣口13a和13b和出氣口14。處理氣體是由入氣口13a和13b進(jìn)入等離子室11而通過出氣口14排出。在等離子室11中還豎著一個(gè)襯托15，將被處理的硅基底1即安置在這個(gè)襯托15上。
襯托15上接有一高頻電源18，并在襯托15上加上高頻偏置。有一個(gè)主線卷16是繞在等離子室11的外圍。緊靠在襯托15的底下還設(shè)置一個(gè)輔助線圈17。這兩個(gè)線圈16和17就可在等離子室11內(nèi)建立起一個(gè)磁場。
當(dāng)氧氣(O2)經(jīng)過入氣口13b進(jìn)入等離子室11時(shí)，微波也輸入到等離子室11從而就產(chǎn)生等離子體。然后，氬氣(Ar)帶著硅烷氣也從入氣口13a進(jìn)入等離子室11，這樣就在基底1上沉積一層二氧化硅薄膜。與此同時(shí)，在基底1上還加上了高頻電場，以致利用氬氣對(duì)硅基底1進(jìn)行等離子刻蝕。
圖4和圖5表示在偏ECR-CVD裝置中薄膜沉積率和刻蝕率的曲線。其中，圖4是獨(dú)立地表示在偏EVR-CVD裝置中薄膜沉積率和刻蝕率的曲線。實(shí)際上將薄膜后積率減去刻蝕率就走凈生長率，如圖5所示。在圖4和圖5中硅基底是平放位置，即入射角是0°。每即柵多晶硅3和源/漏擴(kuò)散層4一表面是向上的。在第一實(shí)施例中，硅基底1是平放位置時(shí)的薄膜沉積率是等于或略大于刻蝕率。在圖4中，曲線A中表示硅基底在平放位置時(shí)，薄膜沉積率是等于或略大于刻蝕率，刻蝕率用虛線B表示。
根據(jù)圖5中的曲線A1，可以理解，在硅基底1處于平放位置(入射角為0°)的條件下從未發(fā)生刻蝕，因此二氧化硅從未沉積或者僅僅少量沉積。
在第一實(shí)施例中當(dāng)入射角是45°時(shí)即對(duì)于邊墻而言，刻蝕率就大于薄膜沉積率。因此殘留在邊墻5上的硅化鈦薄膜7a就被刻蝕掉了。偏ECR-CVD法的特定薄膜沉積條件是硅烷流量15-30sccm氧氣流量23-45sccm氬氣流量70-100sccm微波輸出功率2000千瓦高頻偏置輸出功率1400千瓦薄膜沉積溫度300-350℃在這些條件下，在基底1的平放部位上的薄膜的凈沉積率約為3000-0埃/分鐘。
于是，經(jīng)過偏ECR-CVD方法的少量薄膜沉積之后，當(dāng)薄膜沉積足夠高時(shí)，邊墻上的刻蝕很弱，用偏ECR-CVD方法就在硅基底1的平放部位處形成二氧化硅薄膜8，如圖2C所示。另一方面，當(dāng)薄膜沉積率等于零時(shí)，則邊墻5上的刻蝕就相對(duì)加強(qiáng)了，于是邊墻5上的二氧化硅薄膜就被刻蝕掉，如圖2D所示。因?yàn)闅埩粼谶厜?上的硅化鈦膜7a在上述兩種處理過程中都可被刻蝕掉。于是就可以阻止柵多晶硅薄膜3和源/漏擴(kuò)散層4之間產(chǎn)生短路電流。
下面再參照?qǐng)D6A到6D來描述本發(fā)明的第二個(gè)實(shí)施例。
與第一實(shí)施例相類似，如圖6A所示，首先將柵多晶硅薄膜3形成在硅基底1上，中間夾一層絕緣層2。然后，用離子滲雜少劑量地注入n型雜質(zhì)到硅基底1上形成低雜質(zhì)濃度的擴(kuò)散層。再用CVD對(duì)整個(gè)基底1沉積二氧化硅薄膜。再用各向異性RIE對(duì)二氧化硅膜返回刻蝕，以在柵多晶硅的邊表面上生成邊墻5。然后，對(duì)硅基底1再用離子法注入n型雜質(zhì)，而形成高雜質(zhì)濃度的擴(kuò)散層。用這種方法形成的擴(kuò)散層和用前述方法形成的擴(kuò)散層將作為源和漏的擴(kuò)散層4。邊墻5即把柵多晶硅薄膜3和源/漏擴(kuò)散層4在電氣上絕緣開來。
然后，用濺射法或CVD法對(duì)整個(gè)產(chǎn)物上沉積一鈦膜6，如圖6B所示。
然后，將沉積在邊墻5上的鈦膜6用偏ECR-CVD法除去。這種方法是屬于等離子強(qiáng)化的CVD方法類，用這種方法把高頻偏置用到基底1上。使用偏ECR-CVD法沉積薄膜的條件是和第一實(shí)施例介紹的一樣。和第一實(shí)施例相類似，當(dāng)薄膜沉積率提高時(shí)，二氧化硅薄膜8即沉積在硅基底1的平放部位上，如圖6C所示。另一方面，當(dāng)薄膜沉積率很小時(shí)，則二氧化硅薄膜8并不沉積，而墻5卻被刻蝕呈斜坡形，如圖7A所示。
然后，對(duì)整個(gè)產(chǎn)物進(jìn)行750°的熱處理，以使僅僅在柵多晶硅膜3和源/漏擴(kuò)散層4上形成硅化鈦薄膜7，如圖6D和7B所示。因?yàn)樵谶厜?上不論在哪種情況下(圖6C和7A)都已不存在鈦，都已不存在鈦，所以邊墻5上不會(huì)再有硅化鈦膜沉積。于是就有在柵電極3和源/漏區(qū)4之間阻止產(chǎn)生短路電流的可能。
如果鈦薄膜6還有部分殘留在邊墻5上未被反應(yīng)掉，就可用濕法刻蝕將它們除去。
下面再結(jié)合附圖8A到8D描述第三個(gè)實(shí)施例。
與第一實(shí)施例相類似，如圖8A所示，先是將柵多晶硅膜3成形的硅基底1上，中間夾一層?xùn)沤^緣薄膜2。然后，在基底1上用小劑量離子注入n型雜質(zhì)，制成低雜質(zhì)濃度一擴(kuò)散層。然后，在整個(gè)硅基底1上用CVD沉積二氧化硅膜。二氧化硅膜用各向異性的RIE法返回刻蝕而在柵多晶硅膜3的邊表面上形成邊墻5。然后，再用離子注入n型雜質(zhì)到硅基底1上而形成雜質(zhì)濃度的擴(kuò)散層。如此形成的擴(kuò)散層和前述形成的擴(kuò)散層就作為源和漏的擴(kuò)散層4。邊墻5在電氣上將柵多晶硅膜3和源和漏擴(kuò)散層4絕緣起來。然后，再用濺射法或CVD法對(duì)整個(gè)產(chǎn)物上沉積一層鈦，如圖8B所示。
然后，再用偏ECR-CVD法將沉積在邊墻5上的鈦膜6除去。在使用偏ECR-CVD法時(shí)，有一多晶硅膜9會(huì)沉積在柵多晶硅膜3和源/漏擴(kuò)散層4上面，如圖8所示。使用偏ECR-CVD法沉積薄膜的條件如下硅烷流量15-25sccm氧氣流量0sccm氬氣流量70-100sccm微波輸出功率2000千瓦高頻偏置輸出功率1400千瓦薄膜沉積溫度300-350℃然后，將硅基底1進(jìn)行熱處理。柵多晶硅膜3和源/漏擴(kuò)散層4上的鈦就和硅起反應(yīng)而生成硅化鈦薄膜7，如圖8D所示。但硅化鈦薄膜7并不沉積在邊墻5上，因?yàn)樵谶厜?上沒有鈦。此外，在硅化鈦膜7沉積在柵多晶硅膜3和源/漏擴(kuò)散層4上時(shí)，處在鈦中的硅就擴(kuò)散到鈦中而后形成硅化鈦。這樣，已經(jīng)含在柵多晶硅膜3和源/漏擴(kuò)散層4中的硅就不能讓再擴(kuò)散到鈦中。因此就阻止了柵多晶硅膜3中的雜質(zhì)濃度的變化和源/漏擴(kuò)散層4中的雜質(zhì)分布的無序化。
如果還有部分鈦膜殘留在邊墻5上未起反應(yīng)，則可以用濕法腐蝕將它們除去。如果還有部分多晶硅膜殘留在邊墻上未起反應(yīng)，則可以用化學(xué)干法刻蝕將其除去。
下面再結(jié)合附圖9A至9C描述本發(fā)明的第四個(gè)實(shí)施例。
與第一實(shí)施例相類似，如圖9A所示。柵多晶硅薄膜3和邊墻5都制備在硅基底1上。源/漏擴(kuò)散層4也制備在基底1上。邊墻5將柵多晶硅膜3和源/漏擴(kuò)散層4電氣上絕緣開，然后，鈦薄6即用濺射法或CVD法沉積在整個(gè)產(chǎn)物上，接著，進(jìn)行750℃熱處理，以使在柵多晶硅膜3和源/漏擴(kuò)散層4上有選擇性地形成硅化鈦膜7，如圖9A所示。
然后，采用偏ECR-CVD法并以與第一實(shí)施例相同的條件處理，將鈦膜6清除掉，并且鈦膜6下還會(huì)有極少量的硅化鈦。
在用偏ECR-CVD法處理過程中，二氧化硅膜8是沉積在柵多晶硅膜3和源/漏擴(kuò)散層4上，此時(shí)膜的沉積率是足夠高的，如圖9B所示。另一方面當(dāng)膜的沉積率等于零時(shí)，就不會(huì)沉積出二氧化硅膜8，而邊墻5就被刻蝕，如圖9C。
本發(fā)明已經(jīng)用了幾個(gè)最佳實(shí)施例予以闡明，顯然，本發(fā)明的主題并不受這幾個(gè)特定的實(shí)施例的局限。相反，本發(fā)明的主題可以包括各種類型改進(jìn)和其他等同物，只要在下列權(quán)利要求的范圍和含意之內(nèi)即可。
例如，上述實(shí)施例中，雖然是用鈦來沉積的，但難熔金屬如鎢(W)，鉭(Ta)，鉬(Mo)等都可代替鈦(Ti)作為沉積用的金屬膜，從而可制成相應(yīng)的金屬硅化物膜。
此外，必須注意到本發(fā)明還可以適用于制作具有單漏結(jié)構(gòu)的晶體管，如具有LDD-結(jié)構(gòu)的晶體管。
權(quán)利要求
1.一種制作半導(dǎo)體器件的方法，包括步驟為(a)在一下半導(dǎo)體基底(1)的上面形成一金屬膜(6)，所說的基底(1)包含有在其表面上的一柵電極(3)，所說柵電極(3)的邊表面上覆蓋著的絕緣邊墻(5)，和在其中已形成的源和漏區(qū)(4)；(b)用熱處理方法處理所說的半導(dǎo)體基底(1)使所說的金屬膜(6)與硅起反應(yīng)而在所說的柵電極(3)和所說的源和漏區(qū)(4)上都形成一金屬硅化物薄膜(7)；(c)將所說金屬膜(b)中尚未硅化的部分刻蝕掉；其特征在于步驟(d)采用等離子體強(qiáng)化的化學(xué)汽相沉積法除去步驟(c)中所說的邊墻(5)上殘留的尚未刻蝕掉的所說的尚未硅化的部分(7a)，所說的步驟(d)是在繼步驟(c)之后進(jìn)行的。
2.一種如權(quán)利要求1所說的方法，其特征在于所說的等離子體強(qiáng)化的化學(xué)汽相沉積法是用微波加到所說的半導(dǎo)體基底(1)上的電子回旋共振化學(xué)汽相沉積方法。
3.一種如權(quán)利要求1或2所說的方法，其特征在于當(dāng)所說的等離子體強(qiáng)化的化學(xué)汽相沉積過程中有高頻電場加到所說的半導(dǎo)體基底(1)上。
4.一種如權(quán)利要求1或2所說的方法，其特征在于用所說步驟(d)中所說的等離子體強(qiáng)化的化學(xué)汽相沉積法，在所說的柵電極(3)和所說的源和漏區(qū)(4)上都形成二氧化硅薄膜(8)。
5.一種制作半導(dǎo)體器件的方法，包括步驟(a)在一個(gè)半導(dǎo)體基底(1)的上面形成一金屬膜(6)，所說的基底(1)包含有在其表面上的一柵電極(3)，所說的柵電極(3)的邊表面上覆蓋著的絕緣邊墻(5)，和在其中已形成的源和漏區(qū)(4)；(b)用熱處理方法處理所說的半導(dǎo)體基底(1)，使所說的金屬膜(6)與硅起反應(yīng)，而在所說的柵電極(3)和所說的源和漏區(qū)(4)上都形成一金屬硅化物薄膜(7)；其特征在于步驟(c)采用等離子體強(qiáng)化的化學(xué)汽相沉積法將所說的邊墻(5)上形成的所說的金屬膜(6)或金屬硅化物膜(7)的部分除去，所說的步驟(c)是可以安排在步驟(a)和步驟(b)之間，也可安排在步驟(b)之后。
6.一種如權(quán)利要求5所說的方法，其特征在于還包括步驟(d)如果必要的話，刻蝕掉所說金屬膜(6)中尚未硅化的部分(7a)，所說的步驟(d)是安排在所說的步驟(c)的后面。
7.一種如權(quán)利要求5或6所說的方法，其特征在于采用步驟(d)中所說的等離子體強(qiáng)化的化學(xué)汽相沉積方法，在所說的柵電極(3)和所說的源和漏區(qū)(4)上都形成二氧化硅薄膜(8)。
8.一種如權(quán)利要求5或6所說的方法，其特征在于當(dāng)進(jìn)行所說的等離子體強(qiáng)化的化學(xué)汽相沉積處理時(shí)，在所說的半導(dǎo)體基底(1)上施加高頻電場。
9.一種如權(quán)利要求5或6所說的方法，其特征在于其中所說的等離子體強(qiáng)化的化學(xué)汽相沉積法是在所說的半導(dǎo)體基底(1)上施加以微波的電子回旋共振化學(xué)汽相沉積法。
10.一種如權(quán)利要求5或6所說的方法，其特征在于其中所說的金屬膜是用鈦(Ti)，鉭(Ta)，鉬(Mo)，和鎢(W)中的一種制成的。
全文摘要
一種制作半導(dǎo)體器件的方法，包括步驟a.在半導(dǎo)體基底的上面形成一金屬膜；b.采用熱處理方法處理基底使金屬膜和硅起反應(yīng)而在柵電極和源/漏區(qū)上形成金屬硅化物薄膜；c.將金屬膜中尚未硅化的部分刻蝕掉；并再包括步驟d.采用等離子體強(qiáng)化的化學(xué)汽相沉積法將殘留在尚未刻蝕掉的尚未硅化的部分或金屬膜除掉。本方法適用于自對(duì)準(zhǔn)的硅化結(jié)構(gòu)的半導(dǎo)體器件，憑借等離子強(qiáng)化的化學(xué)汽相沉積法使得有可能完全去除形成在邊墻上的金屬薄膜或金屬硅化物薄膜。
文檔編號(hào)H01L29/78GK1155160SQ9611983
公開日1997年7月23日 申請(qǐng)日期1996年9月26日 優(yōu)先權(quán)日1996年9月26日
發(fā)明者石川拓 申請(qǐng)人:日本電氣株式會(huì)社