專利名稱：能夠防止襯底電位起伏的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，尤其涉及設(shè)置了襯底電位產(chǎn)生電路的半導(dǎo)體集成電路。
近年來(lái)，隨著信息位數(shù)目的增大，為了減少端子數(shù)目，帶有DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的主流半導(dǎo)體集成電路是那些具有作為輸入端和輸出端的公共端的半導(dǎo)體集成電路。


圖14是帶有普通DRAM的半導(dǎo)體集成電路的輸出緩沖器5的結(jié)構(gòu)的方框圖。如圖14所示，該輸出緩沖器5包括電源節(jié)點(diǎn)55、地節(jié)點(diǎn)以及兩個(gè)串接的N溝道MOS晶體管57、58。一旦輸出控制信號(hào)OEM被啟動(dòng)，N溝道MOS晶體管57、58就被導(dǎo)通或截止，于是數(shù)據(jù)就從輸入/輸出端6被輸出。
一旦數(shù)據(jù)被輸出，節(jié)點(diǎn)51、52的電位通常就被固定在地電平，兩個(gè)N溝道MOS晶體管57、58截止(即被設(shè)定為高阻狀態(tài))。
圖15是輸出緩沖器5的結(jié)構(gòu)的剖視圖。如圖15所示，輸出緩沖器5具有P型半導(dǎo)體襯底60和輸入/輸出端6，在它們之間形成了n+層59。如果在輸入數(shù)據(jù)時(shí)將數(shù)據(jù)等的負(fù)脈沖信號(hào)輸入到輸入/輸出端6，靠近電源的晶體管57就導(dǎo)通，產(chǎn)生了襯底電流，所以襯底電位變成正值。襯底電位如此的起伏不符合需要地惡化了半導(dǎo)體集成電路的器件特性。
本發(fā)明的目的是提供一種即使在輸入數(shù)據(jù)時(shí)向輸入/輸出端輸入了數(shù)據(jù)的負(fù)脈沖信號(hào)的情況下襯底電位也不起伏的半導(dǎo)體集成電路。
根據(jù)本發(fā)明一個(gè)方面的半導(dǎo)體集成電路按照內(nèi)部信號(hào)而輸入和輸出數(shù)據(jù)，該集成電路包括半導(dǎo)體襯底、襯底電位產(chǎn)生電路、檢測(cè)電路以及襯底電位保持電路。襯底電位產(chǎn)生電路產(chǎn)生出提供給半導(dǎo)體襯底的預(yù)定襯底電壓。檢測(cè)電路預(yù)先檢測(cè)襯底電位起伏的可能性。襯底電位保持電路在檢測(cè)電路檢測(cè)了襯底電位起伏的可能性時(shí)通過(guò)再產(chǎn)生提供給半導(dǎo)體襯底的電壓來(lái)防止襯底電位的起伏。
根據(jù)本發(fā)明另一個(gè)方面的半導(dǎo)體集成電路按照內(nèi)部信號(hào)而輸入/輸出數(shù)據(jù)，該集成電路包括半導(dǎo)體襯底、設(shè)置在該半導(dǎo)體襯底上的電源節(jié)點(diǎn)、設(shè)置在該半導(dǎo)體襯底上的輸入/輸出端、連接在該電源節(jié)點(diǎn)和該輸入/輸出端之間的至少一個(gè)N溝道MOS晶體管以及輸出控制電路。該輸出控制電路在數(shù)據(jù)沒有從輸入/輸出端被輸出時(shí)將襯底電壓提供給N溝道MOS晶體管的柵極。
因此，本發(fā)明的主要優(yōu)點(diǎn)是當(dāng)檢測(cè)電路在數(shù)據(jù)輸入/輸出時(shí)預(yù)先檢測(cè)了襯底電位起伏的可能性時(shí)，除了襯底電位產(chǎn)生電路的正常操作外，襯底電位保持電路也進(jìn)行工作，并增大了偏置能力，從而能夠防止襯底電位的起伏。
此外，本發(fā)明的另一個(gè)優(yōu)點(diǎn)是由于給構(gòu)成輸出緩沖器的N溝道MOS晶體管的柵極施加了襯底電壓，所以即使輸入了負(fù)脈沖信號(hào)也沒有襯底電流流動(dòng)，于是防止了襯底電位的起伏。
參看附圖閱讀本發(fā)明的以下詳細(xì)描述將更加清楚本發(fā)明的上述及其它目的、特征、方面和優(yōu)點(diǎn)。
圖1是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體集成電路整個(gè)結(jié)構(gòu)的方框圖。
圖2是圖1的襯底電位產(chǎn)生部分的具體結(jié)構(gòu)的方框圖。
圖3是圖2的振蕩電路和偏置電路的具體結(jié)構(gòu)的電路圖。
圖4是表示圖1的檢測(cè)電路的具體結(jié)構(gòu)的一實(shí)例。
圖5是說(shuō)明圖4所示電路的操作的時(shí)序圖。
圖6表示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)。
圖7是說(shuō)明圖6所示電路的操作的時(shí)序圖。
圖8表示根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)。
圖9是說(shuō)明圖8所示電路的操作的時(shí)序圖。
圖10表示根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)。
圖11是說(shuō)明圖10所示電路的操作的時(shí)序圖。
圖12表示根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)。
圖13是說(shuō)明圖12所示電路的操作的時(shí)序圖。
圖14是帶有普通DRAM的半導(dǎo)體集成電路的輸出緩沖器的結(jié)構(gòu)的電路圖。
圖15是圖14所示輸出緩沖器的結(jié)構(gòu)的剖視圖。
現(xiàn)在參看附圖詳細(xì)描述本發(fā)明的實(shí)施例。在附圖中，相同的標(biāo)號(hào)表示相同或相應(yīng)的部分。
〔第一實(shí)施例〕圖1表示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體集成電路的整個(gè)結(jié)構(gòu)的方框圖。如圖1所示，本實(shí)施例的半導(dǎo)體集成電路在半導(dǎo)體襯底60上形成，并設(shè)置了產(chǎn)生提供給半導(dǎo)體襯底60的襯底電壓Vbb的襯底電位產(chǎn)生部分1。除了通常設(shè)置的襯底電位產(chǎn)生電路2外，襯底電位產(chǎn)生部分1還包括檢測(cè)電路3和襯底電位保持電路4。檢測(cè)電路3響應(yīng)CAS緩沖器7輸出的列地址選通信號(hào)/CAS、WE緩沖器8輸出的寫允許信號(hào)/W和輸出控制信號(hào)產(chǎn)生電路9輸出的輸出控制信號(hào)OEM而在數(shù)據(jù)被實(shí)際輸入之前預(yù)先檢測(cè)數(shù)據(jù)從輸入/輸出端6被輸入(也稱為“寫周期”)的方式。一旦寫周期被檢測(cè)電路3檢測(cè)，除了襯底電位產(chǎn)生電路2外，襯底電位保持電路4也工作，由此增大了偏置能力。
圖2是圖1的襯底電位產(chǎn)生部分1的具體結(jié)構(gòu)的方框圖。襯底電位產(chǎn)生電路2是按常規(guī)設(shè)置的，它包括產(chǎn)生作為襯底電位的基準(zhǔn)的基準(zhǔn)電位的基準(zhǔn)電位產(chǎn)生電路10；將襯底電位與基準(zhǔn)電位進(jìn)行比較的比較電路11；接收比較電路11的信號(hào)以控制振蕩電路13、15的振蕩的振蕩控制電路12；接收諸如行地址選通信號(hào)/RAS這樣的信號(hào)以便當(dāng)例如半導(dǎo)體集成電路開始工作時(shí)使振蕩電路18進(jìn)行振蕩的振蕩控制電路17；作為環(huán)形振蕩器振蕩的振蕩電路13、15、18；以及如圖2所示的具有激勵(lì)電容器(pump capacitor)141并利用容性耦合產(chǎn)生襯底電壓Vbb的偏置電路14、16、19。
偏置電路14、16、19的偏置能力分別由相應(yīng)振蕩電路13、15、18的振蕩頻率以及它們各自所包括的激勵(lì)電容器的大小來(lái)確定，假定與偏置電路16相比，偏置電路14具有較強(qiáng)的偏置能力，與偏置電路14相比，偏置電路16具有較弱的偏置能力。
除了上述襯底電位產(chǎn)生電路2外，本實(shí)施例的半導(dǎo)體集成電路還包括檢測(cè)電路3和襯底電位保持電路4。襯底電位保持電路4包括波形整形電路26、振蕩電路20和偏置電路21，振蕩電路20和偏置電路21的具體電路如圖3所示。
圖3所示電路包括環(huán)形振蕩器22、“與非”電路23和偏置電路14。在襯底電位產(chǎn)生電路2正常工作期間，襯底電位保持電路4僅當(dāng)檢測(cè)電路3檢測(cè)到寫周期并輸出了被啟動(dòng)的高電平信號(hào)時(shí)才工作。波形整形電路26輸出高電平信號(hào)，該高電平信號(hào)的寬度相應(yīng)于這樣一個(gè)時(shí)間間隔，即，在其間偏置電路21根據(jù)檢測(cè)電路3輸出的信號(hào)進(jìn)行工作。
圖4表示檢測(cè)電路3的具體結(jié)構(gòu)的一實(shí)例。
如圖4所示，檢測(cè)電路3包括一個(gè)接收到地址選通信號(hào)/CAS和寫允許信號(hào)/W作為輸入的“或非”電路24。
現(xiàn)在參看圖5的時(shí)序圖描述圖4所示電路的操作。在本實(shí)施例的半導(dǎo)體集成電路中，一旦從輸入/輸出端6輸入數(shù)據(jù)并將其寫入到存儲(chǔ)器，圖5中(a)所示的列地址選通信號(hào)/CAS和圖5中(b)所示的寫允許信號(hào)/W就都被驅(qū)動(dòng)為低電平。此時(shí)，“或非”電路24如圖5(c)所示地輸出高電平信號(hào)，該信號(hào)被波形整形電路26整形為如圖5中(d)所示的具有預(yù)定寬度的脈沖。然后，波形整形電路26的輸出信號(hào)輸入給振蕩電路20，偏置電路21在振蕩電路20的輸出信號(hào)為高電平的期間內(nèi)工作。
根據(jù)上述第一實(shí)施例的半導(dǎo)體集成電路，由于根據(jù)內(nèi)部信號(hào)預(yù)先檢測(cè)了數(shù)據(jù)從輸入/輸出端被輸入的方式，以及襯底電位保持電路和正常操作的襯底電位產(chǎn)生電路的操作增大了偏置能力，所以即使在數(shù)據(jù)輸入時(shí)刻出現(xiàn)了負(fù)脈沖信號(hào)也能夠防止襯底電位的起伏。
在上述實(shí)施例中，內(nèi)部信號(hào)中的列地址選通信號(hào)/CAS和寫允許信號(hào)/W被用來(lái)檢測(cè)寫周期。但是，寫周期可以只被在數(shù)據(jù)被寫入到存儲(chǔ)器時(shí)被驅(qū)動(dòng)為低電平的寫允許信號(hào)/W進(jìn)行檢測(cè)。此外，可以通過(guò)檢測(cè)一個(gè)當(dāng)數(shù)據(jù)從輸出緩沖器中輸出時(shí)受啟動(dòng)的無(wú)效輸出控制信號(hào)OEM來(lái)操作偏置電路。
〔第二實(shí)施例〕圖6表示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)。如圖6所示，該襯底電位產(chǎn)生部分包括產(chǎn)生襯底電壓Vbb的襯底電位產(chǎn)生電路2、輸入數(shù)據(jù)變化檢測(cè)電路27、波形整形電路26、振蕩電路20和偏置電路21。襯底電位產(chǎn)生電路2、波形整形電路26、振蕩電路20和偏置電路21與第一實(shí)施例中描述的電路相同。
此外，輸入數(shù)據(jù)變化檢測(cè)電路27包括其數(shù)量與同時(shí)從輸入/輸出端6被輸入/輸出的數(shù)據(jù)的數(shù)目相同的數(shù)據(jù)變化檢測(cè)電路28、“與非”電路29、對(duì)“與非”電路29的輸出信號(hào)進(jìn)行反相的反相器61和“或非”電路30。
現(xiàn)在參看圖7的時(shí)序圖描述圖6所示電路的操作。如圖7中(a)所示，在輸出控制信號(hào)OEM被持續(xù)啟動(dòng)的高電平期間，數(shù)據(jù)經(jīng)由輸出緩沖器5從輸入/輸出端6被輸出。此時(shí)，由于該高電平的存在，輸出控制信號(hào)OEM輸入給“或非”電路30，“或非”電路30的輸出端如圖7中(d)所示地被置為低電平，所以輸入數(shù)據(jù)變化檢測(cè)電路27不對(duì)偏置電路21進(jìn)行操作。
相反地，一旦在數(shù)據(jù)輸入期間內(nèi)將輸出控制信號(hào)OEM置為低電平的無(wú)效狀態(tài)，輸出緩沖器就變成高阻狀態(tài)。在這一狀態(tài)中，如果同時(shí)輸入給輸入/輸出端6的n個(gè)數(shù)據(jù)的數(shù)據(jù)DQx(x＝1至n)的邏輯電平如圖7中的(b)所示地發(fā)生變化，數(shù)據(jù)變化檢測(cè)電路28就如圖7中的(c)所示地輸出低電平的脈沖作為輸出信號(hào)/DTDx。因此，一旦從n個(gè)數(shù)據(jù)變化檢測(cè)電路28的至少一個(gè)數(shù)據(jù)變化檢測(cè)電路28中輸出了低電平的脈沖，“與非”電路29的輸出信號(hào)就被置為高電平?！芭c非”電路29的輸出信號(hào)被反相器61反相，然后輸入給“或非”電路30。于是如圖7中的(d)所示地從“或非”電路30中輸出了高電平的脈沖。與該脈沖的上升沿同步，在波形整形電路26中形成了圖7中的(e)所示的具有預(yù)定寬度的脈沖，該脈沖將提供給振蕩電路20。于是偏置電路21在相應(yīng)于該脈沖的預(yù)定寬度的期間內(nèi)工作。
根據(jù)第二實(shí)施例的半導(dǎo)體集成電路，一般來(lái)說(shuō)，當(dāng)襯底電位產(chǎn)生電路將襯底電壓Vbb提供給半導(dǎo)體襯底時(shí)，另一個(gè)偏置電路也按照輸入數(shù)據(jù)邏輯電平的變化進(jìn)行工作，所以能夠防止因輸入數(shù)據(jù)的負(fù)脈沖信號(hào)造成的襯底電位的起伏。
在第二實(shí)施例中，數(shù)據(jù)變化檢測(cè)電路28檢測(cè)從高電平到低電平和相反地從低電平到高電平的輸入數(shù)據(jù)邏輯電平的變化。但是，數(shù)據(jù)變化檢測(cè)電路28可以只檢測(cè)輸入數(shù)據(jù)的從高電平到低電平或從低電平到高電平的變化。例如，如果襯底電位不因輸入數(shù)據(jù)的上沖而起伏，就可以只預(yù)先檢測(cè)負(fù)脈沖信號(hào)的輸入，數(shù)據(jù)變化檢測(cè)電路28可以只檢測(cè)輸入數(shù)據(jù)從高電平到低電平的變化。
〔第三實(shí)施例〕圖8表示根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)。如圖8所示，第三實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分具有類似于第二實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)的結(jié)構(gòu)，但不同之處在于它包括一分頻器電路32，該分頻器電路32輸出其頻率比在輸入數(shù)據(jù)變化檢測(cè)電路27和波形整形電路26之間的輸入脈沖的頻率低的脈沖。
現(xiàn)在參看圖9的時(shí)序圖描述襯底電位產(chǎn)生部分的操作。當(dāng)輸入數(shù)據(jù)變化檢測(cè)電路27檢測(cè)的數(shù)據(jù)的變化不太頻繁時(shí)，襯底電位產(chǎn)生部分按照與第二實(shí)施例相同的方式工作。但是，當(dāng)輸入數(shù)據(jù)邏輯電平的變化如圖9中的(b)所示地更經(jīng)常時(shí)，輸入數(shù)據(jù)變化檢測(cè)電路27就輸出如圖9中的(d)所示的高頻脈沖。此時(shí)，分頻器電路32輸出這樣的脈沖，即其輸出信號(hào)與輸入脈沖的上升沿同步地上升至高電平、與下一輸入脈沖的上升沿同步地下降至低電平。因此，分頻器電路32向波形整形電路26輸出這樣一個(gè)信號(hào)，它是當(dāng)數(shù)據(jù)的變化較不頻繁地被輸入數(shù)據(jù)變化檢測(cè)電路27檢測(cè)時(shí)將被輸出，這在操作過(guò)程中波形整形電路26和振蕩電路20不能夠跟蹤高頻輸入信號(hào)時(shí)是有作用的。
在第三實(shí)施例的半導(dǎo)體集成電路中，當(dāng)襯底電位產(chǎn)生部分的偏置能力隨輸入數(shù)據(jù)邏輯電平的變化而增大時(shí)，即使數(shù)據(jù)經(jīng)常發(fā)生變化，額外地工作的偏置電路也能夠最佳地工作。
〔第四實(shí)施例〕圖10表示根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體集成電路的襯底電位產(chǎn)生部分的結(jié)構(gòu)。如圖10所示，雖然該襯底電位產(chǎn)生部分的結(jié)構(gòu)類似于第一至第三實(shí)施例中示出的結(jié)構(gòu)，但還包括產(chǎn)生作為襯底電壓Vbb的基準(zhǔn)的基準(zhǔn)電壓Vref1的基準(zhǔn)電位產(chǎn)生部分33、將襯底電位與基準(zhǔn)電壓Vref1進(jìn)行比較的電位電平比較部分34、接收電位電平比較部分34的輸出信號(hào)和波形整形電路26的輸出信號(hào)作為輸入的“與非”電路39、以及反相“與非”電路39的輸出信號(hào)的反相器40，還包括產(chǎn)生基準(zhǔn)電壓Vref2的基準(zhǔn)電位產(chǎn)生部分35、將襯底電位與基準(zhǔn)電壓Vref2進(jìn)行比較的電位電平比較部分36、接收電位電平比較部分36的輸出信號(hào)和波形整形電路26的輸出信號(hào)作為輸入的“與非”電路43、以及反相“與非”電路43的輸出信號(hào)的反相器44。檢測(cè)電路50相當(dāng)于第一實(shí)施例中的檢測(cè)電路3或相當(dāng)于第二和第三實(shí)施例中的輸入數(shù)據(jù)變化檢測(cè)電路27。
現(xiàn)在參看圖11的時(shí)序圖描述襯底電位產(chǎn)生部分的操作。如圖11中的(a)所示，檢測(cè)電路50檢測(cè)襯底電位起伏的可能性，輸出高電平脈沖，波形整形電路26與該脈沖的上升沿同步地輸出圖11中的(b)所示的預(yù)定寬度的脈沖。此時(shí)，如果襯底電位因輸入/輸出端輸入的數(shù)據(jù)的負(fù)脈沖信號(hào)等的緣故而如圖11中(e)所示地從電位電壓Vbb增大，電位電平比較部分34就將襯底電位與基準(zhǔn)電位產(chǎn)生部分33產(chǎn)生的基準(zhǔn)電壓Vref1進(jìn)行比較，如果襯底電位大于基準(zhǔn)電壓Vref1，電位電平比較部分34就輸出如圖11中的(c)所示的高電平脈沖。隨后，由于兩個(gè)高電平信號(hào)輸入到“與非”電路39，所以它輸出低電平信號(hào)。因此反相器40的高電平信號(hào)輸入到振蕩電路41，這樣一來(lái)，除了襯底電位產(chǎn)生電路2外，偏置電路42也在襯底電位高于Vref1的期間T1內(nèi)工作。但是，當(dāng)襯底電位不管偏置電路42的工作而繼續(xù)增大時(shí)，襯底電位就變成大于基準(zhǔn)電位產(chǎn)生部分35產(chǎn)生的基準(zhǔn)電壓Vref2，電位電平比較部分36就輸出高電平脈沖，如圖11的(d)和(e)所示。然后“與非”電路43輸出低電平信號(hào)，于是偏置電路46也在襯底電位超過(guò)基準(zhǔn)電壓Vref2期間T2內(nèi)工作。
根據(jù)第四實(shí)施例的半導(dǎo)體集成電路，由于襯底電位產(chǎn)生部分的偏置能力隨襯底電位的起伏而增大，所以即使當(dāng)襯底電位發(fā)生變化時(shí)也能夠迅速地使其回到預(yù)定的襯底電壓Vbb。此外，由于偏置電路能夠僅當(dāng)襯底電位實(shí)際上增大時(shí)才額外地工作，所以能夠降低功耗。
此外，雖然在第四實(shí)施例中設(shè)置了兩個(gè)基準(zhǔn)電位產(chǎn)生部分和兩個(gè)電位電平比較部分，但也可以設(shè)置一個(gè)或三個(gè)或三個(gè)以上的基準(zhǔn)電位產(chǎn)生部分和一個(gè)或三個(gè)或三個(gè)以上的電位電平比較部分。
〔第五實(shí)施例〕圖12表示根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)。如圖12所示，該第五實(shí)施例的半導(dǎo)體集成電路在半導(dǎo)體襯底60上形成，它包括設(shè)置在半導(dǎo)體襯底60上的電源節(jié)點(diǎn)55和輸入/輸出端6；一個(gè)其源極與地節(jié)點(diǎn)連接、漏極與輸入/輸出端6連接、柵極與節(jié)點(diǎn)52連接的N溝道MOS晶體管58；一個(gè)其源極與輸入/輸出端6連接、柵極與節(jié)點(diǎn)51連接的N溝道MOS晶體管57；一個(gè)其源極與N溝道MOS晶體管57的漏極連接、漏極與電源節(jié)點(diǎn)55連接的N溝道MOS晶體管56；檢測(cè)表示數(shù)據(jù)輸入的內(nèi)部數(shù)據(jù)的預(yù)定邏輯電平的檢測(cè)電路3；以及輸出晶體管控制電路54，當(dāng)檢測(cè)電路3的無(wú)效的低電平信號(hào)輸入給該輸出晶體管控制電路54時(shí)，它就輸出被提升的電平信號(hào)，當(dāng)檢測(cè)電路3的有效的高電平信號(hào)輸入給該輸出晶體管控制電路54時(shí)，它就輸出襯底電壓Vbb電平信號(hào)。檢測(cè)電路3與第一實(shí)施例中描述的檢測(cè)電路相同，而電源節(jié)點(diǎn)55、N溝道MOS晶體管57、58和輸入/輸出端6構(gòu)成了常規(guī)設(shè)置的輸出緩沖器5。
現(xiàn)在參看圖13的時(shí)序圖描述圖12所示電路的操作。當(dāng)檢測(cè)電路3預(yù)先檢測(cè)到襯底電位起伏的可能性時(shí)，它就輸出如圖13中的(a)所示的高電平信號(hào)，圖13中的(b)所示的襯底電壓Vbb電平的信號(hào)相應(yīng)地由輸出晶體管控制電路54提供給N溝道MOS晶體管56的柵極。這就使N溝道MOS晶體管56截止，并且，即使負(fù)脈沖信號(hào)出現(xiàn)在從輸入/輸出端6輸入的數(shù)據(jù)中，也沒有襯底電流從電源節(jié)點(diǎn)55流經(jīng)地節(jié)點(diǎn)。這就是說(shuō)，由于襯底電壓Vbb電平的信號(hào)被提供給N溝道MOS晶體管56的柵極，所以即使其絕對(duì)值大于N溝道MOS晶體管56、57的閾值電壓Vth的值的負(fù)脈沖信號(hào)輸入到輸入/輸出端6和即使該負(fù)脈沖信號(hào)的電位等于或大于襯底電壓Vbb減去閾值電壓Vth的結(jié)果，N溝道MOS晶體管56也不導(dǎo)通，因此電源節(jié)點(diǎn)55的襯底電流不流至地節(jié)點(diǎn)。
當(dāng)檢測(cè)電路3沒有檢測(cè)到襯底電位起伏的可能性時(shí)，它就輸出低電平信號(hào)，輸出晶體管控制電路54于是輸出圖13中的(b)所示的被提升的電平信號(hào)，所以N溝道MOS晶體管56導(dǎo)通。
在第五實(shí)施例的半導(dǎo)體集成電路中，即使輸入了等于或大于襯底電壓Vbb減去閾值電壓Vth的結(jié)果的負(fù)脈沖信號(hào)，也沒有襯底電流流動(dòng)，所以能夠防止襯底電位的起伏。
雖然輸出控制電路54的輸出信號(hào)在第五實(shí)施例的半導(dǎo)體集成電路中輸入到N溝道MOS晶體管56的柵極，但它也可以直接輸入到N溝道MOS晶體管57的柵極。
雖然已詳細(xì)地描述和說(shuō)明了本發(fā)明，但應(yīng)清楚地認(rèn)識(shí)到這種描述和說(shuō)明是例示性的，僅作為例子而已，不應(yīng)看作是一種限制，本發(fā)明的精神和范圍只由所附權(quán)利要求的內(nèi)容來(lái)限定。
權(quán)利要求
1.一種響應(yīng)內(nèi)部信號(hào)而輸入/輸出數(shù)據(jù)的半導(dǎo)體集成電路，包括半導(dǎo)體襯底(60)；產(chǎn)生用于提供給所述半導(dǎo)體襯底的預(yù)定襯底電壓(Vbb)的襯底電壓產(chǎn)生裝置(2)；預(yù)先檢測(cè)所述半導(dǎo)體襯底電位起伏的可能性的預(yù)先檢測(cè)裝置(3)；當(dāng)所述預(yù)先檢測(cè)裝置檢測(cè)到所述半導(dǎo)體襯底電位起伏的可能性時(shí)就產(chǎn)生出用于提供給所述半導(dǎo)體襯底的電壓以便防止所述半導(dǎo)體襯底電位的起伏的襯底電位保持裝置(4)。
2.權(quán)利要求1的半導(dǎo)體集成電路，其特征在于，其中所述預(yù)先檢測(cè)裝置(3)檢測(cè)表示數(shù)據(jù)輸入的所述內(nèi)部信號(hào)的預(yù)定邏輯電平。
3.權(quán)利要求1的半導(dǎo)體集成電路，其特征在于，其中所述預(yù)先檢測(cè)裝置(3)檢測(cè)輸入數(shù)據(jù)邏輯電平的變化。
4.權(quán)利要求3的半導(dǎo)體集成電路，其特征在于，還包括輸出數(shù)據(jù)的輸出緩沖器(5)；以及提供被啟動(dòng)的輸出控制信號(hào)(OEM)給所述輸出緩沖器(5)以便控制所述輸出緩沖器(5)進(jìn)行數(shù)據(jù)輸出的輸出控制裝置(9)；在該半導(dǎo)體集成電路中，所述預(yù)先檢測(cè)裝置(3)僅當(dāng)所述輸出控制信號(hào)(OEM)為無(wú)效時(shí)才檢測(cè)所述輸入數(shù)據(jù)邏輯電平的變化。
5.權(quán)利要求3的半導(dǎo)體集成電路，還包括減少所述檢測(cè)裝置(3)檢測(cè)的次數(shù)的分頻裝置(32)。
6.權(quán)利要求2的半導(dǎo)體集成電路，其特征在于，還包括產(chǎn)生基準(zhǔn)電位以便保持所述半導(dǎo)體襯底的電位的基準(zhǔn)電位產(chǎn)生裝置(33，35)；以及將所述半導(dǎo)體襯底的電位與所述基準(zhǔn)電位進(jìn)行比較的電位電平比較裝置(34，36)，所述襯底電位保持裝置僅當(dāng)所述電位電平比較裝置(34，36)確定了所述半導(dǎo)體襯底的電位大于所述基準(zhǔn)電位時(shí)才工作。
7.權(quán)利要求3的半導(dǎo)體集成電路，其特征在于，還包括產(chǎn)生基準(zhǔn)電位以便保持所述半導(dǎo)體襯底的電位的基準(zhǔn)電位產(chǎn)生裝置(33，35)；以及將所述半導(dǎo)體襯底的電位與所述基準(zhǔn)電位進(jìn)行比較的電位電平比較裝置(34，36)，所述襯底電位保持裝置僅當(dāng)所述電位電平比較裝置(34，36)確定了所述半導(dǎo)體襯底的電位大于所述基準(zhǔn)電位時(shí)才工作。
8.權(quán)利要求4的半導(dǎo)體集成電路，其特征在于，還包括產(chǎn)生基準(zhǔn)電位以便保持所述半導(dǎo)體襯底的電位的基準(zhǔn)電位產(chǎn)生裝置(33，35)；以及將所述半導(dǎo)體襯底的電位與所述基準(zhǔn)電位進(jìn)行比較的電位電平比較裝置(34，36)；所述襯底電位保持裝置僅當(dāng)所述電位電平比較裝置(34，36)確定了所述半導(dǎo)體襯底的電位大于所述基準(zhǔn)電位時(shí)才工作。
9.權(quán)利要求5的半導(dǎo)體集成電路，其特征在于，還包括產(chǎn)生基準(zhǔn)電位以便保持所述半導(dǎo)體襯底的電位的基準(zhǔn)電位產(chǎn)生裝置(33，35)；以及將所述半導(dǎo)體襯底的電位與所述基準(zhǔn)電位進(jìn)行比較的電位電平比較裝置(34，36)；所述襯底電位保持裝置僅當(dāng)所述電位電平比較裝置(34，36)確定了所述半導(dǎo)體襯底的電位大于所述基準(zhǔn)電位時(shí)才工作。
10.一種響應(yīng)內(nèi)部信號(hào)而輸入/輸出數(shù)據(jù)的半導(dǎo)體集成電路，包括半導(dǎo)體襯底(60)；設(shè)置在所述半導(dǎo)體襯底(60)上的電源節(jié)點(diǎn)(55)；設(shè)置在所述半導(dǎo)體襯底(60)上的輸入/輸出端(6)；連接在所述電源節(jié)點(diǎn)(55)和所述輸入/輸出端(6)之間的至少一個(gè)N溝道MOS晶體管(56)；以及當(dāng)所述輸入/輸出端(6)不輸出數(shù)據(jù)時(shí)將襯底電壓提供給所述N溝道MOS晶體管(56)的柵極的輸出控制裝置(54)。
11.權(quán)利要求10的半導(dǎo)體集成電路，其特征在于，還包括檢測(cè)表示數(shù)據(jù)輸入的所述內(nèi)部信號(hào)的預(yù)定邏輯電平的預(yù)先檢測(cè)裝置(3)；所述預(yù)先檢測(cè)裝置(3)僅當(dāng)其檢測(cè)到所述預(yù)定邏輯電平時(shí)才對(duì)所述輸出控制裝置(54)進(jìn)行操作。
全文摘要
一種檢測(cè)電路(3)，接收寫允許信號(hào)(/W)、列地址選通信號(hào)(/CAS)和輸出控制信號(hào)(OEM)以便預(yù)先檢測(cè)數(shù)據(jù)從輸入/輸出端(6)被輸入的方式。在襯底電位產(chǎn)生電路(2)正常工作期間，當(dāng)檢測(cè)電路(3)檢測(cè)到數(shù)據(jù)被輸入的方式時(shí)，襯底電位保持電路(4)也工作，所以在數(shù)據(jù)從輸入/輸出端(6)實(shí)際被輸入之前增大了襯底電位產(chǎn)生部分(1)的偏置能力。
文檔編號(hào)H01L27/04GK1156885SQ9612284
公開日1997年8月13日 申請(qǐng)日期1996年10月17日 優(yōu)先權(quán)日1996年2月6日
發(fā)明者有木卓彌, 赤松宏, 森茂 申請(qǐng)人:三菱電機(jī)株式會(huì)社