專利名稱：電可擦除可編程的、非易失的存儲(chǔ)單元的制作方法
在用于一般的控制任務(wù)，特別是用在芯片卡中時(shí)，微控制器需要非易失的存儲(chǔ)器作為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。首先在用于電池供電的便攜式數(shù)據(jù)載體中時(shí)，如用在可移動(dòng)的數(shù)據(jù)傳輸和數(shù)據(jù)處理中時(shí)，或用在無線供電的場合時(shí)，如用在無觸點(diǎn)的芯片卡中時(shí)，特別是對數(shù)據(jù)存儲(chǔ)器而言，唯有功率消耗少的編程法和擦除法才是可取的。同樣，供電電壓應(yīng)小于3V。因?yàn)榭刂破骱托酒ㄊ艿胶艽蟮膬r(jià)格壓力，為了廣泛的應(yīng)用，非易失的存儲(chǔ)器制作過程中的不太復(fù)雜性是重要的。
在芯片卡中目前廣泛應(yīng)用的例如維也納Springer出版社1992年出版的、Dietrich Rhein和Heinz Freitag所著的“微電子存儲(chǔ)器”一書，特別是第122頁所公開的FLOTOX-EEPROM單元的最大特色在于低功率消耗，因?yàn)檫@種單元通過福勒-諾德海姆隧道電流被編程和被擦除。據(jù)此，編程電壓也可簡單地在芯片上由可小于3V的低供電電壓產(chǎn)生。在這種存儲(chǔ)器中，按字節(jié)重新編程是可能的，因此，F(xiàn)LOTOX-EEPROM單元特別適用于在操作中被重新編程的數(shù)據(jù)存儲(chǔ)器。這種FLOTOX-EEPROM單元由一個(gè)選擇晶體管和一個(gè)存儲(chǔ)晶體管構(gòu)成，并因此需要大的單元面積，所以，在一個(gè)芯片上只可實(shí)現(xiàn)小的存儲(chǔ)器。另外，因?yàn)楸匦璧?5至20V的高編程電壓，為了能開關(guān)該編程電壓而實(shí)現(xiàn)高壓晶體管是昂貴的。
與EEPROM存儲(chǔ)器相反，快速存儲(chǔ)器(Flash-Speicher)中的每個(gè)存儲(chǔ)單元只用一個(gè)晶體管來實(shí)現(xiàn)，因此，用這些存儲(chǔ)單元構(gòu)成的存儲(chǔ)器比用FLOTOX-EEPROM單元構(gòu)成的存儲(chǔ)器復(fù)雜得多是可能的。當(dāng)然，這些存儲(chǔ)器是由熱載流子(溝道熱電子CHE)編程。這種編程方式要求有高的編程電流，該電流把供電電壓限定到最小約5V高。因此，這些存儲(chǔ)器不可用作在運(yùn)行中應(yīng)由小的供電電壓或通過無接觸點(diǎn)供電重新編程的數(shù)據(jù)存儲(chǔ)器。在“微電子存儲(chǔ)器”一書的第126頁中也示出和描述了現(xiàn)今通用的分柵快速(Split-Gate Flash)-EEPROM單元。
因此，本發(fā)明的任務(wù)在于提供一種電可擦可編程的、非易失的存儲(chǔ)單元，該存儲(chǔ)單元的占用面積小，可用在移動(dòng)系統(tǒng)中。
本發(fā)明的任務(wù)通過一種具有權(quán)利要求1特征的存儲(chǔ)單元解決。本發(fā)明的有益的進(jìn)一步發(fā)展在從屬權(quán)利要求項(xiàng)中描述。
本發(fā)明的存儲(chǔ)單元只由單個(gè)的晶體管構(gòu)成，因此，其占用面積比傳統(tǒng)的FLOTOX-EEPROM單元小得多?？墒牵c這類FLOTOX-EEPROM單元一樣，本發(fā)明的存儲(chǔ)單元也是通過福勒-諾德海姆(Fowler-Nordheim)隧道電流編程和擦除的。
可是按照本發(fā)明所述用負(fù)電壓和正電壓進(jìn)行編程和擦除，高壓值仍可保持相當(dāng)?shù)停苑歉邏弘娐凡糠忠脖仨毷禽^低耐壓的，并因此可降低其造價(jià)。此外，可縮小為生成高壓所必需的，在芯片上的電荷泵的尺寸規(guī)格。
如果第一導(dǎo)電類型為P導(dǎo)電類型，并且這時(shí)構(gòu)成存儲(chǔ)器單元的MOS晶體管涉及一個(gè)n溝道晶體管，則存儲(chǔ)單元的程序編制的典型方式如下，即把-12V電壓加到其控制極上并把+5V電壓加到漏極上，而源極接地。因此，在隧道氧化物的區(qū)域內(nèi)，即處于懸浮電位的柵極所在的區(qū)域，即所謂的浮柵與漏區(qū)重疊的區(qū)域，載流子穿過該隧道氧化物。因此，浮柵充正電荷。因此，該MOS晶體管的閾電壓移向較低值。為了擦除以這種方式編程的單元，把典型值為12V的電壓加到控制極上，并且把典型值為-6V的電壓加到源極上，而漏極則保持開路。因此，載流子在浮柵和源區(qū)及溝道區(qū)之間產(chǎn)生隧道穿透，所以浮柵重新放電，并且晶體管的閾電壓移向較高值。在一個(gè)已被編程的單元中，電壓約為1V，在未被編程的單元的閾電壓約為5V。因此，為了讀取，把約3V電壓加到控制柵上，而在漏極上加約1V電壓，并在源極上加零V電壓。只在已被編程的單元中隨后將有電流流動(dòng)，該電流例如作為邏輯的“1”被檢測。
按照本發(fā)明所述同時(shí)應(yīng)用負(fù)電壓和正電壓對本發(fā)明的存儲(chǔ)單元進(jìn)行編程和擦除，有可能放棄一個(gè)附加的需占用面積大的選擇晶體管，并且即使如此仍可為每個(gè)存儲(chǔ)單元分別地進(jìn)行編址。在一個(gè)存儲(chǔ)矩陣中的存儲(chǔ)單元傳統(tǒng)地排列中，這時(shí)存儲(chǔ)單元的柵極引線連接字線，并且漏極引線連接位線，當(dāng)把一個(gè)負(fù)電壓加到字線上時(shí)，其柵極引線連接字線的所有存儲(chǔ)單元不可避免地與該負(fù)電壓相接。而只有其漏極引線接正電壓的那只存儲(chǔ)單元是被編程的。因此，兩個(gè)電壓同時(shí)只加在一個(gè)唯一的存儲(chǔ)單元上這一條件，通過選擇只有一條字線和只有一條位線得以滿足。
在發(fā)明的存儲(chǔ)單元中，在漏極引線上至多加供電電壓，所以在與漏極引線相連的位線上也至多加供電電壓，并因此在測定電路上至多加供電電壓，因此，無須采取保護(hù)測定電路的特殊防范措施。
本發(fā)明的存儲(chǔ)單元能夠以比較有利的方式與標(biāo)準(zhǔn)的CMOS邏輯電路一起在一個(gè)半導(dǎo)體襯底，即一個(gè)芯片上實(shí)現(xiàn)。此外，也可在同一半導(dǎo)體襯底上同時(shí)實(shí)現(xiàn)用于開關(guān)所需的正電壓和負(fù)電壓的高壓CMOS電路。為此，存儲(chǔ)單元和高壓電路均安置在具有與半導(dǎo)體襯底的導(dǎo)電類型極性相反的導(dǎo)電類型極性的深阱內(nèi)。
在本發(fā)明的存儲(chǔ)單元的第一個(gè)實(shí)施形式中，浮柵沿源-溝道-漏的方向，在整個(gè)溝道區(qū)上并且還在漏區(qū)的一部分上伸展。在該實(shí)施形式中，浮柵與漏極的重疊區(qū)域定義在編程時(shí)的隧道區(qū)。
在一個(gè)特別有益的實(shí)施發(fā)展形式中，絕緣用氧化物至少在重疊區(qū)的一部分比溝道區(qū)上的絕緣氧化物的厚度薄。隧道區(qū)則由該較薄的區(qū)域定義。為了避免在編程時(shí)出現(xiàn)柵區(qū)感應(yīng)的漏區(qū)泄漏電流，在漏區(qū)到溝道區(qū)的pn結(jié)的區(qū)域內(nèi)，氧化物比隧道氧化物厚卻是特別有利的。
在浮柵復(fù)蓋整個(gè)溝道區(qū)的存儲(chǔ)單元中，在編程時(shí)間過長的情況下，存儲(chǔ)單元的閾電壓變成負(fù)的，因此阻礙了在讀出時(shí)這些編程了的單元的取消選擇。通過所謂的分柵型單元(Split-Gate-Zelle)的優(yōu)選的實(shí)施形式，可防止這種情況的發(fā)生。在分柵型單元中，浮柵只在溝道區(qū)的一部分上伸展而控制極在整個(gè)溝道區(qū)上伸展，并在其中不再有浮柵的區(qū)域內(nèi)，電容耦合到控制浮柵的溝道上。對這種分柵型單元而言，縱使由浮柵和柵氧化物構(gòu)成的晶體管部分的閾電壓變?yōu)樨?fù)的，但單元的下限閾電壓經(jīng)過由控制極和柵氧化物構(gòu)成的串聯(lián)晶體管受到限制。
下面，通過附圖所示的一個(gè)實(shí)施例詳細(xì)說明本發(fā)明。附圖所示為
圖1本發(fā)明的存儲(chǔ)單元的橫截面示意圖；圖2本發(fā)明的存儲(chǔ)單元的另一實(shí)施形式的橫截面示意圖；圖3這些存儲(chǔ)單元在一個(gè)存儲(chǔ)矩陣中的安置示意圖；圖4在半導(dǎo)體襯底中建立存儲(chǔ)區(qū)、標(biāo)準(zhǔn)CMOS邏輯和高壓CMOS電路的原理示意圖。
圖1示出了一個(gè)例如應(yīng)為P型的第一導(dǎo)電類型的半導(dǎo)體襯底1。在半導(dǎo)體襯底1中，漏區(qū)2和源區(qū)3具有與半導(dǎo)體襯底1的導(dǎo)電類型極性相反的導(dǎo)電類型，即在本實(shí)施例中為n型。該存儲(chǔ)單元的晶體管相應(yīng)地為n溝道晶體管。漏區(qū)2配備一個(gè)漏極引線D并且源區(qū)3配備一個(gè)源極引線S。在漏區(qū)2和源區(qū)3上方以及處于漏區(qū)2和源區(qū)3之間的溝道區(qū)9的上方構(gòu)成作為電絕緣層的氧化物層。在該氧化物層5、6的上方構(gòu)成一個(gè)處在懸浮電位的柵極4。該柵極4通常被稱作浮柵。按照發(fā)明所述方式，柵極4沿MOS晶體管的源-溝道-漏的方向經(jīng)過溝道區(qū)和漏區(qū)2的至少一部分伸展。位于浮柵4和溝道區(qū)之間的氧化物層的范圍，被稱為柵氧化物5，并且位于浮柵4和漏區(qū)2之間的氧化物層的區(qū)域被稱為隧道氧化物6。在圖1所示的本發(fā)明實(shí)施形式中，隧道氧化物6的厚度比柵氧化物5的厚度薄。如果如圖1所示，隧道氧化物6在由漏區(qū)2向溝道區(qū)9pn結(jié)的區(qū)域具有與柵氧化物5相同的厚度，則是特別有好處的，由此阻止或降低了柵區(qū)感應(yīng)的漏極泄漏電流。對于如下應(yīng)用場合，即在編程時(shí)可允許有較高的柵區(qū)感應(yīng)的漏極漏泄電流的應(yīng)用場合，圖1中的裝置可以通過下述措施簡化，隧道氧化物6和柵氧化物5均選擇同一厚度。在制作過程中，對該簡化的存儲(chǔ)單元取消了幾個(gè)工序。在柵極或浮柵4的上方安置一個(gè)通過耦合氧化物8對浮柵4電絕緣的控制極7。該控制極7與柵引線G相接。
圖2示出了圖1所示的存儲(chǔ)單元的另一種實(shí)施形式，其中，相同的部分有相同的符號。圖中示出的是分柵單元。在該單元中，浮柵4只在溝道區(qū)9的一部分上伸展。因此，控制極7可通過柵氧化物的部分區(qū)域10電容耦合到溝道區(qū)9上并以此控制溝道區(qū)9。通過該措施，過渡編程時(shí)負(fù)的閾電壓的作用得以補(bǔ)償。
圖3示出了在一存儲(chǔ)單元矩陣中的本發(fā)明的存儲(chǔ)單元的示意圖。存儲(chǔ)單元矩陣是以字線…WLn、WLm…和位線…BLk、BLl…方式組織的。存儲(chǔ)單元分別以其柵引線G與字線…WLn、WLm…之一相接并且以其漏引線D與位線…BLk、BLl…之一相接。所有的存儲(chǔ)單元的源引線S與一條源導(dǎo)線SL相接。自然也可存在多條源導(dǎo)線，這些源導(dǎo)線則分別只與一組存儲(chǔ)單元的源引線S相接。
在由一個(gè)NMOS晶體管構(gòu)成的一個(gè)存儲(chǔ)單元中，為了編程，必須把一個(gè)高的負(fù)編程電壓加到控制極上，即加到存儲(chǔ)單元的柵引線G上。按照圖3，這意味著，必須把該編程電壓加到字線WLn上。這又意味著，該編程電壓同時(shí)處在所有其它的、其柵引線與該字線相接的存儲(chǔ)單元上。然而以此在根據(jù)本發(fā)明所述的存儲(chǔ)單元上實(shí)際地進(jìn)行編程，除了在柵引線G上加高的負(fù)編程電壓之外，還須同時(shí)把正電壓加到漏引線D上。也如圖3所示，該正電壓必須加到位線BLk上，由此，這正電壓也要加在與該位線BLk相接的存儲(chǔ)單元的所有的漏引線D上。而編程只在如下條件下進(jìn)行，即在柵引線上加負(fù)程序編制電壓同時(shí)在漏引線上加正電壓。如果只有一條字線和只有一條位線供選擇，則這種條件只對一個(gè)唯一的存儲(chǔ)單元滿足。因此，在根據(jù)發(fā)明所述的存儲(chǔ)單元構(gòu)成的存儲(chǔ)器中，每個(gè)存儲(chǔ)單元可單獨(dú)地編址。當(dāng)然也可通過對多條字線和/或多條位線編址，同時(shí)對多個(gè)存儲(chǔ)單元編程。
為了擦除，必須把高的正電壓加到柵引線上并把負(fù)電壓加到源引線上。如果所有的源引線與一條源導(dǎo)線相接，則在選擇只有一條其上加有高的正電壓的字線的情況下，同時(shí)被擦除的存儲(chǔ)單元的最小數(shù)量是處在一條字線上的存儲(chǔ)單元的數(shù)量。通過這種措施，擦除過程被大大加速。
在實(shí)現(xiàn)上述電可擦除、可編程的非易失的存儲(chǔ)器連同CMOS邏輯時(shí)，特別是由于存在高的正電壓和負(fù)電壓應(yīng)當(dāng)采取特殊的防范措施。這種防范措施在圖4中以示意方式描繪。從P導(dǎo)電類型的半導(dǎo)體襯底出發(fā)，用于邏輯的N型和P型MOS場效應(yīng)晶體管在P型襯底中和在一個(gè)n型阱中生成。因此，CMOS邏輯是對標(biāo)準(zhǔn)CMOS電路設(shè)計(jì)兼容的。較厚的柵氧化物是對高壓CMOS晶體管必需的，此外，用于開關(guān)負(fù)電壓的NMOS晶體管是與襯底隔離地置入在一個(gè)深的n型阱內(nèi)的P型阱中的。高壓PMOS晶體管處在n型阱中。在對邏輯的開關(guān)速度要求低的情況下，高壓晶體管和邏輯晶體管也能用相同的(更厚的)氧化物厚度實(shí)現(xiàn)。存儲(chǔ)單元與襯底隔離地在一個(gè)深的n型阱內(nèi)的P型阱中生成。因此，把一個(gè)負(fù)電壓加到共同的源導(dǎo)線上而不影響邏輯部分是可能的。
通過應(yīng)用正電壓和負(fù)電壓，出現(xiàn)的編程電壓值可限定為約12V，因此，高壓部分只須設(shè)計(jì)到該值。通過在深的n型阱內(nèi)應(yīng)用隔離的P型阱，負(fù)電壓能夠被處理，而不必在高壓部分中依靠電壓變換器或PMOS源跟隨器。在存儲(chǔ)單元區(qū)域中，隔離的P型阱具有如下優(yōu)點(diǎn)，即共用的源導(dǎo)線可被置于一個(gè)負(fù)的電壓上，而并不因此影響CMOS邏輯部分。由于福勒-諾德海姆編程的功耗小，正和負(fù)編程電壓可通過電荷泵輕易地在芯片上生成。
圖4中的各個(gè)構(gòu)件是通過場氧化物區(qū)FO相互隔離的。在圖4中，雖對溝道區(qū)相同距離地示出了CMOS邏輯的和高壓CMOS電路的柵極G，而實(shí)際上，如果一個(gè)快速的CMOS邏輯是必須的，則位于柵電極G下方的氧化物厚度必須有所區(qū)別地選擇。在圖4中所示存儲(chǔ)區(qū)域的單元中示意地給出了浮柵FG和控制柵SG。
權(quán)利要求
1.電可擦除可編程的、非易失的存儲(chǔ)單元，僅由一個(gè)通過源-溝道-漏結(jié)形成的MOS晶體管構(gòu)成，-其中，在一個(gè)第一導(dǎo)電類型的半導(dǎo)體襯底(1)中，構(gòu)成具有與第一導(dǎo)電類型的極性相反的極性的第二導(dǎo)電類型的一個(gè)漏區(qū)(2)和一個(gè)源區(qū)(3)；-具有一個(gè)處于懸浮電位的柵極(4)，該柵極(4)通過隧道氧化物(5)對漏區(qū)(2)電絕緣，并通過一個(gè)柵氧化物(5、10)對位于漏區(qū)(2)和源區(qū)(3)之間的溝道區(qū)(9)電絕緣，以及沿源溝道-漏方向至少在溝道區(qū)(9)的一部分和漏區(qū)(2)的一部分上伸展，并且-具有一個(gè)控制極(7)，該控制極(7)通過耦合氧化物(8)對柵極(4)電絕緣，其特征在于，-為了對存儲(chǔ)單元進(jìn)行編程，一個(gè)高的負(fù)電壓加到控制極(7)上，供電電壓加到漏極(D)上，并且零V加到源極(S)上，并且-為了對存儲(chǔ)單元進(jìn)行擦除，一個(gè)高的正電壓加到控制極(7)上，一個(gè)負(fù)電壓加到源極(S)上，并且漏極(D)是不連接的。
2.按照權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，柵極(4)在整個(gè)溝道區(qū)(9)上伸展。
3.按照權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，溝道區(qū)(9)上方的氧化物層分成一個(gè)使柵極(4)電容性地耦合到溝道區(qū)(9)上的第一柵氧化物區(qū)(5)和一個(gè)第二柵氧化物(10)，其中，第二柵氧化物區(qū)(10)使控制極(7)的部分區(qū)域電容性地耦合到溝道區(qū)(9)上。
4.按照以上權(quán)利要求之一所述的存儲(chǔ)單元，其特征在于，隧道氧化物(6)比柵氧化物(5)薄。
5.按照權(quán)利要求4所述的存儲(chǔ)單元，其特征在于，柵氧化物(5)一直伸展到從漏區(qū)(2)到溝道區(qū)的過渡區(qū)內(nèi)，并且與漏區(qū)(2)部分重疊。
6.按照以上權(quán)利要求之一所述的存儲(chǔ)單元，其特征在于，MOS晶體管是在第一導(dǎo)電類型的一個(gè)阱內(nèi)構(gòu)成的，該阱處在第二導(dǎo)電類型的一個(gè)深阱內(nèi)。
7.按照權(quán)利要求6所述的存儲(chǔ)單元，其特征在于，MOS晶體管連同一個(gè)標(biāo)準(zhǔn)CMOS邏輯電路和/或一個(gè)高壓電路安置在一個(gè)半導(dǎo)體襯底(1)中。
全文摘要
電可擦除可編程的、非易失的存儲(chǔ)單元是由一個(gè)通過源—溝道—漏結(jié)形成的MOS晶體管構(gòu)成的,其中,在一個(gè)第一導(dǎo)電類型的半導(dǎo)體襯底(1)中,包含具有與第一導(dǎo)電類型相反極性的第二導(dǎo)電類型的一個(gè)漏區(qū)(2)和一個(gè)源區(qū)(3),該晶體管也包含一個(gè)處在懸浮電位的柵極(4),該柵極(4)通過隧道氧化物(5),對漏區(qū)電絕緣,并通過柵氧化物(5、10)對位于漏區(qū)(2)和源區(qū)(3)之間的溝道區(qū)(9)電絕緣,并經(jīng)過源—溝道—漏方向至少在溝道區(qū)(9)的一部分和漏區(qū)(2)的一部分上伸展,以及包含一個(gè)控制極(7),該控制極(7)通過耦合氧化物(8)對柵極(4)電絕緣。
文檔編號H01L29/788GK1187907SQ96194823
公開日1998年7月15日 申請日期1996年7月8日 優(yōu)先權(quán)日1996年7月8日
發(fā)明者G·滕佩爾, J·溫納爾 申請人:西門子公司