專利名稱：一種半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，尤其(但不僅僅)涉及由可配置邏輯電路陣列組成的那種半導(dǎo)體集成電路。
半導(dǎo)體集成電路包含可以被分為布線資源、功能資源和存儲/編程資源的多種資源。在我們的英國專利說明書第9410980.8號(它本身是我們的英國專利第2180382號和美國專利第5001368號的改進(jìn))中描述了一種具有分開的部分和單元的矩陣的可配置邏輯單元陣列，其中的每一個部分或單元都是用來完成簡單的邏輯功能的邏輯電路。一般來說這種簡單的邏輯功能都是由利用二輸入與非門作為主要功能來實(shí)現(xiàn)的，每一部分都具有第二功能。這些單元以2×2個核心單元為一組象砌磚一樣排列成堆，在堆中可以選擇使用不同的第二功能。每一個單元都通過有限的局部互連結(jié)構(gòu)連接到另外的單元，其中單元的每一個輸出都連接到八個與其垂直并相鄰的單元的輸入端的次組(sub-set)。這些單元也通過在端口電路與至少該區(qū)域中的一些單元之間延伸的中介連接通路相互連接。該區(qū)域利用端口電路連接到該邏輯陣列的其余部分，端口電路通過中介總線提供在該區(qū)域中核心單元之間的連接，以及通過全局互連或通過相鄰區(qū)域的中介互連與其它區(qū)域連接。
可配置邏輯電路陣列的局限在于由于所要求的信號進(jìn)出功能單元的布線的限制，不可能全部利用陣列中可得到的全部功能。由于要求器件所占用的硅面積減至最小，以使功能與硅成本的比值大，因此使得該問題更加重要。
單元的邏輯電路提供功能資源，或也能被用于局部層次的布線資源。其它的互連結(jié)構(gòu)應(yīng)該被有效地使用，所用的硅面積由在硅上實(shí)現(xiàn)的功能決定，且由要求用于控制特定功能的編程位的個數(shù)決定。因此為了使硅成本盡可能的低，所用的編程位的數(shù)量必須最少，同時未被利用的編程位盡可能的少。為了便于器件的硅布局，要使物理布局盡可能均勻一致。在根據(jù)英國專利說明書第9410980.8號的器件中，所有的單元堆的物理布局都相同，使用雙輸入核心單元功能要求，為了實(shí)現(xiàn)三輸入功能至少要兩個核心單元一起使用，用互連資源把兩個單元連在一起。電路中常用的功能是多路器。雙輸入多路器要求三個輸入，因此對于現(xiàn)有技術(shù)來說，多路器核心單元和使用的有關(guān)的互連資源一起必須用來產(chǎn)生該功能。制造比較復(fù)雜的單元要求使用的硅面積顯著地增加。
增加區(qū)域中包含的單位電路的數(shù)量，同時使硅面積增加最少—這是本發(fā)明的一個方面的目的。本發(fā)明的另一個目的是使在區(qū)域中可以使用的單元的數(shù)量增加，同時使硅面積增加最少。
因此，本發(fā)明的第一方面是介紹一種半導(dǎo)體集成電路，它包括由多個單元組成的面積，每一個單元具有多種資源，包括存儲/編程資源和功能資源，根據(jù)單元的類型，功能資源至少包括布線資源和邏輯功能資源之一，每個單元中只具有有限數(shù)量的資源，所作的改進(jìn)包括通過利用至少來自于一個其它單元的資源來增加單元可利用的資源。
因此本發(fā)明建議共享單元間的資源以使硅的利用率和電路效率最大化。
最好把單元安排成可以劃分成區(qū)域的矩陣陣列形式。
在一個實(shí)施方式中，對于由具有主要功能和第二功能的兩輸入器件組成的單元，第二功能可以通過另一個單元形成第三輸入，而成為三輸入功能(例如兩輸入多路器)。要作到這一點(diǎn)的方法是來源單元(最好是相鄰單元)的功能未被禁止。這樣就節(jié)約了所用的核心單元，使得能在該陣列上實(shí)現(xiàn)更復(fù)雜的電路。與現(xiàn)有器件相比，這樣也有使功能執(zhí)行的速度更快的優(yōu)點(diǎn)。更準(zhǔn)確地說，根據(jù)這個實(shí)施方式，單元被排列成例如包含由2×2個核心單元組成的矩陣陣列的堆，每一個核心單元都具有常用的主要功能(例如二輸入與非門)及第二功能。通常在堆中會有一定數(shù)量的不同的第二功能，但一些核心單元可以具有相同的第二功能。通常每一個堆都是相同的。單元可以方便地按行和列排列。對于這種結(jié)構(gòu)，用于多路器的第三輸入最好來自于同一個堆中的垂直相鄰單元。輸出也從中介總線輸出驅(qū)動器得到。這意味著該驅(qū)動單元仍可以被配置成完全獨(dú)立的功能，唯一的限制是該驅(qū)動單元只能通過它的局部互連結(jié)構(gòu)輸出，除非該驅(qū)動單元產(chǎn)生給予被驅(qū)動單元的第三輸入信號。
該邏輯部分或邏輯單元具有局部互連結(jié)構(gòu)，任何一個單元都可以僅通過局部互連結(jié)構(gòu)同一些其它單元相連。通常任何一個單元都只和與它相距最近的八個相鄰單元連接。此外，還有中介連接通路，通過與單元所處的區(qū)域有關(guān)聯(lián)的端口單元，信號利用中介連接通路往返于該單元。
在另一個實(shí)施方式中，特別是對于如上所述的構(gòu)造完全相同的單元，關(guān)于用于控制單元互連的編程位的數(shù)目以及在區(qū)域邊界的相鄰單元間的信號通路的位置都可以通過中介總線連到端口單元，并由此連到相鄰區(qū)域的中介總線，在這些相鄰單元之間不必有局部連接通路。這就使得在區(qū)域的邊界產(chǎn)生多余的編程位。對于以上描述的結(jié)構(gòu)，在區(qū)域的角落處的核心單元有四個多余的編程位，因?yàn)樗鼈冇锌缃佣丝趩卧乃膫€局部互連，即兩個在水平方向上，兩個在垂直方向上。沿著側(cè)邊的核心單元有兩個多余的編程位，相當(dāng)于除去了跨越區(qū)域邊界的兩個局部互連?？梢詮奈锢砩铣ド鲜鲇糜谶@些邊界核心單元的局部互連。
從端口單元到核心單元的大規(guī)模的互連能使設(shè)計以較少的布線實(shí)現(xiàn)。因而這樣也導(dǎo)至使得更多的單元用于實(shí)現(xiàn)功能，而不是布線，這樣就增加了區(qū)域中的電路依賴(depending)。為了增加端口單元的連接性能，要求更多的編程位來實(shí)現(xiàn)其功能。這樣就引起在硅上該端口單元布局的尺寸增加，導(dǎo)至總的器件的硅尺寸增加，功能與成本的比值減小。
根據(jù)本發(fā)明的這一方面，過去用來控制區(qū)域邊界處局部互連的可編程位被重新分配用于給端口單元提供從端口單元多路器到中介總線的更大的連通性，因而使得在全局互連和中介互連之間的連通性增加。重新分配的可編程位的物理位置保持不變，即仍位于它們各自的核心單元中。
我們的共同未決公開的英國專利申請公開第2279168號描述了一個邏輯電路陣列，它包括在分開的單元塊各自定義的單元矩陣陣列的多個邏輯電路形成的面積。該單元的矩陣陣列又至少再次被劃分為區(qū)域(每個區(qū)域都包含單元的矩陣陣列)，以及還包括用于每一個區(qū)域的端口電路，包括具有可選擇性地與每個區(qū)域的端口電路連接的全局連接通路組成的分層布線結(jié)構(gòu)包括從端口電路延伸至少可以與區(qū)域的一些單元進(jìn)行選擇性連接的中介連接通路，以及包括由有限的信號傳輸系統(tǒng)組成的局部連接通路。
可配置邏輯陣列的局限是，由于要求信號要跨越整個陣列進(jìn)出功能單元的布線的限制，因此不可能全部利用陣列中可得到的全部功能。當(dāng)實(shí)現(xiàn)更大規(guī)模的器件時，由于要求更大量的信號通過整個陣列，因此這個問題就更加突出。當(dāng)器件更大時，由于這些通路的物理長度和連接到它們的資源的負(fù)載效應(yīng)，跨過陣列的布線通路變得更慢，因而影響了陣列的總效率。
一個可能是比較明顯的解決辦法是在每一個層次上形成更多的資源，即更多的全局連接通路和更多的中介連接通路。然而，這使得硅的利用率降低，因此本發(fā)明的目的是提供解決的辦法。
因此，本發(fā)明的這方面是提供一種半導(dǎo)體集成電路，它包括形成有多個邏輯電路的面積，該面積定義了可以被劃分為區(qū)域的單元矩陣陣列(最好有一個區(qū)域矩陣陣列)，以及用于每一個區(qū)域的區(qū)域端口電路，包括安排成連續(xù)層次的分層布線結(jié)構(gòu)，其中連續(xù)的布線資源層包括由至少把一些單元與另外一些單元連接的局部直接連接通路組成的區(qū)域互連；從端口電路延伸出、有選擇地至少可以與區(qū)域中的一些單元連接的中介互連；與每一個區(qū)域的端口電路可選擇連接的全局連接通路；以及進(jìn)一步包括一個或更多連續(xù)層次的布線資源，它們具有各自的端口電路，以把那層的布線資源與前一層的布線資源相連。
以這種方法，通過加入更多的布線層次可以有效地實(shí)現(xiàn)比預(yù)期更大規(guī)模的器件。這使得通過加入更多布線層次成比例地構(gòu)造成任意大小的結(jié)構(gòu)，每一個層次都被各自的端口電路分開。這使得要求通過整個陣列的一般信號(即非時鐘或復(fù)位信號)在使用較低的層次之前，使用較高的層次到達(dá)實(shí)際的功能單元。而只要求傳輸較短距離的總信號在較低層次的布線層上就能作到。由于用于每一個總線的連接點(diǎn)的數(shù)量減少了，因此降低了每一條線的負(fù)載。負(fù)載的減少使得布線通路的速度提高，因此整個陣列的速度和效率得以提高。
為了方便起見，布線資源的第一個層次被成為超級全局層，用于那個層次的相關(guān)的端口單元被成為超級全局端口單元。
很明顯，每一個端口電路都連接兩個相鄰的布線層次。有利的是，端口電路也連接同一層次的其它總線。在每一個層次上的端口電路影響單元被排列成行和列的集成電路的典型布局，端口電路包括端口單元組成，端口單元很方便地沿水平和垂直方向上排列開。為方便起見，這些端口單元被稱為水平端口單元和垂直端口單元。在每一層上都有連接通路，為方便起見稱其為總線，總線在水平和垂直方向上走線。通過習(xí)慣上被稱為x總線的另外的總線，實(shí)現(xiàn)水平和垂直總線間的轉(zhuǎn)向。在優(yōu)選的布局中，這些另外的總線連接到位于陣列中分散的位置處的開關(guān)，目的是把在該互連層中的這些總線的水平和垂直線段連接在一起，實(shí)現(xiàn)90度轉(zhuǎn)向。這些x總線在端口電路中連接到它們的層次。一種優(yōu)選布局是用于這些類型總線的開關(guān)位于一些核心單元中。
正如對單元的每一個區(qū)域都有端口單元一樣，最好對用于每一個連續(xù)層次的端口電路都進(jìn)行分區(qū)，這樣用于那一層的任何端口單元都必須通過用于那一層的連接通路來訪問下一個較低層次的多個端口單元。例如超級端口單元連接多個相鄰較低層次的端口單元就是通過與這些端口單元聯(lián)系的全局連接通路。這樣每一個超級端口單元和多個區(qū)域聯(lián)系起來?？梢苑奖愕匕哑浔硎境沙墔^(qū)域。通常在每一個連續(xù)的較高層次中，會有更少數(shù)量的端口單元。每一個端口電路也允許在相同的層次中相鄰的區(qū)域間同種類型總線的連接。該器件最好有三個層次。一個優(yōu)選結(jié)構(gòu)由四個單獨(dú)的核心單元組成的堆構(gòu)成，25個堆(100個核心單元)構(gòu)成一個區(qū)域，區(qū)域再構(gòu)成超級區(qū)域，最好5×5個區(qū)域構(gòu)成一個超級區(qū)域。最好有組成器件的超級區(qū)域的矩陣，最好由3×3個超級區(qū)域加上輸入/輸出組成器件。
互連層次的一個最好結(jié)構(gòu)包括用局部或中介互連形成區(qū)域互連，端口單元(即垂直和水平端口單元)圍繞著每一個區(qū)域用來把中介總線連接到下一個更高層次的布線層。局部互連用來連接單元的輸出，例如最近的正交相鄰的每一個單元，中介總線水平和垂直走線提供區(qū)域內(nèi)到核心單元的連接。每一行和每一列最好有六條中介線?；ミB進(jìn)一步包括由全局和X總線組成的全局互連層。通過端口單元形成從區(qū)域級中介總線來往于全局和X總線間的連接。連接到端口單元的全局總線也連接到IO單元(稱為超級端口單元)，即下一個較高層次布線資源的端口單元。全局總線跨過超級區(qū)域跨過超級區(qū)域在垂直和水平方向上走線，即在下一個較高層次的資源的端口間走線。X總線用來在全局布線層形成轉(zhuǎn)向。核心單元的每一行和每一列最好有三條全局總線和一條X總線。在水平和垂直X總線間的開關(guān)(在水平和垂直全局總線間形成90度轉(zhuǎn)向)位于每一個核心單元中?；ミB還包括由超級全局總線和超級x總線組成的超級全局互連層。這一層用于跨過整個器件的連接(也就是跨過超級端口單元和其它超級端口單元IO單元間的超級區(qū)域)。用位于超級區(qū)域間的超級端口單元來連接全局和超級全局資源。核心單元的每一行和每一列最好有一條超級全局總線和兩條超級X總線。超級X總線用來在超級全局層形成轉(zhuǎn)向。超級端口單元也用來在全局和超全局總線間形成線性連接。
分層互連結(jié)構(gòu)可以進(jìn)一步延伸到至少更高的連續(xù)的布線層，一般稱為超全局互連之上的特級全局布線層。超級全局互連僅跨越超級區(qū)域，而更高的層次跨越至少一些超級區(qū)域，并被端口電路(特級端口單元)分開。該端口電路會把超級全局互連連接到更高層的互連及連接到被分開的相鄰區(qū)域的超級全局互連。在更高的層次中，端口沿著水平和垂直兩個方向延伸。在更高層次的總線沿著水平和垂直方向走線，通過另外的x類型的總線形成在水平和垂直總線間的轉(zhuǎn)向。這些另外的總線連接到陣列中分散位置處的開關(guān)處，其目的是在那一個互連層上把這些水平和垂直線段連接在一起形成90度轉(zhuǎn)向，這些x總線在端口電路處連接到各層。
以下參考附圖，利用例子進(jìn)一步描述本發(fā)明的各個方面。


圖1a圖示說明了根據(jù)本發(fā)明的部分分層布線結(jié)構(gòu)，圖1b圖示說明了根據(jù)另一個實(shí)施方式的部分分層布線結(jié)構(gòu)，圖2.1.A是實(shí)施本發(fā)明的一個陣列結(jié)構(gòu)的總圖，圖2.2.A表示超級x總線開關(guān)的位置，圖2.2.B是超級端口單元的原理圖，圖2.3.A說明用于垂直端口單元的連接，圖2.3.B是垂直端口單元的原理圖，圖2.3.C說明用于水平端口單元的連接，圖2.3.D是水平端口單元的原理圖，圖2.3.E-H是分別用于頂部、底部、左邊和右邊各個端口單元的原理圖，圖2.4.A圖示說明一個區(qū)域的結(jié)構(gòu)，圖2.4.B說明局部單元到單元信號連接可能性的優(yōu)選實(shí)施方式，圖2.4.C說明用于A類堆的中介總線連接，
圖2.4.D說明用于B類堆的中介總線連接，圖2.4.E說明一個區(qū)域中堆的優(yōu)選排列，圖2.5.A是核心單元結(jié)構(gòu)的原理圖，圖2.5.B是核心單元堆的圖示說明，圖2.5.C表示核心單元輸入多路器的原理，圖2.5.D表示核心單元輸出多路器的原理，圖2.5.E說明類型1至類型3的組合核心單元的原理，圖2.5.F是表示來自于垂直相鄰單元的第三輸入的去向的單元堆的原理圖，圖2.5.G表示用于類型4的核心單元的原理，以及圖2.5.I圖示說明用于水平和垂直端口單元邊界附近的單元的可配置RAM位的布局。
圖1a圖示說明了本發(fā)明。由集成電路矩陣陣列組成的核心單元(CC)用虛線作為單元框表示出來。圖中有三個單元塊，每一塊表示一個區(qū)域(Z)。每一個區(qū)域都有和其相連的端口電路或端口單元(PC)。在核心單元的輸入和輸出之間有分散的局部信號連接通路(圖中未表示出)，它們是與區(qū)域中的核心單元可連接的、并且在與每一個區(qū)域相關(guān)的端口單元和下一個相鄰區(qū)域的端口單元間延伸的中介信號連接通路(M)。圖中只表示了一個中介連接通路，但是通常會有幾個這樣的連接通路。此外還有跨越多個區(qū)域延伸的全局信號連接通路(G)，可與幾個稱為超級區(qū)域(SZ)的區(qū)域的端口單元連接?？赡軙卸鄠€全局總線。
信號互連的另一層是由超級全局總線(SGB)提供的，它們跨過在超級端口單元(SPC)之間的超級區(qū)域(SZ)延伸，作為SG線或SG總線的信號通過超全局總線(SGB)或者在超級區(qū)域之間布線，或者向下連接到全局線或全局總線(G)。
圖1b圖示說明了本發(fā)明的另一個實(shí)施方式，使圖1a所示的布局可以適用于更大的陣列。和圖1相同的標(biāo)號表示相同的部分，沒有重復(fù)相應(yīng)的描述。然而對于更大的陣列超級區(qū)域SZ本身通常構(gòu)成稱為特級區(qū)域(HYZ)，其中有一般稱為特級全局總線(HYZ)的信號連接通路，其跨越特級區(qū)域延伸，構(gòu)成布線資源的更高層次。該特級全局總線與特級端口單元(HYPC)連接，HYPC控制特級區(qū)域間或向下到低層資源—即超級全局總線(SZ)的信號通路。
最好每個較高連續(xù)層次的全局布線資源都跨越更大數(shù)量的區(qū)域。最好每一個較高連續(xù)層次的布線資源都由數(shù)量更少的布線組成，即超級全局總線比全局總線少，特級全局總線比超級全局總線少，等等。
下面參考圖2.1.A說明用于一個22.5K單元陣列的優(yōu)選陣列結(jié)構(gòu)。該陣列被分層劃分成超級區(qū)域SZ，區(qū)域Z和單元堆T幾個層次。每一個單元堆由四個單獨(dú)的核心單元CC組成，25個單元堆(或100個核心單元)組成區(qū)域。區(qū)域再構(gòu)成超級區(qū)域，9個超級區(qū)域加上輸入/輸出單元IO組成22.5K個單元的器件。每一個區(qū)域包括10×10個核心單元的矩陣陣列，每一個單元堆由2×2個核心單元的矩陣陣列組成。超級區(qū)域由5×5個區(qū)域的矩陣陣列組成。每一個區(qū)域的兩個邊界都被沿著該區(qū)域的水平邊緣排列習(xí)慣上稱為水平端口單元HPC及沿著該區(qū)域的垂直邊緣排列的垂直端口單元VPC包圍著的端口單元。超級端口單元SPC和每一個超級區(qū)域相連，有水平超級端口單元HSPC和垂直超級端口單元VSPC。每一個側(cè)邊有60個輸入/輸出單元，陣列的角落占據(jù)著外圍總線角落開關(guān)PBSC。在所述的實(shí)施方式中，陣列包括3×3個超級區(qū)域組成的矩陣陣列，相互之間被被各自的超級端口單元(根據(jù)具體情況可能是水平和垂直單元)分隔開。
提供各種層次的信號布線資源，對于該優(yōu)選實(shí)施方式使用三層信號布線資源。為方便起見，第一層指區(qū)域互連，包括利用局部或中介互連在區(qū)域中的連接。局部互連(參考圖2.4.B)用于到每一個單元的八個最近的正交相鄰單元(B，BB，F(xiàn)，F(xiàn)F，U，UU，L，LL)的快速連接，中介總線(M1-M6)在水平和垂直方向上走線，以提供到該區(qū)域中各處核心單元的連接。核心單元的每一行和每一列有六條中介總線(M1-M6)。圍繞著每一個區(qū)域的端口單元(HPC)和(VPC)用于把中介總線連接到下一個布線層—下面將要描述的全局布線層。這些端口單元使中介總線連接到相鄰的區(qū)域(參考圖2.3.A-2.3.D)。
第二層布線指全局互連，由全局總線G和稱為X的X總線組成。從區(qū)域?qū)又薪榭偩€往返于全局和X總線的連接通過端口單元PC形成。全局總線跨越超級區(qū)域沿垂直和水平方向走線(參考圖2.4.A)。X總線用于在全局布線層形成轉(zhuǎn)向。核心單元的每一行和每一列有三條全局總線。在水平和垂直X總線之間的開關(guān)(在水平和垂直全局總線間形成90度轉(zhuǎn)向)位于每一個核心單元中。
全局總線既連接到端口單元，也連接到IO單元和超級端口單元。
可以方便地把第三層布線稱為超全局互連，它指的是跨越該器件在各自的超級端口單元之間或在超級區(qū)域和/或IO單元間走線的布線，包括超級全局SG和超級X(表示為SX)總線，每一個都跨越超級區(qū)域。用位于超級區(qū)域間的超級端口單元SPC把全局和超全局資源相連接(參考圖2.2.B)。核心單元的每一行和每一列都有一條超全局總線SG和兩條超級X(SX)總線。超級端口單元也用來在全局和超全局總線間形成線性連接(即從全局到全局，或從超全局到超全局總線)。
此外，由包括時鐘和復(fù)位的特殊的布線資源通過特定的互連分散連接到陣列中特定的單元。就功能資源而言，在所述的實(shí)施方式中，所有的核心單元都可以被用作簡單的與非門(參考圖2.5.A)。此外，每一個核心單元也能實(shí)現(xiàn)一定范圍內(nèi)的第二功能。這些單元可以方便地被稱為類型1，2，3和4(參看圖2.5.B)。每一個都用與非門作為其主要功能，同時類型1，2和3都用異或/多路選擇作為其第二功能，以及類型4的第二功能是D觸發(fā)器，簡寫為DFF(帶有復(fù)位和使能端)。時鐘和復(fù)位通過特定的互連分散連接到陣列中的DFF單元。此外用戶可配置IO單元提供來往于陣列的連接(通過超級全局，超級X，全局，X及中介總線)。IO單元也被安排在區(qū)域中-IO區(qū)域的節(jié)距要和陣列區(qū)域的節(jié)距匹配，每十個核心單元有四個IO單元。每一個IO單元也可以連接到四位的外圍總線，它們圍繞陣列走線。在器件的轉(zhuǎn)角處用開關(guān)把外圍總線劃分為四個部分。它們可以被用作常規(guī)總線，或用作用于地址譯碼等的線—或總線。
超全局資源SG，SX提供頂級互連。超全局總線SG提供超級區(qū)域間，和往返于IO單元間的連接。超級X總線SX用來實(shí)現(xiàn)在超級全局總線間的90度轉(zhuǎn)向，并且也用于連接IO單元。超級端口單元SPC提供超全局和全局資源層之間的連接。對于核心單元的每一行和每一列都有一條超全局線。每一條超全局線都跨越單一的超級區(qū)域，只能在超級端口單元處連接，或在位于陣列的邊緣處的情況下往來于IO單元。超全局總線是承載長距離信號的最快的方法。
核心單元的每一行/列都有兩個超級X總線。和超級全局總線一樣，每一個超級X總線也跨越單一的超級區(qū)域，它只能在超級端口單元處連接，或者在IO單元處(對于在每一個陣列的超級區(qū)域)連接。此外，超級X總線連接到位于核心單元中的開關(guān)SXBS，由此使水平和垂直超級X總線可以連接到一起實(shí)現(xiàn)90度轉(zhuǎn)向。轉(zhuǎn)向開關(guān)位于每一個單元堆中(即每四個核心單元)。圖2.2.A詳細(xì)表示了在每一個單元堆中該開關(guān)的位置。超級X總線也可以用來跨越超級區(qū)域給信號布線(即類似于超級全局總線)，但是由于開關(guān)的過量負(fù)載，這樣作比使用超級全局總線資源慢。
關(guān)于超級X總線開關(guān)應(yīng)該注意兩點(diǎn)。首先，超級X總線開關(guān)的圖形在跨越區(qū)域的邊界處是連續(xù)的。這是一個很簡單的事實(shí)，即區(qū)域由10×10個核心單元組成，但超級X總線的圖形每四個核心單元重復(fù)。第二，圖2.2.A表示了在核心單元2和3中的超級X總線開關(guān)。然而，為了在單元堆的四個核心單元之間均勻地分布RAM配置位，該開關(guān)物理上應(yīng)位于核心單元1和2中。
圖2.1.A所示的器件被劃分成9個超級區(qū)域。在每一個超級區(qū)域之間有水平和垂直超級端口單元—核心單元的每一行和每一列一個超級端口單元。
圖2.2.B以原理圖的形式表示了超級端口單元可用的連接。水平和垂直超級端口單元具有相同的功能。每一個超級端口單元都需要24個可配置RAM位。
每一個I/O單元都可以連接到三行/列核心單元中的超級全局總線和兩條超級X總線，或從其連出。由于每一個區(qū)域(即10個核心單元)有四個I/O單元，五分之一的行/列可以被連接到一個或兩個I/O單元(所有其它行/列都只連接到一個I/O單元)。
每一個陣列區(qū)域(10×10個核心單元)的每一個側(cè)邊都有10個端口單元(參看圖2.1.A)。一個區(qū)域之上和之下的端口單元稱為垂直端口單元(由于它們處理垂直互連)，每一個區(qū)域左邊和右邊的端口單元稱為水平端口單元(由于它們處理水平互連)。端口單元用于區(qū)域布線資源(中介總線)和全局資源(全局和X總線)之間的連接。端口單元也提供相鄰區(qū)域中中介總線之間的連接。在每一行/列中的所有6條中介總線都連接到端口單元(M1…M6)。主時鐘和復(fù)位信號通過垂直端口單元分布。端口單元是對稱的，僅當(dāng)從一層連到另一層時加以緩沖。
圖2.3.A表示垂直端口單元的連接，并表示出了區(qū)域和全局總線是如何連接的。區(qū)域之間的連接(即中介總線到中介總線，或X總線到中介總線)不用緩沖。端口單元成對排列，并與核心單元堆對齊。這是為了使端口單元在兩列單元堆中訪問中介總線。例如，圖2.3.A中右邊一列的中介總線M2可以利用在端口單元對的底部的交叉連接被連接到左邊一列的中介，全局或X總線(即通過利用圖2.3.A中左邊端口單元中心的“A2”多路連接)。來自于相鄰列的中介總線在該原理圖中稱為“M1P”或“M2P”。來往于全局布線層的連接(即通過“A3”和“C3”多路器來往于全局和X總線)在兩個方向上都要被緩沖。在每個端口單元中心的“B”多路器允許在相鄰的區(qū)域中有從M3-M3，M4-M4的兩個直接的非緩沖的連接。四個主要的時鐘/復(fù)位線通過垂直端口單元走線(兩個時鐘和兩個復(fù)位)。另外的端口單元或者具有主時鐘，或者具有復(fù)位多路器—它們給D觸發(fā)器核心單元選擇用于特定的時鐘和復(fù)位線的來源。在時鐘/復(fù)位多路器中還提供可編程反相和斷開(tie-off)。主時鐘/復(fù)位都可以通過“C3”和“C2”多路器從clk/rst多路器連接到該區(qū)域。第二時鐘/復(fù)位通過“C3”和clk/rst多路器來自于全局總線。要求有30個配置RAM位來對每一個垂直端口單元編程。完整的原理圖示于圖2.3.B。
水平端口單元提供和垂直端口單元類似的資源，只有兩點(diǎn)不同。首先，“B”多路器提供在M3和M4之間的交叉開關(guān)。在每一個水平端口單元中間的“B”多路器允許在相鄰的區(qū)域中從M3-M3和M4-M4，或M3-M4和M4-M3有兩個直接的非緩沖的連接，第二點(diǎn)不同是，在水平端口單元中沒有分布時鐘-復(fù)位信號。圖2.3.C表示了水平端口單元的連接，圖2.3.D是完整的原理圖。
要求用28個RAM配置位對每一個水平端口單元進(jìn)行編程。
端口單元是對稱的，被指定來對該端口單元任一側(cè)的區(qū)域進(jìn)行來去的接口(頂端和底端用于垂直端口，左邊和右邊用于水平端口)。
然而，圍繞著陣列邊緣的周圍只在一個側(cè)邊有端口單元陣列(IO單元在另一邊)。因而在陣列的邊緣使用縮減(cut-down)端口單元，以節(jié)省RAM配置位，減少總線的負(fù)載。
對于陣列的每一邊，有四種不同的邊緣端口單元。圖2.3.E和2.3.H表示了每一個邊緣端口單元的原理。
底端，左邊和右邊的邊緣端口單元需要13個用于編程的RAM配置位。頂端的邊緣端口單元需要17個RAM配置位(在這個單元中需要的多出位用于時鐘/復(fù)位多路器)。
連接應(yīng)該總是通過端口單元多路器形成(例如通過多路器A3和A2)從全局到中介總線。連接不應(yīng)該在端口單元多路器的同一側(cè)輸入和輸出(“bank-shots””)。例如G1不應(yīng)該通過多路器A3連接到G2。這種規(guī)律的例外是中介總線可以用多路器A2和C2連接。到X總線的連接被緩沖驅(qū)動。例如，通過A1-A2使M連到X是不允許的，但是優(yōu)選的布線是通過A1-A3使M連到X。
在圖2.4.A中的器件表示用于該器件的一個區(qū)域的結(jié)構(gòu)。在圖2.4.A中，為了清楚起見，中介總線，全局總線和X總線僅表示出了一行/列。超級全局和超級X總線在圖2.4.A中3沒有表示出來，因?yàn)樗鼈儾⒉贿B接到區(qū)域級資源。局部互連提供從每一個核心單元的輸出到它的八個最近的正交相鄰單元的一個輸入多路器的連接。局部互連是核心單元間最快速的連接。圖2.4.B中表示了可利用的連接。局部互連不繼續(xù)跨越區(qū)域和超級區(qū)域的邊界。圖2.4.B中所用的命名習(xí)慣是相對于源核心單元來命名目的核心單元。例如核心單元UU是從驅(qū)動單元向上兩個的核心單元，B是向后一個的核心單元，F(xiàn)F是向前兩個的核心單元。
核心單元的每一行/列都有六條中介總線(M1…M6)。中介互連用于區(qū)域內(nèi)不可能用局部互連的連接，以及用于通過水平和垂直端口單元的區(qū)域內(nèi)的連接。其中的四個也可以通過端口單元連接到全局資源。M1…M2和M5…M6全都可以通過端口單元連接到全局總線和X總線。M3…M4不能向上連接到全局層次的布線，而是用于在區(qū)域內(nèi)的連接(利用在端口單元中的‘B’多路器)。參看節(jié)2.3.3(端口單元)。在每一個區(qū)域中，水平和垂直中介總線連接到每個核心單元的輸入和輸出多路器。每一個核心單元有兩個輸入多路器—其中每一個都能連接到三條中介總線。核心單元輸出多路器能驅(qū)動六條中介總線，有12條中介總線，水平和垂直地貫通每一個核心單元。因此每一個核心單元只能連接到可得到的中介總線總個數(shù)的一半。為了補(bǔ)償這一點(diǎn)，有分層的重復(fù)的中介總線連接圖形跨越每一個區(qū)域。M1…M4的連接被排列成每個單元堆(2×2個核心單元)重復(fù)一次的圖形，M5…M6在相鄰的單元堆中交換位置。單元堆中的每一個核心單元的M5…M6的連接都是相同的，但是相鄰單元堆的M5/M6連接反相(即M5的輸入變成M6的輸入，M6的輸出變成M6的輸出，反過來也是一樣)。圖2.4.C表示在單元堆中的中介總線的連接，其中。M5是輸入，M6是輸出。這被稱為單元堆類型A。圖2.4.D表示用于相鄰單元堆中的中介總線連接(M6為輸入，M5為輸出)，稱為單元堆類型B。圖2.4.E表示在一個區(qū)域中的單元堆類型A和B的排列。注意在兩個類型的單元堆中M1…M4的連接是完全相同的。
每一個IO單元都可以被連接來往于核心單元的三行/列中的兩條中介總線(M3/M4)。
核心單元是陣列中的基本功能塊，每一個核心單元都可以被編程來實(shí)現(xiàn)二輸入與非門，或者其它功能之一。每一個核心單元都具有同樣的基本結(jié)構(gòu)，表示在圖2.5.A中。
每一個核心單元都包括兩個輸入多路器(7個輸入(3個中介總線，4個局部總線)加接低(tie-Low)功能)輸入交叉開關(guān)，在輸入多路器間交換選定的局部互連對兩個輸入的可編程反相主要功能與非門可選功能塊(提供一個或更多其它的功能，例如多路器或D觸發(fā)器)中介總線輸出多路器(連接到6條中介總線)X總線開關(guān)超級X總線開關(guān)(僅用于核心單元類型1和類型2)核心單元以2×2排列成單元堆，每一個單元堆都提供所有可利用的其它功能。在每一個單元堆中的三個單元都具有組合功能(即與非+異或和多路選擇)，以及在每一個單元堆中的第四個單元提供D觸發(fā)器(即與非+D觸發(fā)器)。通過來自于垂直端口單元的特定互連為D觸發(fā)器(類型4)提供復(fù)位和時鐘。如果需要的話，可以使每一個D觸發(fā)器的復(fù)位端不起作用，復(fù)位使能端位于類型3的單元中，在4個核心單元之間使RAM位均勻分布。核心單元也包括SX和X總線開關(guān)。圖2.5.B表示了在每一個單元堆中單元堆排列。
每一個核心單元都有兩個輸入多路器(A，B)，每一個多路器都能從3個中介總線和4個局部連接輸入。局部互連也能用交叉開關(guān)在A和B多路器間互換。參看圖2.5.C。
在A和B兩個輸入多路器中都有下拉(pull-down)功能。當(dāng)A和B輸入多路器之一或兩者都沒使用時(即沒有被選擇的輸入)，它們各自的輸出(““A OUT”和/或”“B/OUT”)都被拉低。為了清楚起見，該下拉器件在圖2.5.C中沒有表示出來。
輸出多路器把每一個單元的輸出向上連接到6個中介總線(3個垂直的，3個水平的)。如果不要求核心單元驅(qū)動中介總線，那么該單元的輸出多路器就可以被用于把中介總線連接在一起。該核心單元輸出多路器也可以被用來在垂直相鄰的核心單元中對于二選一功能提供‘選擇’輸入。
從以上可以很明顯地看出，核心單元提供陣列中的基本功能塊，每一個核心單元都可以被編程，以實(shí)現(xiàn)二輸入與非門，或?qū)崿F(xiàn)一定范圍內(nèi)的其它功能之一。每一個核心單元都具有如圖2.5.A所表示和所描述的基本相同的功能。這里也參考圖2.5.B，2.5.C和2.5.D。核心單元類型1至3具有完全相同的功能資源。它們唯一的不同是超級X總線開關(guān)和復(fù)位使能邏輯的位置。圖2.5.E表示了核心單元類型1至類型3的原理，但是不包括輸入多路器和中介總線輸出多路器。用兩個RAM位提供A和B兩個輸入的可編程反相。兩個另外的RAM位決定該核心單元的功能。在100處表示了到該核心單元的第三輸入，它是用于二選一多路器的選擇線。它來自于該單元堆中的垂直相鄰核心單元(即對于類型3和類型4為上方的核心單元，對于類型1和類型2為下方的核心單元)，參看圖2.5.F。圖2.5.D表示出選擇線是如何從中介總線輸出多路器產(chǎn)生的。這種安排意味著對二選一多路功能的選擇線有兩種布線方法。
第一種方法是直接來自于水平/垂直中介總線。單元堆中垂直相鄰核心單元的中介總線輸出多路器102用作輸入多路器。多路器的選擇可以來源于連接到該輸出多路器的六個中介線之一。該核心單元仍然可以用作功能資源或布線資源，但是局限是它的輸出多路器不再能使用-即其輸出必須只能連到局部互連。
第二種方法是來自于布線單元的局部/中介互連。如果垂直相鄰核心單元用作布線單元，那么多路選擇線也可以源自于在核心單元A和B的輸入多路器可得到的任何信號。該核心單元不再能提供功能資源或布線資源。
如果沒有來自于垂直相鄰單元的輸出多路器到多路選擇的附加的直接互連，則不可能以使準(zhǔn)備形成第三輸入的單元用于完全不同的功能或作為連線功能的方式形成三輸入功能。
這樣單元堆中至少一些單元功能可以具有多于雙輸入的功能，更明確地說具有三輸入功能。具體來說三輸入功能是一個多路器，第三輸入是用于多路器的選擇線。第三輸入是由來自于相鄰單元的資源驅(qū)動的。該第三輸入的來源是中介總線輸出多路器，可以很方便地來自于相鄰單元。這個資源可以和相鄰核心單元的輸出隔離開。該相鄰核心單元的主要功能由此通過局部互連驅(qū)動輸出。
現(xiàn)在參看圖2.5.G，該圖說明具有D觸發(fā)器功能的類型4的單元的電路。如果需要的話，該D觸發(fā)器可以配置成異步復(fù)位，其時鐘通過垂直端口單元來自于主要或第二時鐘。該原理圖不包括輸入多路器和中介總線輸出多路器。A和B輸入端都提供可編程反相。連到該D觸發(fā)器的D-輸入之前有一個多路器單元。如果把該單元配置成簡單的D觸發(fā)器，那么二選一多路器就可以用作選擇D觸發(fā)器的輸入是來自于A還是B核心單元輸入多路器的開關(guān)(即和下拉一起利用選擇輸入的可編程反相)。
為了能實(shí)現(xiàn)如上所述，端口單元必須與核心單元陣列的間距匹配。這就是說垂直端口單元必須有和核心單元相同數(shù)量的可編程位。對于上面描述的結(jié)構(gòu)，每一個核心單元都有26個RAM配置位，它們在物理上被安排成2行×13的結(jié)構(gòu)，單元邏輯位于它們之間。核心單元的布局限制了端口單元的尺寸。垂直端口單元用來匹配核心單元的位數(shù)必須是13的倍數(shù)。計算芯片的尺寸時，排列成2行×13的26位RAM實(shí)際上是極大的。水平端口單元也必須與核心單元的RAM行數(shù)(即2行)間距匹配，而在一行中的位數(shù)并沒有理論上的限制。然而水平端口單元的寬度(即位數(shù)/行數(shù))必須被限制，以使芯片的總寬度減至最小。對于所建議的結(jié)構(gòu)，2行×12位的寬度是合適的。這在圖2.3.I中作了說明。
核心單元的八個RAM位所處的位置通常要使其能與周圍八個最近的垂直相鄰單元形成局部互連。然而在本實(shí)施方式中，由于局部互連并不連續(xù)跨越區(qū)域和超級區(qū)域的邊界，因而圍繞區(qū)域邊緣的核心單元具有2或4個多余的RAM位，它們通常用作局部互連的輸入。由于在區(qū)域角落處的核心單元的垂直和水平局部互連是多余的/被去掉了，因此有4個多余的RAM位。其它邊緣單元只減少2位。這些多余位被端口單元借用，增加了每一個端口單元可用的RAM位數(shù)。在圖2.3.I中圖示說明了這一點(diǎn)。應(yīng)該可以理解，在圖2.3.I中重新安排的多余位的位置僅僅是為了說明起見，可能并不是最后實(shí)施方案中被借用位的實(shí)際位置。然而，應(yīng)該可以理解，所借用的位物理上仍然存在于該核心單元中，它們的輸出要連接到端口單元。以這種方法利用RAM位使該端口單元具有更強(qiáng)的功能和/或連通性，因而提高了陣列的效率。這樣，這些物理上位于一個單元中，但是沒被該單元使用的可編程位可以用于相鄰的單元中。被借用了編程位的單元的功能仍然完全獨(dú)立地配置。
權(quán)利要求
1一種半導(dǎo)體集成電路，包括形成有多個單元的面積，每一個單元都具有多種資源，包括存儲/編程資源和功能資源，根據(jù)單元的類型，功能資源至少包括布線資源和邏輯功能資源之一，每一個單元中只具有有限數(shù)量的資源，這里所作的改進(jìn)包括增加單元可利用的資源，方法是利用至少一個其它單元的資源，但并不影響施主單元功能的獨(dú)立性。
2如權(quán)利要求1所要求的半導(dǎo)體集成電路，其中所增加的資源是布線資源。
3如權(quán)利要求2所要求的半導(dǎo)體集成電路，其中該布線資源給該單元提供另外的輸入。
4如權(quán)利要求1，2或3所要求的半導(dǎo)體集成電路，其中資源增加的單元是可以執(zhí)行邏輯功能的單元。
5如權(quán)利要求4所要求的半導(dǎo)體集成電路，其中有多個邏輯電路單元，它們被安排成堆的形式，每個堆的單元至少有一個簡單共同的的邏輯功能，和至少一個第二功能，并且其中有一些不同的第二功能，每一個不同的第二功能每一個堆至少有一個。
6如權(quán)利要求5所要求的半導(dǎo)體集成電路，其中共同的邏輯功能是兩輸入與非門功能。
7如權(quán)利要求5或6所要求的半導(dǎo)體集成電路，其中的第二功能是大于兩個輸入的功能。
8如權(quán)利要求7所要求的半導(dǎo)體集成電路，其中的第二功能有三個輸入。
9如權(quán)利要求7或8所要求的半導(dǎo)體集成電路，其中的第二功能是二選一多路器。
10如權(quán)利要求2-9中任何一個所要求的半導(dǎo)體集成電路，其中提供增加的資源的單元仍然能執(zhí)行完全獨(dú)立的功能。
11如權(quán)利要求5-10中任何一個所要求的半導(dǎo)體集成電路，其中布線資源包括在同一個堆中的兩個單元間延伸的信號通路，以及包括從一個單元的中介總線輸出多路器到其它單元的兩個輸入多路器的三輸入門之一的走線(column)。
12如權(quán)利要求1所要求的半導(dǎo)體集成電路，其中所增加的資源是存儲/編程資源。
13如權(quán)利要求12所要求的半導(dǎo)體集成電路，其中未被一個單元使用的編程位被相鄰單元使用。
14如權(quán)利要求12或13所要求的半導(dǎo)體集成電路，其中大多數(shù)單元包括排列成矩陣陣列形式的邏輯單元，它們被分成多個區(qū)域，每一個區(qū)域都被端口單元包圍著，端口單元用它們的編程位提供把該邏輯單元與中介或全局信號通路連接在一起的布線功能，具有編程位的邏輯單元通過直接(局部)連接通路可選擇性地控制與有限個數(shù)的其它單元的連接，該端口單元在那里得到來自于邏輯單元的增加的資源。
15如權(quán)利要求14所要求的半導(dǎo)體集成電路，其中端口單元接受來自于相鄰核心邏輯單元的兩個可編程位。
16如權(quán)利要求14所要求的半導(dǎo)體集成電路，其中有水平和垂直端口單元，與該水平和垂直單元二者相鄰的在該區(qū)域角落處的邏輯單元提供四個編程位，相鄰的水平端口單元和垂直端口單元各兩位。
17一種半導(dǎo)體集成電路，包括形成有多個邏輯電路的面積，該面積定義了被劃分成區(qū)域的單元矩陣陣列，陣列中有多個區(qū)域，每個區(qū)域有區(qū)域端口電路，該面積還包括具有連線層次的分層布線結(jié)構(gòu)，其中連續(xù)層次的布線資源包括區(qū)域互連，包括至少把一些單元和另外一些單元連接起來的局部直接連接通路，以及從區(qū)域端口電路延伸出、至少和區(qū)域中的一些單元可選擇性地連接的中介連接通路；以及全局連接通路，它們和每一個區(qū)域的區(qū)域端口電路可以選擇性地進(jìn)行連接；以及進(jìn)一步還包括一個或更多另外的連續(xù)層次的布線資源，它們具有各自的端口電路，用以把那層的布線資源同前一層的布線資源連接起來。
18如權(quán)利要求17所要求的半導(dǎo)體集成電路，其中每個連續(xù)層次的布線資源都跨越更多數(shù)量的區(qū)域。
19如權(quán)利要求17或18所要求的半導(dǎo)體集成電路，其中每一個更高連續(xù)層次的全局布線資源包括的布線數(shù)量都更少。
20如權(quán)利要求17，18或19所要求的半導(dǎo)體集成電路，其中包含區(qū)域組成的矩陣陣列。
21如權(quán)利要求17-20中任何一個所要求的半導(dǎo)體集成電路，其中對于把單元按行和列排列的電路來說，區(qū)域端口電路由分別在水平和垂直方向上延伸的水平和垂直端口單元組成。
22如權(quán)利要求21所要求的半導(dǎo)體集成電路，其中每一層布線資源都有一個或多個端口電路，每一個端口電路都通過用于該層布線資源的信號連接通路來訪問前一層的多個端口單元。
23如權(quán)利要求17-22中任何一個所要求的半導(dǎo)體集成電路，其中有多個到布線資源的每一個另外的連續(xù)層次的信號連接通路。
24如在權(quán)利要求22基礎(chǔ)上的權(quán)利要求23所要求的半導(dǎo)體集成電路，其中有多個在水平方向延伸的信號連接通路，以及多個在垂直方向延伸的信號連接通路。
25如權(quán)利要求24所要求的半導(dǎo)體集成電路，其中對于單元的每一行和每一列有多個水平和垂直的信號連接通路。
26如權(quán)利要求25所要求的半導(dǎo)體集成電路，其中對于每一個單元至少有一個可連接的水平和垂直的信號連接通路。
27如權(quán)利要求17-26中任何一個所要求的半導(dǎo)體集成電路，其中有多個由區(qū)域組成的矩陣陣列，每一個都定義了超級區(qū)域，每一個區(qū)域都有多個全局連接通路和用于每個區(qū)域的區(qū)域端口電路通信，并跨越該超級區(qū)域，在用于第一層布線資源的端口電路之間延伸，以下稱為超全局層，所述的第一層布線資源可以選擇性地與用于多個超級區(qū)域的端口電路進(jìn)行連接。
28如權(quán)利要求27所要求的半導(dǎo)體集成電路，其中單元組成單元堆，每個單元堆包含2×2個單元的矩陣陣列，每個區(qū)域又包括單元堆的矩陣陣列。
29如權(quán)利要求27或28所要求的半導(dǎo)體集成電路，其中用于每一個超級區(qū)域的超級端口單元提供在跨越相鄰超級區(qū)域之間或從超級全局連接到用于超級區(qū)域的全局連接的可選擇性連接。
30一種半導(dǎo)體集成電路，基本上如附圖1a或1b或2.5G或2.5I或如這些附圖和其它附圖的一個或多個的組合所示及如參照他們所述。
全文摘要
一種半導(dǎo)體集成電路,包括由諸多單元(CC)組成的面積,該每一個單元都具有多種資源,包括存儲/編程資源和功能資源。根據(jù)單元的類型,功能資源至少包括布線資源和邏輯功能資源之一。每一個單元中只具有有限數(shù)量的資源。根據(jù)本發(fā)明的一個方面,一個單元可用的資源可以被增加,方法是利用至少來自于一個其它單元的資源,但并不影響該施主單元功能的獨(dú)立性。在這里也描述了一個安排成連續(xù)層次的分層布線結(jié)構(gòu)。單元被排列成劃分為區(qū)域的單元矩陣陣列。有多個排列成陣列的區(qū)域及用于每一個區(qū)域的區(qū)域端口電路。根據(jù)本發(fā)明的另一個方面,連續(xù)層次的布線資源包括:由至少把一些單元與其它一些單元連接起來的局部直接連接通路,以及從區(qū)域端口電路延伸、至少可以與區(qū)域中的一些單元選擇性地連接的中介連接路組成的區(qū)域互連;可以選擇性地與每一個區(qū)域的區(qū)域端口電路連接的全局連接通路;以及進(jìn)一步包括一個或更多具有各自的端口電路的連續(xù)層次的布線資源,它們把那個層次的布線資源同前一層布線資源連接起來。
文檔編號H01L27/04GK1203706SQ9619871
公開日1998年12月30日 申請日期1996年10月1日 優(yōu)先權(quán)日1995年9月30日
發(fā)明者羅杰·梅, 安德魯·杜赫斯特, 斯蒂芬·查爾斯·比維斯, 保羅·羅伯特·邦威克, 亞當(dāng)·戴維·羅斯, 戈登·斯特林·沃克, 伊恩·查默斯·巴頓 申請人:摩托羅拉公司