專利名稱：半導體器件的隔離區(qū)的制造方法
技術(shù)領域：
本發(fā)明涉及半導體器件，特別涉及半導體器件的隔離區(qū)的制造方法，以改善半導體器件之間的隔離特性。
就通常的金屬氧化物半導體(以下稱作“MOS”)器件而言，使無源區(qū)(即，使器件單元相互隔離的場區(qū))減至最小的隔離技術(shù)是高集成半導體器件的最重要技術(shù)之一。
隔離半導體器件用的方法分成三類局部氧化硅(LOCOS)；淺溝道隔離(STI)；選擇外延生長(SEG)。
這三種方法中，由于LOCOS的工藝簡單，有優(yōu)異的重復性，因此一直使用。而且，還用于1 Gbit的DRAM器件中。
以下將參見


制造半導體器件隔離區(qū)的常規(guī)方法。
參見圖1a至1f，它們展示出半導體器件的隔離區(qū)的制造方法的各步驟。
如圖1a所示，硅襯底11上順序形成盤形氧化層12和氮化層13。
隨后，氮化層13上涂敷光刻膠層14，之后，經(jīng)曝光和顯影而構(gòu)圖，如圖1b所示。用光刻膠圖形14作掩模，選擇除去氮化物層13和盤形氧化層12，形成氮化物圖形13a和盤形氧化物圖形12a，因此，確定場區(qū)和有源區(qū)。
之后，如圖1c所示，除去留下的光刻膠層14。之后，在包括氮化物圖形13a的整個表面上用CVD法(化學汽相淀積法)形成絕緣層(未畫出)，之后，深腐蝕，在氮化物13a和盤形氧化物12a圖形的兩側(cè)邊上形成絕緣側(cè)壁15。
如圖1d所示，用氮化物圖形13a和絕緣側(cè)壁15作掩模，各向異性腐蝕場氧化區(qū)的硅襯底11，形成有預定深度的溝道。
如圖1e所示，用氮化物圖形13a和絕緣側(cè)壁15作掩模，給整個表面注入溝道停止的離子，之后，進行退火工藝以形成場氧化層16。
如圖1f所示，除去留下的氮化層13a和盤形氧化物圖形12a和絕緣側(cè)壁壁15，以便在硅襯底11中形成的場氧化層16隔離器件單元。
但是，常規(guī)的隔離區(qū)制造方法有缺點。首先，由于盤形氧化層厚度薄，要腐蝕硅襯底上的盤形氧化層和氮化層而露出硅襯底時，很難不腐蝕盤形氧化層下的硅襯底。而且，進行退火工藝形成場氧化層時，側(cè)壁向下移(floWdown)，因此會浸蝕場氧化層部位，而變成有源區(qū)。即，產(chǎn)生鳥咀因此不能形成均勻的場氧化層。
因此，本發(fā)明針對半導體器件的隔區(qū)的制造方法，使之基本上避免了由于現(xiàn)有技術(shù)的限制和缺陷造成的一個或多個缺陷。
本發(fā)明的目的是，提供半導體器件的隔離區(qū)的制造方法，其中，為減少鳥咀和防止絕緣側(cè)壁下移，形成了非均勻的盤形氧化層，從而改善了半導體器件的隔離特性。
通過以下的說明或?qū)Ρ景l(fā)明的實踐，本發(fā)明的其它特征和優(yōu)點將成為顯而易見的。用說明書、權(quán)利要求書和附圖展示的特別結(jié)構(gòu)，將會達到本發(fā)明的目的和優(yōu)點。
為達到本發(fā)明的這些和其它優(yōu)點，將進行概括和概要地說明。半導體器件的隔離區(qū)的制造方法包括以下工藝步驟在襯底上形成第一絕緣層；在第一絕緣層上形成第二絕緣層并除去場區(qū)上的第二絕緣層；用第二絕緣層作掩模選擇除去第一絕緣層以露出襯底表面；在露出襯底上形成第三絕緣層；在第二絕緣層的兩側(cè)上形成第四絕緣側(cè)壁；用第二絕緣層和第四絕緣側(cè)壁作掩模選擇除去第三絕緣層以露出襯底表面；用第二絕緣層和第四絕緣側(cè)壁作掩模在襯底中形成預定深度的溝道；在溝道中形成場氧化層。
應指出的是，上述的總的說明和以下的詳細說明均是典型說明，以便進一步說明所要求保護的發(fā)明。
通過以下參見附圖的詳細說明，將會理解本發(fā)明的這些和其它目的，特性及優(yōu)點。
圖1a至1f是展示半導體器件隔離區(qū)的常規(guī)形成方法的剖面圖；圖2a至2g是展示按本發(fā)明優(yōu)選實施例的半導體器件隔離區(qū)制造方法的剖面圖。
現(xiàn)在將參見附圖所示實施例詳細說明本發(fā)明的優(yōu)選實施例。
參照圖2a至2g，它們展示了按本發(fā)明優(yōu)選實施例的半導體器件隔離區(qū)的制造方法。
首先見圖2a，在硅襯底21上形成厚100-1000埃的盤形氧化層22，之后，在氧化層22上形成厚為1000-2500埃的氮化物層23。這里，盤形氧化層22是消除應力的氧化層，它在LOCOS工藝中在硅襯底21與氮化物層23之間起緩沖層作用。
隨后，如圖2b所示，在氮化物層23上涂敷光刻膠層24，之后，經(jīng)曝光和顯影而構(gòu)圖。之后，用光刻膠圖形24作掩模，選擇除去氮化物區(qū)23，以便形成氮化物圖形23a，因此，確定場區(qū)和有源區(qū)。
參見圖2c，除去留下的光刻膠層24。用氮化物圖形23a作掩模，選擇濕腐蝕盤形氧化層22，直到硅襯底21的表面露出為止。此時，在濕腐蝕工藝中，盤形氧化層22將橫向過腐蝕100-1000埃的被掏蝕。
參見圖2d，襯底21的露出表面上形成氧化層25。此時，氧化層25的厚度比盤形氧化層22的厚度薄。
參見圖2e，在包括氮化物圖形23a的整個表面上形成絕緣層(未畫出)，之后經(jīng)深腐蝕，以便在氮化物圖形23a的兩個側(cè)邊上形成絕緣側(cè)壁。之后，用氮化物圖形23a和絕緣側(cè)壁26作掩模，干腐蝕氧化層25，以露出襯底21的表面。此時，可省略氧化層25的腐蝕工藝。絕緣側(cè)壁26的厚度為300-700埃，只要保持隔離間隔寬度為0.25μm。
參見圖2f，用氮化物圖形23a和絕緣側(cè)壁26作掩模，腐蝕露出的硅襯底21以形成預定深度的溝道。此時，溝道深度不超過1000埃。
參見圖2g，用氮化物圖形23a和絕緣側(cè)壁26作掩模，對整個表面進行場離子注入，之后，進行退火處理，由此形成場氧化層27。之后，除去氧化物圖形23a，絕緣側(cè)壁26，氧化層25和盤形氧化層22，由此制成半導體器件的隔離區(qū)。此時，場氧化層27厚3000-5000埃，其退火溫度是1000-1200℃。
半導體器件隔離區(qū)的形成方法有以下優(yōu)點首先，由于盤形氧化層厚、在構(gòu)成氮化物圖形時能防止襯底損壞。
其次，由于絕緣側(cè)壁不向下移到襯底，因而能改善有源區(qū)和場氧化區(qū)的形狀。即，形狀清晰。
第三，用不均勻的盤形氧化層，能減小鳥咀，消除氮化物層的應力。
本領域的技術(shù)人員應了解，在不脫離本發(fā)明精神和范圍的條件下還會有按本發(fā)明半導體器件的隔離區(qū)的制造方法的各種改型和變化。因此，這些改型和變化均為本發(fā)明要求保護的范圍。
權(quán)利要求
1.一種半導體器件的隔離區(qū)的制造方法，包括以下步驟在襯底上形成第一絕緣層；在第一絕緣層上形成第二絕緣層，并除去場區(qū)上的第二絕緣層；用第二絕緣層作掩模，選擇除去第一絕緣層，以露出襯底表面；在露出的襯底上形成第三絕緣層；在第二絕緣層的兩側(cè)邊上形成第四絕緣側(cè)壁；用第二絕緣層和第四絕緣側(cè)壁作掩模，選擇除去第三絕緣層，以露出襯底表面；用第二絕緣層和第四絕緣側(cè)壁作掩模，在襯底中形成預定深度的溝道；和在溝道中形成場氧化層。
2.按權(quán)利要求1的方法，其中，所述第三絕緣層比所述第一絕緣層薄。
3.按權(quán)利要求1的方法，其中，所述絕緣層是不均勻的盤形氧化物層。
4.按權(quán)利要求1的方法，其中，所述第一絕緣層是一個厚為100-1000埃的盤形氧化物層。
5.按權(quán)利要求1的方法，其中，用濕腐蝕選擇除去所述第一絕緣層。
6.按權(quán)利要求5的方法，其中，濕腐蝕所述第一絕緣層以使其橫向掏蝕100-1000埃。
7.按權(quán)利要求1的方法，其中，所述第二絕緣層是1000-2500埃厚的氮化物層。
8.按權(quán)利要求1的方法，其中，在隔離間隔寬度不超過0.25μm時，所述第四絕緣側(cè)壁厚度為300-700埃。
9.按權(quán)利要求1的方法，其中，所述溝道深度不超過1000埃。
10.按權(quán)利要求1的方法，其中，所述場氧化層的厚度是3000-5000埃。
11.按權(quán)利要求1的方法，其中，所述場氧化層的形成方法包括以下步驟向溝道注入場離子；和對進行了場離子注入的襯底退火處理。
12.按權(quán)利要求11的方法，其中，退火溫度是1000-1200℃。
全文摘要
一種半導體器件的隔離區(qū)的制造方法,包括以下步驟:襯底上形成第一絕緣層;第一絕緣層上形成第二絕緣層并除去場區(qū)上的第二絕緣層;用第二絕緣層作掩模選擇除去第一絕緣層以露出襯底表面;露出襯底上形成第三絕緣層;第二絕緣層的兩側(cè)邊上形成第四絕緣側(cè)壁;用第二絕緣層和第四絕緣側(cè)壁作掩模選擇除去第三絕緣層以露出襯底表面;用第二絕緣層和第四絕緣側(cè)壁作掩模在襯底中的預定深度形成溝道;溝道中形成場氧化層。
文檔編號H01L21/02GK1177207SQ9711089
公開日1998年3月25日 申請日期1997年5月8日 優(yōu)先權(quán)日1996年6月10日
發(fā)明者宋斗憲 申請人:Lg半導體株式會社