專利名稱：半導(dǎo)體存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以自對準(zhǔn)方式形成器件布線用的接觸孔的半導(dǎo)體存儲器的結(jié)構(gòu)和制造方法。特別是在DRAM的存儲單元中應(yīng)用于以自對準(zhǔn)方式形成位線接觸點(contact)和存儲節(jié)點接觸點的結(jié)構(gòu)和制造方法時，本發(fā)明的效果很好。
圖9是示出現(xiàn)有的半導(dǎo)體存儲器中的接觸點的結(jié)構(gòu)的圖。該圖9示出DRAM的存儲單元部分的剖面結(jié)構(gòu)，特別是示出位線接觸點和存儲節(jié)點接觸點的狀態(tài)。
在圖9中，1是硅襯底，2是元件分離區(qū)，3是柵絕緣膜，4是由導(dǎo)電性多晶硅等構(gòu)成的柵電極的一部分，5是由高熔點金屬與硅的化合物構(gòu)成的柵電極的一部分，6是柵電極而且是傳輸門，7是氧化硅膜，8是氧化膜側(cè)壁(side wall)，10a是氮化硅膜，11是低濃度雜質(zhì)擴(kuò)散區(qū)，12是高濃度雜質(zhì)擴(kuò)散區(qū)，13是另一個高濃度雜質(zhì)擴(kuò)散區(qū)，14和15是層間氧化膜，16是由導(dǎo)電性多晶硅等構(gòu)成的位線電極的一部分，17是高熔點金屬與硅的化合物構(gòu)成的位線電極的一部分，18是位線，19是位線接觸點，20是存儲節(jié)點接觸點，21是存儲節(jié)點。
在圖9中示出的接觸點中，考慮例如由于照相制版的對準(zhǔn)偏移從而使存儲節(jié)點接觸點20產(chǎn)生偏移的情況。圖10是表示此時的存儲節(jié)點接觸點20與襯底1的接觸部分的狀態(tài)的圖，圖11是為了比較起見表示在不產(chǎn)生偏移的情況下形成存儲節(jié)點接觸點20時的存儲節(jié)點接觸點20與襯底1的接觸部分的狀態(tài)的圖。
由于照相制版的對準(zhǔn)偏移使存儲節(jié)點接觸點20產(chǎn)生偏移時，存儲節(jié)點接觸點20相對于傳輸門6比較接近，如圖9和圖10所示，在存儲節(jié)點接觸點20與襯底1的接觸部分處柵6的側(cè)壁8被削去。
再有，由于在存儲節(jié)點接觸點20中使用的導(dǎo)電性多晶硅中通常摻入磷(P)等雜質(zhì)，在與硅襯底1接觸時，磷(P)等雜質(zhì)因其后的工藝中的熱處理等從該導(dǎo)電性多晶硅擴(kuò)散出來，故使晶體管的源/漏的結(jié)構(gòu)發(fā)生變化。因此，如圖10所示，由于從存儲節(jié)點接觸點20等電極材料擴(kuò)散出來的雜質(zhì)之故，低濃度雜質(zhì)擴(kuò)散層11的寬度d2與圖11中示出的正常情況下的低濃度雜質(zhì)擴(kuò)散層11的寬度d1相比變小，d2＜d1。此時，要考慮晶體管的耐壓性能下降等的不良情況。
即使在對存儲節(jié)點接觸點20開孔后通過離子注入等形成高濃度雜質(zhì)擴(kuò)散區(qū)13的情況下，由于在對存儲節(jié)點接觸點20開孔時確定形成高濃度雜質(zhì)擴(kuò)散區(qū)13的部位，也產(chǎn)生相同的不良情況。即，在以上任一種情況下，由于存儲節(jié)點接觸點20開孔時的疊合精度之故，都存在產(chǎn)生該不良情況的可能性。
如以上所述，迄今為止例如在DRAM的存儲單元中，通過較薄的例如一層層間氧化膜形成位線接觸點，再通過較厚的例如二層層間氧化膜形成存儲節(jié)點接觸點時，在形成即使接觸點開口用的照相制版的疊合發(fā)生偏移也不產(chǎn)生不良情況的接觸點方面存在困難。因此，存在產(chǎn)生接觸點與傳輸門的接觸或晶體管特性的變化等的問題。
本發(fā)明是為了解決這種現(xiàn)有的問題而完成的，本發(fā)明涉及下述的結(jié)構(gòu)和制造方法例如在DRAM的存儲單元中，使用所謂自對準(zhǔn)法形成位線接觸點，同時在存儲節(jié)點接觸點部分中將作為位線接觸點的刻蝕阻擋層而淀積的氮化膜作為第二側(cè)壁形成并使用。
即，本發(fā)明的半導(dǎo)體存儲器的特征在于備有多個在半導(dǎo)體襯底的主表面上形成的、分別具有有源區(qū)和用第一絕緣膜覆蓋的傳輸門的MOS晶體管；在相鄰的傳輸門之間形成為了覆蓋上述第一絕緣膜和有源區(qū)而形成的第二絕緣膜和貫通該第二絕緣膜通到上述有源區(qū)的第1接觸點，而且在其他的相鄰的傳輸門之間只在上述傳輸門的側(cè)面形成為了覆蓋上述第一絕緣膜而形成的第二絕緣膜和貫通該第二絕緣膜間通到有源區(qū)的第2接觸點。
此外，本發(fā)明的半導(dǎo)體存儲器的特征在于上述半導(dǎo)體襯底用硅半導(dǎo)體形成，上述第1絕緣膜用氧化硅膜形成，再者，上述第2絕緣膜用氮化硅膜形成。
此外，本發(fā)明的半導(dǎo)體存儲器的特征在于上述第1接觸點是位線接觸點，上述第2接觸點是存儲節(jié)點接觸點。
此外，本發(fā)明的半導(dǎo)體存儲器的制造方法的特征在于，包括在半導(dǎo)體襯底的主表面上形成多個分別具有有源區(qū)和用第一絕緣膜覆蓋的傳輸門的MOS晶體管的工序；在形成了上述多個MOS晶體管的上述半導(dǎo)體襯底上形成第2絕緣膜的工序；在相鄰的傳輸門之間形成貫通上述第二絕緣膜通到上述有源區(qū)的第1接觸點的工序；在其他的相鄰的傳輸門之間通過各向異性刻蝕對上述第二絕緣膜進(jìn)行刻蝕，只在上述傳輸門的側(cè)面的上述第1絕緣膜上留下第二絕緣膜，貫通該第二絕緣膜間形成通到其他有源區(qū)的第2接觸點的工序。
此外，本發(fā)明的半導(dǎo)體存儲器的制造方法的特征在于使用硅半導(dǎo)體作為上述半導(dǎo)體襯底，形成氧化硅膜作為上述第一絕緣膜，形成氮化硅膜作為上述第2絕緣膜。
此外，本發(fā)明的半導(dǎo)體存儲器的制造方法的特征在于形成位線接觸點作為上述第1接觸點，形成存儲節(jié)點接觸點作為上述第2接觸點。
圖1是表示本發(fā)明的實施例1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖2是表示本發(fā)明的實施例1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖，是用于說明傳輸門與接觸點的關(guān)系的局部擴(kuò)大圖。
圖3是表示本發(fā)明的實施例2的半導(dǎo)體器件的制造方法的剖面圖，表示形成傳輸門的工序。
圖4是表示本發(fā)明的實施例2的半導(dǎo)體器件的制造方法的剖面圖，表示形成位線接觸點部分的抗蝕劑的工序。
圖5是表示本發(fā)明的實施例2的半導(dǎo)體器件的制造方法的剖面圖，表示形成位線接觸點部分的氮化膜的工序。
圖6是表示本發(fā)明的實施例2的半導(dǎo)體器件的制造方法的剖面圖，表示形成位線接觸點的工序。
圖7是表示本發(fā)明的實施例2的半導(dǎo)體器件的制造方法的剖面圖，表示形成位線的工序。
圖8是表示本發(fā)明的實施例2的半導(dǎo)體器件的制造方法的剖面圖，表示使用直徑縮小開口技術(shù)形成存儲節(jié)點接觸點的工序。
圖9是表示現(xiàn)有的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖10是表示現(xiàn)有的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖，示出接觸點部分的擴(kuò)大圖。
圖11是表示現(xiàn)有的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖，示出接觸點部分的擴(kuò)大圖。
以下參照


本發(fā)明的實施例。在各圖中，相同的符號分別表示相同或相當(dāng)?shù)牟糠帧?br> 實施例1
圖1是表示本發(fā)明的一個實施例的半導(dǎo)體存儲器的結(jié)構(gòu)的剖面圖。該圖1表示DRAM的存儲單元部分的剖面結(jié)構(gòu)，特別是示出位線接觸點和存儲節(jié)點接觸點的狀態(tài)。
在圖1中，1是硅半導(dǎo)體襯底，2是由LOCOS法等形成的元件分離絕緣膜(氧化硅膜)，3是由硅熱氧化膜等構(gòu)成的柵絕緣膜，4是由導(dǎo)電性多晶硅等構(gòu)成的傳輸門(同時是柵電極)的下層膜，5是由用于使傳輸門(柵電極)變成低電阻的高熔點金屬與硅的化合物構(gòu)成的傳輸門的上層膜，6是由上層膜4和下層膜5構(gòu)成的傳輸門(同時是柵電極)，7是通過CVD法淀積TEOS等構(gòu)成的絕緣膜(氧化硅膜)，8是由TEOS等構(gòu)成的、形成側(cè)壁的絕緣膜(氧化硅膜)，9是絕緣膜(氧化硅膜)，10a是氮化硅膜，10b是氮化硅膜側(cè)壁，11是低濃度雜質(zhì)擴(kuò)散區(qū)，12是高濃度雜質(zhì)擴(kuò)散區(qū)，13是另一個高濃度雜質(zhì)擴(kuò)散區(qū)，14和15是層間絕緣膜(氧化硅膜)，16是導(dǎo)電性多晶硅等構(gòu)成的位線接觸點而且是位線電極的下層膜，17是高熔點金屬與硅的化合物等構(gòu)成的位線電極的上層膜，18是由上層膜16和下層膜17構(gòu)成的位線，19是位線接觸點(第1接觸點)，20是存儲節(jié)點接觸點(第2接觸點)，21是存儲節(jié)點。
其中，絕緣膜(氧化硅膜)7、絕緣膜(氧化硅膜)8和絕緣膜(氧化硅膜)9作為一個整體構(gòu)成覆蓋傳輸門6的第1絕緣膜。此外，氮化硅膜10a和氮化硅膜側(cè)壁10b構(gòu)成在第一絕緣膜上形成的第2絕緣膜。再有，低濃度雜質(zhì)擴(kuò)散區(qū)11、高濃度雜質(zhì)擴(kuò)散區(qū)12和13構(gòu)成存儲單元晶體管的有源區(qū)。
還有，這里位線接觸點19指的是為了連接位線18與在硅襯底1上形成的有源區(qū)而對層間絕緣膜進(jìn)行開口的接觸孔，存儲節(jié)點接觸點20同樣指的是為了連接存儲節(jié)點21與在硅襯底1上形成的有源區(qū)而對層間絕緣膜進(jìn)行開口的接觸孔。
如該圖1所示，存儲單元晶體管的構(gòu)成包括柵氧化膜3、柵電極6和位于在其兩側(cè)作為源/漏區(qū)的硅襯底1上的有源區(qū)，即低濃度雜質(zhì)擴(kuò)散區(qū)11、高濃度擴(kuò)散區(qū)12或另一個高濃度雜質(zhì)擴(kuò)散區(qū)13。在硅襯底1上以矩陣狀排列多個這樣的存儲單元晶體管。
此外，用柵氧化膜3和傳輸門6形成字線，用布線層形成位線。在存儲節(jié)點21的上部存在有成為對置電極的單元板，中間介入電容器的電介質(zhì)膜，但由于在本發(fā)明的說明中不涉及這部分，故在圖示中將其省略。此外，關(guān)于存儲節(jié)點21的結(jié)構(gòu)，這里以圓筒形來圖示，但在本發(fā)明中對其不作特別的限定。
再有，在對存儲節(jié)點接觸點20進(jìn)行開口后，通過注入雜質(zhì)離子形成高濃度雜質(zhì)擴(kuò)散區(qū)13。此外，因為存儲節(jié)點21的材料是摻入了雜質(zhì)的導(dǎo)電性多晶硅，所以上述高濃度擴(kuò)散區(qū)13也可以是從該存儲節(jié)點21本身擴(kuò)散的雜質(zhì)擴(kuò)散區(qū)。
在這樣構(gòu)成的半導(dǎo)體存儲器中，首先在位線接觸點19中，在與位線接觸點19鄰接的傳輸門(柵電極)6中在覆蓋氧化膜側(cè)壁8和上面的氧化膜7的氧化膜9上預(yù)先使淀積到必要的厚度的氮化膜10a從傳輸門6的側(cè)面延伸到上部。因而，即使位線接觸點19發(fā)生偏移，由于層間氧化膜14的刻蝕中止于氮化膜10a，故可防止傳輸門6與位線18接觸。
此外，在這樣構(gòu)成的半導(dǎo)體存儲器中，在積累作為數(shù)據(jù)的電荷的存儲節(jié)點21的存儲節(jié)點接觸點20中，隨著存儲節(jié)點接觸點20接近襯底1，它就越來越接近傳輸門6，但由于存在由氮化膜構(gòu)成的側(cè)壁10b，故可與傳輸門6保持絕緣。此外，由于存儲節(jié)點21在位線18的上部形成，故存儲節(jié)點接觸點20有必要貫通層間氧化膜14和15，形成得較深，但由于氮化硅膜只作為側(cè)壁10b而形成，只通過層間氧化膜的刻蝕就可形成存儲節(jié)點接觸點20，故其形成變得容易。
關(guān)于上述位線和存儲節(jié)點的接觸點的形狀，再參照圖2進(jìn)行詳細(xì)的說明。圖2是將圖1的形成半導(dǎo)體存儲器(DRAM)的傳輸門(柵電極)6和接觸點的部分?jǐn)U大后示出的圖。為簡單起見，在該圖2中圖1的氧化膜9并入氧化膜7和8，故將其省略。
在圖示右側(cè)，位線接觸點部分中相鄰傳輸門6的間隔x3(尺寸約為0.35微米)與位線接觸點的直徑x4(尺寸約為0.25微米)的設(shè)計上的裕量x1只有0.05微米，是照相制版的疊合精度(約小于0.1微米)的約一半。因此，必定以某種概率存在位線接觸點與傳輸門6短路的可能性。為了回避這種不良情況，用于位線接觸點部分的自對準(zhǔn)接觸點的氮化膜10a有必要以原來的較厚的淀積厚度留下來并延伸到傳輸門6的上側(cè)。
另一方面，在圖示的左側(cè)，在存儲節(jié)點接觸點的部分中，相鄰傳輸門6的設(shè)計上的間隔x5約為0.4微米，在該寬度之間形成直徑x6(尺寸約為0.3微米)的存儲節(jié)點接觸點。此時的傳輸門6與存儲節(jié)點接觸點的設(shè)計的裕量x2只是約0.05微米，存儲節(jié)點接觸點削去側(cè)壁8的一部分，如考慮照相制版的疊合精度(約小于0.1微米)，則必定以某種概率存在位線接觸點與傳輸門6短路的可能性。但實際上由于使用直徑縮小開口方法對存儲節(jié)點接觸進(jìn)行開口，故形成時的存儲節(jié)點接觸點的直徑x61約0.1微米，傳輸門6與存儲節(jié)點接觸點的設(shè)計的裕量，如圖2中用x21示出的，約為0.15微米。
為了不使晶體管的源/漏結(jié)構(gòu)有大的變化，有必要使存儲節(jié)點接觸點20不與側(cè)壁8接觸。此時，由于側(cè)壁8的寬度約為0.05微米，故存儲節(jié)點接觸點20與側(cè)壁8的間隔x 22約為0.1微米，大體與照相制版的疊合精度相同。由此可知，用于存儲節(jié)點接觸點部分的自對準(zhǔn)接觸點的氮化膜是以傳輸門6的側(cè)壁8的側(cè)壁上形成的氮化膜側(cè)壁10b示出的那種程度的膜就足夠了。
由以上所述可知，在本實施例的半導(dǎo)體存儲器中，在位線接觸點一側(cè)，在覆蓋傳輸門6的氧化膜7、8上按照原樣留下淀積得較厚的氮化膜以形成接觸點，另一方面，在存儲節(jié)點接觸點一側(cè)，在覆蓋傳輸門6的氧化膜側(cè)壁8上留下薄的側(cè)壁狀的氮化膜10b以形成接觸點。由此，在兩者的接觸點中形成接觸點不與傳輸門接觸的結(jié)構(gòu)，而且形成晶體管的特性也不變化的結(jié)構(gòu)。
在本實施例的半導(dǎo)體存儲器中，在DRAM的存儲單元中位線接觸點成為使用了所謂自對準(zhǔn)法的結(jié)構(gòu)，此外，作為位線接觸點的刻蝕阻擋層而淀積的氮化膜在存儲節(jié)點接觸點部分中構(gòu)成為側(cè)壁。
由于存儲節(jié)點接觸點與位線接觸點相比，刻蝕時的縱橫比(接觸孔的深度對開口直徑之比)非常大，故因RIE(反應(yīng)離子刻蝕)的滯后(lag)，刻蝕氣體達(dá)不到接觸孔的底部，容易產(chǎn)生不能對接觸點進(jìn)行開口的不良情況。如在接觸孔的底部存在與層間膜不同的材料的膜，則刻蝕變得更為困難。例如考慮在整個面上留下用于位線接觸點開口的氮化膜的情況，則在存儲節(jié)點接觸點部分在底部留下氮化膜，最初只是對氧化膜的刻蝕，但最后必須在高的縱橫比的狀態(tài)下刻蝕接觸點底部的氮化膜。如采用本實施例的結(jié)構(gòu)，由于存儲節(jié)點接觸點的底部沒有氮化膜，故可回避這種不良情況。
實施例2從圖3至圖8是示出本發(fā)明的另一個實施例中的半導(dǎo)體存儲器的制造方法的圖。
如關(guān)于本實施例的制造方法進(jìn)行說明的話，首先參照圖3，在硅半導(dǎo)體襯底1上形成元件分離區(qū)2，雖然未圖示，但進(jìn)行阱、溝道中止層、溝道摻雜層等的離子注入。其次，形成柵氧化膜3，其上形成構(gòu)成柵電極的導(dǎo)電性多晶硅膜4和高熔點金屬與硅的化合物的膜5，其上形成氧化膜7。再者，通過刻蝕形成柵電極6后，通過磷(P)或砷(As)等的離子注入形成低濃度雜質(zhì)擴(kuò)散區(qū)11。
其后，在柵電極6的側(cè)面形成了側(cè)壁8后，在所希望的區(qū)域內(nèi)通過離子注入形成高濃度雜質(zhì)擴(kuò)散區(qū)12。該高濃度雜質(zhì)擴(kuò)散區(qū)12不僅可通過這種離子注入來形成，在下面說明的工序中，也可從位線的摻雜了的多晶硅16通過雜質(zhì)的擴(kuò)散來形成。這些低濃度雜質(zhì)擴(kuò)散區(qū)11和高濃度雜質(zhì)擴(kuò)散區(qū)12成為硅襯底1的主表面上的有源區(qū)，成為存儲單元晶體管的源/漏區(qū)。其后，在整個面上淀積約10～20nm的氧化膜9。氧化膜7、8和9整體地構(gòu)成覆蓋傳輸門6的第1絕緣膜。其次，在氧化膜9上淀積膜厚為幾十nm的氮化膜10，作為第2絕緣膜。氧化膜9起到防止因氮化膜10直接與有源區(qū)、即硅襯底1的表面接觸而引起的應(yīng)力的不良影響的作用。
其次，如圖4所示，只在打算形成位線接觸點(第1接觸點)的部分通過照相制版對抗蝕劑22進(jìn)行圖形刻蝕而留下。形成該抗蝕劑22，使之從夾住位線接觸點部分的一對晶體管的傳輸門6的側(cè)面延伸到上表面。
其次，從圖4的晶片處通過反應(yīng)性離子刻蝕(RIE)對氮化膜10進(jìn)行各向異性刻蝕。由此，如圖5所示，在用抗蝕劑22覆蓋的位線接觸點部分中，氮化膜10的一部分原封不動地保留下來，作為覆蓋有源區(qū)12的、從傳輸門6的側(cè)面經(jīng)氧化膜7和8延伸到上表面的膜厚為幾十nm的氮化膜10a而保留下來。另一方面，在打算形成存儲節(jié)點接觸點(第2接觸點)的部分中，只在相鄰的傳輸門6的氧化膜側(cè)壁(第1絕緣膜)8上保留較薄的側(cè)壁狀的氮化膜(第2絕緣膜)10b。
其次，如圖6所示，對于圖5的晶片，形成平坦性良好的層間氧化膜14。
其后，雖然圖中未示出，但在層間氧化膜14上涂敷抗蝕劑，通過光刻工藝只對層間氧化膜14的位線接觸孔部分進(jìn)行有選擇的、各向異性的刻蝕，形成位線接觸點用的開口。其次，從該開口部分通過只對氮化膜10a進(jìn)行有選擇的各向異性刻蝕，形成位線接觸點19。這樣一來，使用所謂自對準(zhǔn)法形成了位線接觸點。
其次，在圖6的晶片上淀積導(dǎo)電性多晶硅膜16，在其上淀積例如鎢(W)、鈦(Ti)、鈷(Co)等高熔點金屬與硅的化合物(以下簡稱為“硅化物”)的膜17。其后，經(jīng)過照相制版、刻蝕等工序，如圖7所示形成位線18。再有，其后形成與層間氧化膜14相同的平坦性良好的層間氧化膜15。
其次，如圖8所示，對于圖7的晶片，使用直徑縮小技術(shù)對存儲節(jié)點接觸點20進(jìn)行開口。其后，在淀積成為存儲節(jié)點21的導(dǎo)電性多晶硅之前，通過離子注入等形成高濃度雜質(zhì)區(qū)13。
其后，淀積成為存儲節(jié)點21的導(dǎo)電性多晶硅，經(jīng)過幾個工藝，形成圖1中示出的存儲節(jié)點21等，這樣就形成了圖1中示出的半導(dǎo)體器件的結(jié)構(gòu)。
再有，因為存儲節(jié)點21的材料是摻入了雜質(zhì)的導(dǎo)電性多晶硅，所以高濃度雜質(zhì)區(qū)13也可以是從該存儲節(jié)點21本身擴(kuò)散而形成的雜質(zhì)擴(kuò)散區(qū)。
如采用該方法，即使用于形成存儲節(jié)點接觸點20的照相制版的疊合發(fā)生某些偏移，在形成存儲節(jié)點接觸點20時的各向異性刻蝕中，傳輸門6的氧化膜側(cè)壁8受到外側(cè)的氮化膜側(cè)壁10b的保護(hù)而不會被削去，故可回避傳輸門6與存儲節(jié)點21發(fā)生電短路這樣的不良情況。此外，由于同樣的原因，因晶體管的傳輸門6的邊緣附近的源/漏區(qū)的雜質(zhì)分布不會改變，故可均勻地保持存儲單元的晶體管特性。
與實施例1中參照圖2所說明的相同，由于位線接觸點19與柵電極6的間隔的容限小于位線接觸點19的照相制版的疊合精度，故必定以某種概率存在柵電極6與位線接觸點19重疊的可能性。因而，有必要在與形成位線接觸點的部分鄰接的柵電極6處，在氧化膜側(cè)壁8和上面的氧化膜7之上，預(yù)先使淀積到必要的厚度的氮化膜10a從柵電極6的側(cè)面延伸到上部。這樣一來，即使位線接觸點19發(fā)生偏移，但層間氧化膜14的刻蝕在從柵電極6的側(cè)面延伸到上部的氮化膜10a處中止，之后對氮化膜10a進(jìn)行刻蝕并開口。通過該氮化膜刻蝕，柵極的氧化膜側(cè)壁8和柵電極6的上面的氧化膜7不會被削去，例如即使位線接觸點19發(fā)生偏移，也可防止柵電極6與位線接觸點20接觸。
另一方面，由于在使用直徑縮小開口方法對存儲節(jié)點接觸點20進(jìn)行開口時使孔徑縮小，故柵電極或傳輸門6與存儲節(jié)點接觸點20的間隔的容限大致與照相制版的疊合精度相同。因而，用于存儲節(jié)點接觸點20的自對準(zhǔn)接觸點的氮化膜是在柵電極或傳輸門6的氧化膜側(cè)壁8的側(cè)壁上形成的那種程度就足夠了。
因此，在本實施例的制造方法中，在DRAM的存儲單元中，使用所謂自對準(zhǔn)法形成位線接觸點，同時，形成作為位線接觸點的刻蝕阻擋層而淀積的氮化膜，以便在存儲節(jié)點接觸點部分處成為第2側(cè)壁。因而，可同時淀積和形成氮化膜，作為位線接觸點和存儲節(jié)點接觸點的各自的開口中的自對準(zhǔn)接觸點用的刻蝕保護(hù)膜，與分別地形成的情況相比，可減少工序數(shù)目。
再者，存儲節(jié)點接觸點與位線接觸點相比，刻蝕時的縱橫比(接觸孔的深度對開口直徑之比)非常大，故因RIE的滯后等的影響，刻蝕氣體達(dá)不到接觸孔的底部，容易產(chǎn)生不能對接觸點進(jìn)行開口的不良情況。如在接觸孔的底部存在與層間膜不同的材料的膜，則刻蝕變得更為困難。例如考慮在整個面上留下位線接觸點開口用的氮化膜的情況，則在存儲節(jié)點接觸點部分在底部留下氮化膜，對層間絕緣膜進(jìn)行刻蝕后，必須在高的縱橫比的狀態(tài)下再刻蝕氮化膜。
但是，通過采用本發(fā)明的制造方法，由于存儲節(jié)點接觸點的底部不留下氮化膜，故只刻蝕氧化膜即可，不需要復(fù)雜的工藝。
因此，通過在與存儲節(jié)點接觸點部分鄰接的晶體管的第1側(cè)壁(氧化膜側(cè)壁)上形成材料性質(zhì)不同的第2側(cè)壁(氮化膜側(cè)壁)，即使產(chǎn)生存儲節(jié)點接觸點20的對準(zhǔn)偏移，在存儲節(jié)點接觸點開口時由氧化膜構(gòu)成的第一側(cè)壁不會被削去，可形成具有均勻特性的晶體管，此外，可防止傳輸門與存儲節(jié)點的短路等。
如以上所說明的那樣，如采用本發(fā)明，在半導(dǎo)體存儲器，特別是DRAM的存儲單元中，使用所謂自對準(zhǔn)法形成位線接觸點，同時，形成作為位線接觸點的刻蝕阻擋層而淀積的氮化膜，以便在存儲節(jié)點接觸點部分處成為第2側(cè)壁。
由此，在兩者的接觸點中，即使發(fā)生疊合偏移，也可在接觸點與傳輸門不接觸的情況下形成，可形成對于襯底有源區(qū)的接觸點。再者，如采用本制造方法，可得到存儲單元晶體管的特性也不發(fā)生變化的半導(dǎo)體存儲器。
權(quán)利要求
1.一種半導(dǎo)體存儲器，其特征在于備有多個在半導(dǎo)體襯底的主表面上形成的、分別具有有源區(qū)和用第一絕緣膜覆蓋的傳輸門的MOS晶體管；在相鄰的傳輸門之間形成為了覆蓋所述第一絕緣膜和有源區(qū)而形成的第二絕緣膜和貫通該第二絕緣膜通到所述有源區(qū)的第1接觸點，而且在其他的相鄰的傳輸門之間只在所述傳輸門的側(cè)面形成為了覆蓋所述第一絕緣膜而形成的第二絕緣膜和貫通該第二絕緣膜間通到有源區(qū)的第2接觸點。
2.權(quán)利要求1中所述的的半導(dǎo)體存儲器，其特征在于所述半導(dǎo)體襯底用硅半導(dǎo)體形成，所述第1絕緣膜用氧化硅膜形成，再者，所述第2絕緣膜用氮化硅膜形成。
3.權(quán)利要求1或2中所述的的半導(dǎo)體存儲器，其特征在于所述第1接觸點是位線接觸點，所述第2接觸點是存儲節(jié)點接觸點。
4.一種半導(dǎo)體存儲器的制造方法，其特征在于，包括在半導(dǎo)體襯底的主表面上形成多個分別具有有源區(qū)和用第一絕緣膜覆蓋的傳輸門的MOS晶體管的工序；在形成了所述多個MOS晶體管的所述半導(dǎo)體襯底上形成第2絕緣膜的工序；在相鄰的傳輸門之間形成貫通所述第二絕緣膜通到所述有源區(qū)的第1接觸點的工序；在其他的相鄰的傳輸門之間通過各向異性刻蝕對所述第二絕緣膜進(jìn)行刻蝕，只在所述傳輸門的側(cè)面的所述第1絕緣膜上留下第二絕緣膜，貫通該第二絕緣膜間形成通到其他有源區(qū)的第2接觸點的工序。
5.權(quán)利要求4中所述的的半導(dǎo)體存儲器的制造方法，其特征在于使用硅半導(dǎo)體作為所述半導(dǎo)體襯底，形成氧化硅膜作為所述第1絕緣膜，形成氮化硅膜作為所述第2絕緣膜。
6.權(quán)利要求4或5中所述的的半導(dǎo)體存儲器的制造方法，其特征在于形成位線接觸點作為所述第1接觸點，形成存儲節(jié)點接觸點作為所述第2接觸點。
全文摘要
在DRAM的存儲單元等中,形成位線接觸點和存儲節(jié)點接觸點,即使照相制版的疊合發(fā)生偏移,也不產(chǎn)生不良情況。在DRAM等的存儲單元中,關(guān)于位線接觸點,使用所謂自對準(zhǔn)法形成貫通氮化膜的接觸點,在存儲節(jié)點接觸點部分中,使用作為位線接觸點的刻蝕阻擋層而淀積的氮化膜作為氮化膜的側(cè)壁,以形成接觸點。
文檔編號H01L21/70GK1187694SQ9711617
公開日1998年7月15日 申請日期1997年8月8日 優(yōu)先權(quán)日1997年8月8日
發(fā)明者伊藤康悅 申請人:三菱電機(jī)株式會社