專利名稱：動態(tài)隨機存取存儲器結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種動態(tài)隨機存取存儲器(Dynamic Random AccessMemory；DRAM)結(jié)構(gòu)及其制造方法，且特別涉及一種具有垂直對準的電容結(jié)構(gòu)的動態(tài)隨機存取存儲器結(jié)構(gòu)及其制造方法，其可以減少元件所占的面積，增加元件的集成度。
為了要滿足高密度的動態(tài)隨機存取存儲器元件結(jié)構(gòu)，以及亞微米尺寸以下的元件微小化(Micro-Minituration)的要求，動態(tài)隨機存取存儲器元件的工藝技術(shù)一直不斷在改進。此種元件微小化工藝技術(shù)的突破已在一些特殊的工藝步驟中實現(xiàn)，例如光刻技術(shù)與干蝕刻技術(shù)。利用更精密的曝光機(ExposureCamera)，或是使用感光度更高的光阻材料，可以使得光阻層影像傳遞的精確度提高。除此之外，干蝕刻技術(shù)在工具上與蝕刻劑的配方上也有很大的進步，可以使得光阻層上的亞微米尺寸的影像成功的轉(zhuǎn)移到光阻層下的物質(zhì)，產(chǎn)生高密度的半導(dǎo)體元件。
然而，若是要做出密度高達256百萬位元或以上的動態(tài)隨機存取存儲器元件，則在工藝技術(shù)上必須做更大的突破。通常一個動態(tài)隨機存取存儲器單元所需的面積，約八倍于最小尺寸(minimum Feature)所占的面積，記為“8F2”。目前已制造出四倍于最小尺寸所占的面積，亦即4F2的動態(tài)隨機存取存儲器單元。而元件的面積主要限制在兩個基本的部分，包含字元線晶體管與儲存電容。
一般的4F2的動態(tài)隨機存取存儲器單元，其字元線晶體管與儲存電容分別在半導(dǎo)體基底上占有不同的位置。如果此兩個部分能夠重疊在一起，使用相同的面積，亦即字元線晶體管結(jié)構(gòu)垂直對準于儲存電容結(jié)構(gòu)，則將會制造出比4F2的動態(tài)隨機存取存儲器單元所占面積更小的元件。
有鑒于此，本發(fā)明的主要目的是提出一種動態(tài)隨機存取存儲器結(jié)構(gòu)及其制造方法，將字元線晶體管結(jié)構(gòu)與儲存電容結(jié)構(gòu)重疊在一起，可以減少元件所占的面積，增加元件的集成度。
為實現(xiàn)上述的目的，本發(fā)明提出一種動態(tài)隨機存取存儲器結(jié)構(gòu)及其制造方法，首先，在半導(dǎo)體基底上形成第一氧化硅層。然后，在第一氧化硅層中形成多個溝槽，且在每個溝槽中形成位元線的結(jié)構(gòu)。接著，在位元線與第一氧化硅層上淀積第二氧化硅層，使位元線成為埋藏的位元線結(jié)構(gòu)。進行平坦化步驟，使第二氧化硅層具有平坦的表面。然后，在第二氧化硅層上淀積第一多晶硅層，與在第一多晶硅層上形成薄的氧化多晶硅層。再設(shè)定薄的氧化多晶硅層與第一多晶硅層的圖案，于是形成字元線的結(jié)構(gòu)。接著，在字元線旁側(cè)形成金屬硅化物的間隙壁，并去除薄的氧化多晶硅層。之后，在字元線與第二氧化硅層上淀積第三氧化硅層，并進行光刻與蝕刻步驟，依序蝕刻第三氧化硅層、字元線約中央處、第二氧化硅層與第一氧化硅層，直到露出位元線表面，形成窄的元件凹洞。然后，在元件凹洞的側(cè)壁露出字元線的部分形成柵極氧化層。且在元件凹洞中淀積第一非晶硅層，并設(shè)定圖案，蝕刻第一非晶硅層而在元件凹洞的側(cè)壁上形成非晶硅側(cè)壁。接著，在元件凹洞中淀積第二多晶硅層，并進行離子注入步驟，注入角度約為零度，對位于第三氧化硅層上的第二多晶硅層進行離子摻雜，以及對元件凹洞底部的第二多晶硅層進行離子摻雜，至于在元件凹洞側(cè)壁的第二多晶硅層則未摻雜離子。然后，在元件凹洞中淀積第二非晶硅層，用以填滿元件凹洞，且進行一退火步驟，使得第二非晶硅層、第二多晶硅層與第一非晶硅層成為單晶硅層，并進行多次不同劑量的離子摻雜步驟，在元件凹洞中由下而上依序形成第一濃摻雜源極/漏極區(qū)、第一淺摻雜源極/漏極區(qū)、單晶硅層與第二濃摻雜源極/漏極區(qū)。上述第一濃摻雜源極/漏極區(qū)位于埋藏的位元線結(jié)構(gòu)上，且單晶硅層對應(yīng)于露出的字元線。接著，在第二濃摻雜源極/漏極區(qū)上淀積第三多晶硅層，并設(shè)定第三多晶硅層的圖案，以形成儲存結(jié)點，儲存結(jié)點位于第二濃摻雜源極/漏極區(qū)上。然后，在儲存結(jié)點上淀積介電層。在介電層上淀積第四多晶硅層；以及設(shè)定第四多晶硅層的圖案，形成上電極層，于是儲存結(jié)點、介電層與上電極層形成電容的結(jié)構(gòu)。
本發(fā)明提出一種動態(tài)隨機存取存儲器的電容結(jié)構(gòu)及其制造方法，其特征在于具有垂直對準字元線的多晶硅電容結(jié)構(gòu)，以及垂直對準字元線的多晶硅位元線結(jié)構(gòu)，其優(yōu)點在于可以減少元件所占的面積。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，詳細說明如下

圖1到圖10，其所繪示的是根據(jù)本發(fā)明的一較佳實施例，一種動態(tài)隨機存取存儲器的制造步驟的剖面示意圖；圖3A與圖3B，其中圖3B的剖面方向與圖3A的剖面方向成90度角；圖4A與圖4B，其中圖4B的剖面方向與圖4A的剖面方向成90度角；以及圖10A與圖10B，其中圖10B的剖面方向與圖10A的剖面方向成90度角。
參照圖1到圖10，其所繪示的是根據(jù)本發(fā)明的一較佳實施例，一種動態(tài)隨機存取存儲器制造步驟的剖面示意圖。此處本發(fā)明是以N通道的元件為例子，然而，本發(fā)明亦可以應(yīng)用于P通道的元件。
首先，參照圖1，提供半導(dǎo)體基底10，例如P型且結(jié)晶方向為<100>面的硅基底。然后，在半導(dǎo)體基底10上形成第一絕緣層12，例如氧化硅層。其形成方式是進行熱氧化法(Thermal Oxidation)，溫度在約950℃到約1100℃之間，并以氧氣為反應(yīng)氣體，使得半導(dǎo)體基底10上的硅會與氧氣作用而形成氧化硅層，其厚度在約4500埃()到約5500埃()之間。接著，進行光刻與蝕刻步驟，以三氟甲烷(CHF3)為蝕刻劑，在第一絕緣層12中形成多個溝槽14。溝槽14的深度在第一絕緣層12表面下約3500埃到約4500埃之間。此步驟的光阻層可利用等離子氧化蝕刻法(Plasma Oxygen Ashing)去除。
接著，參照圖2，在第一絕緣層12與溝槽14上淀積導(dǎo)電層，然后再進行非等向性的干蝕刻法(Anisotropic Dry Etching)，以氯氣(Cl2)為蝕刻劑，在溝槽14中形成位元線16(Bit Line)。上述淀積的導(dǎo)電層的材料可為金屬鎢，且其淀積方式可為低壓化學(xué)汽相淀積法(Low Pressure Chemical VaporDeposition；LPCVD)，環(huán)境溫度在約300℃到約600℃之間，以六氟化鎢為反應(yīng)物，淀積厚度在約2000埃到約4000埃之間的導(dǎo)電層。此外，導(dǎo)電層的材料亦可為硅化鎢(Tungsten Silicide)，其淀積方式為低壓化學(xué)汽相淀積法(LPCVD)，以六氟化鎢和硅甲烷(Silane)為反應(yīng)物，溫度在約300℃到約600℃之間，淀積厚度在約2000埃到約4000埃之間。非等向性的干蝕刻法用以蝕刻在第一絕緣層12上多余導(dǎo)電層，留下在溝槽14中的導(dǎo)電層，其深度在第一絕緣層12表面下約1000埃到約2000埃之間，以形成位元線16的結(jié)構(gòu)。
接著，參照圖3A，在第一絕緣層12與位元線16上形成第二絕緣層18，最好是氧化硅層。其形成方式是以原硅酸四乙酯(Tetra-Ethyl-Ortho-Silicate；TEOS)為反應(yīng)氣體，利用低壓化學(xué)汽相淀積法(LPCVD)或是等離子強化化學(xué)汽相淀積法(Plasma Enhanced Chemical Vapor Deposition；PECVD)，溫度在約300℃到約600℃之間，淀積厚度在約500埃到約1500埃之間。然后，再進行平坦化(Planarization)的步驟，利用化學(xué)機械研磨法(Chemical MechanicalPolishing；CMP)，使得第二絕緣層18具有平坦的表面。于是位元線16成為埋藏于第二絕緣層18中的位元線16．接著，在第二絕緣層18上形成第一導(dǎo)電層20，最好是多晶硅層。其形成方式是以環(huán)境摻雜的方式(Situ DopingProcedures)，以摻雜砷或磷的硅甲烷為反應(yīng)氣體，利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，且淀積厚度在約3000埃到約4000埃之間。然后，在第一導(dǎo)電層20上利用熱氧化法形成薄氧化硅層22。接著，再進行傳統(tǒng)的光刻(Photolithography)與干蝕刻(Dry Etching)步驟．當蝕刻薄氧化硅層22時，以三氟甲烷(CHF3)為蝕刻劑，而當蝕刻第一導(dǎo)電層20時，以氯氣(Cl2)為蝕刻劑。然后，利用等離子氧化蝕刻法(Plasma Oxygen Ashing)與濕蝕刻法將光阻層去除。
之后，參見圖3B，其剖面方向與圖3A剖面方向成90度角。在第一導(dǎo)電層20旁形成間隙壁24，其材料最好是金屬鎢。且其形成方式是先利用濺射法(Sputtering)，淀積厚度在約500埃到約1000埃之間的金屬鎢層。然后再進行非等向性反應(yīng)性離子蝕刻法(Anisotropic Reactive Ion Etching)，以六氟化硫(SF6)為蝕刻劑，于是在第一導(dǎo)電層20旁形成間隙壁24。此時在第一導(dǎo)電層20上的薄氧化硅層22，它可以保護第一導(dǎo)電層20不受蝕刻步驟的侵害。
接著，參照圖4A與圖4B，其中圖4B的剖面方向與圖4A剖面方向成90度角。進行清洗步驟，浸在緩沖氟化氫酸溶液(Buffered Hydrofluoric AcidSolution)中，可將薄氧化硅層22去除。然后，在第一導(dǎo)電層20上淀積第三絕緣層26。其形成方式是利用等離子強化化學(xué)汽相淀積法，以原硅酸四乙酯(TEOS)為反應(yīng)氣體，溫度在約300℃到約600℃之間，淀積厚度在約1000埃到約2000埃之間。接著，進行嚴格的設(shè)定圖案的步驟，在第三絕緣層26上形成光阻層28a，并設(shè)定圖案而蝕刻出多個狹窄的元件凹洞28b。其步驟是先形成光阻層28a，并在光阻層28a上形成多個開口，其寬度在約0.20μm到約0.30μm之間。然后再進行干蝕刻法，以光阻層28a為掩模，依序蝕刻開口下各層，直到露出位元線16，形成狹窄的元件凹洞28b，其直徑也在約0.20μm到約0.30μm之間。蝕刻第三絕緣層26是以三氟甲烷(CHF3)為蝕刻劑，蝕刻第一導(dǎo)電層20是以氯氣(Cl2)為蝕刻劑，而蝕刻第二絕緣層18與第一絕緣層12是以三氟甲烷為蝕刻劑，最后，以埋藏的位元線16為終止層。然后，利用等離子氧化蝕刻法與濕蝕刻法將光阻層去除。
接著，參照圖5，進行熱氧化法，在元件凹洞28b側(cè)壁位于第一導(dǎo)電層20處形成垂直的柵極絕緣層30。其形成方式為在充滿氧氣的環(huán)境中，溫度在約900℃到約950℃之間，形成的厚度在約70埃到約120埃之間。然后，在元件凹洞28b側(cè)壁上形成垂直的第一非晶硅層32(Amorphous Silicon)。其形成方式為先利用低壓化學(xué)汽相淀積法，溫度在約500℃到約550℃之間，淀積厚度在約200埃到約400埃之間。之后，再進行非等向性干蝕刻法，以氯氣為蝕刻劑，沿著元件凹洞28b側(cè)壁上蝕刻出垂直的第一非晶硅層32。然后，進行清洗步驟，浸在緩沖氟化氫酸溶液中，可將埋藏的位元線16上殘留的氧化層去除。
接著，參照圖6，在元件凹洞28b上與周圍邊緣淀積第二導(dǎo)電層34a，最好是多晶硅層。其形成方式為利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，淀積厚度在約500埃到約1000埃之間。然后，在第二導(dǎo)電層34a上進行離子注入法，注入砷離子或磷離子，注入角度為零度，注入劑量在約1E15atoms/cm2到約5E15atoms/cm2之間，且注入能量在約50KeV到約100KeV之間。因為注入角度為零度，因此在第三絕緣層26上與元件凹洞28b底部的第二導(dǎo)電層34a會被注入離子，而在元件凹洞28b側(cè)壁上的第二導(dǎo)電層34a未被注入離子。使得第二導(dǎo)電層34a分為N型注入?yún)^(qū)34b與其余的第二導(dǎo)電層34a。
接著，參照圖7，在第二導(dǎo)電層34a上與元件凹洞28b中淀積第二非晶硅層36。其形成方式為利用低壓化學(xué)汽相淀積法，溫度在約500℃到約550℃之間，淀積厚度在約1500埃到約2000埃之間。此第二非晶硅層36會將元件凹洞28b填滿。然后，進行嚴格的退火(Anneal)步驟，其溫度在約600℃到約800℃之間，并在充滿氮氣的環(huán)境中，進行的時間在約2小時到約8小時之間，使得第二非晶硅層36、第二導(dǎo)電層34a、N型注入?yún)^(qū)34b與第一非晶硅層32會再結(jié)晶化(Recrystallize)而成為單晶硅層。
接著，參照圖8，在已進行完退火步驟的單晶硅層中進行離子注入，摻雜N型離子，依序形成濃摻雜區(qū)36a、淡摻雜區(qū)36b與濃摻雜區(qū)36d。此處，純單晶硅層36c不摻雜N型離子，其介于濃摻雜區(qū)36a與濃摻雜區(qū)36d之間，且與第一導(dǎo)電層20、濃摻雜區(qū)36a與濃摻雜區(qū)36d共同構(gòu)成垂直遷移晶體管(Vertical Transfer Transistor)結(jié)構(gòu)。其中，濃摻雜區(qū)36a與濃摻雜區(qū)36d為源極/漏極區(qū)(Source/Drain Region)，第一導(dǎo)電層20為柵極，而純單晶硅層36c為通道區(qū)(Channel Region)。上述單晶硅層36c的厚度，亦即所提供的通道區(qū)長度，在約0.3μm到約0.40μm之間。
接著，參照圖9，在濃摻雜區(qū)36d上形成第三導(dǎo)電層38，最好是多晶硅層。其形成方式為利用低壓化學(xué)汽相淀積法，以硅甲烷為反應(yīng)氣體，同時摻雜砷離子與磷離子，溫度在約600℃到約650℃之間，淀積厚度在約4000埃到約8000埃之間。然后，在第三導(dǎo)電層38上形成光阻層40，且設(shè)定光阻層40的圖案，用以形成后續(xù)的儲存結(jié)點(Storage Node)位置。
接著，參照圖10A，以光阻層40為掩模，進行蝕刻步驟，蝕刻第三導(dǎo)電層38而形成多晶硅儲存結(jié)點42。其形成方式為利用非等向性干蝕刻法，以氯氣為蝕刻劑。多晶硅儲存結(jié)點42與源極/漏極區(qū)的濃摻雜區(qū)36d相接。然后，再利用等離子氧化蝕刻法與濕蝕刻法去除光阻層40。接著，在多晶硅儲存結(jié)點42上形成介電層44，最好是氧化鉭層(Tantalum Oxide)或是氧化硅/氮化硅/氧化硅層(Oxidzed/Silicon Nitride/Silicon Oxide；ONO)，其方法為先加熱長成氧化硅層，接著形成氮化硅層，然后進行熱氧化的步驟，在氮化硅層上形成氧化硅層，其中氧化硅層的厚度均在約10埃到約100埃之間。然后，在介電層44上形成第四導(dǎo)電層46a，最好是多晶硅層。其形成方式為利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，淀積厚度在約1000埃到約3000埃之間。
接著，參照圖10B，其剖面方向與圖10A剖面方向成90度角。進行傳統(tǒng)的光刻與干蝕刻步驟，以氯氣為蝕刻劑，設(shè)定第四導(dǎo)電層46b的圖案，形成電容的上電極層48。前述的多晶硅儲存結(jié)點42、介電層44與上電極層46b組成電容的結(jié)構(gòu)。此電容結(jié)構(gòu)的多晶硅儲存結(jié)點42與垂直遷移晶體管結(jié)構(gòu)的源極/漏極區(qū)36d相接。
雖然本發(fā)明已以較佳實施例描述如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)可以做出各種更動與潤飾，因此本發(fā)明的保護范圍應(yīng)視后附的權(quán)利要求所界定者為準。
權(quán)利要求
1一種動態(tài)隨機存取存儲器的制造方法，其在一半導(dǎo)體基底上形成一電容結(jié)構(gòu)與一晶體管結(jié)構(gòu)，該電容結(jié)構(gòu)垂直對準該晶體管結(jié)構(gòu)，該方法包含下列步驟(a)在該半導(dǎo)體基底上形成一第一絕緣層；(b)在該第一絕緣層中形成多個溝槽；(c)在所述多個溝槽中淀積一導(dǎo)電層；(d)蝕刻部分該導(dǎo)電層表面，使該導(dǎo)電層陷入所述多個溝槽中，形成多個位元線的結(jié)構(gòu)；(e)在所述多個位元線與該第一絕緣層上淀積一第二絕緣層，并進行平坦化步驟，使該第二絕緣層具有平坦的表面；(f)在該第二絕緣層上淀積一第一導(dǎo)電層；(g)在該第一導(dǎo)電層上形成一薄的氧化硅層；(h)設(shè)定該薄的氧化硅層與該第一導(dǎo)電層的圖案，使得在該第二絕緣層上形成一字元線的結(jié)構(gòu)；(i)在該字元線旁側(cè)形成一金屬硅化物的間隙壁；(j)在該字元線與該第二絕緣層上淀積一第三絕緣層；(k)進行光刻與蝕刻步驟，設(shè)定圖案并依序蝕刻該第三絕緣層、該字元線、該第二絕緣層與該第一絕緣層，直到露出該位元線，形成一窄的元件凹洞；(l)在該元件凹洞的側(cè)壁露出該字元線的部分形成一柵極絕緣層；(m)在該元件凹洞中淀積一第一非晶硅層，并設(shè)定圖案，蝕刻該第一非晶硅層而在該元件凹洞的側(cè)壁上形成一非晶硅側(cè)壁；(n)在該元件凹洞中淀積一第二導(dǎo)電層；(o)進行離子注入步驟，對位于該第三絕緣層上的該第二導(dǎo)電層進行離子摻雜，以及對該元件凹洞底部的該第二導(dǎo)電層進行離子摻雜，至于在該元件凹洞側(cè)壁的該第二導(dǎo)電層則未摻雜離子；(p)在該元件凹洞中淀積一第二非晶硅層，用以填滿該元件凹洞；(q)進行一退火步驟，使得該第二非晶硅層、該第二導(dǎo)電層與該第一非晶硅層成為單晶硅層，并進行多次不同劑量的離子摻雜步驟，在該元件凹洞中由下而上依序形成一第一濃摻雜源極/漏極區(qū)、一第一淺摻雜源極/漏極區(qū)、一單晶硅層與一第二濃摻雜源極/漏極區(qū)，該單晶硅層與該字元線的側(cè)邊相連接，于是形成垂直的該晶體管結(jié)構(gòu)；(r)在該第二濃摻雜源極/漏極區(qū)上淀積一第三導(dǎo)電層；(s)設(shè)定該第三導(dǎo)電層的圖案，以形成一儲存結(jié)點，該儲存結(jié)點位于該第二濃摻雜源極/漏極區(qū)上；(t)在該儲存結(jié)點上淀積一介電層；(u)在該介電層上淀積一第四導(dǎo)電層；以及(v)設(shè)定該第四導(dǎo)電層的圖案，于是形成該電容的結(jié)構(gòu)。
2．如權(quán)利要求1所述的方法，其中所述多個位元線包含金屬鎢，其厚度在約2000埃到約3000埃之間。
3．如權(quán)利要求1所述的方法，其中所述多個位元線包含硅化鎢，其厚度在約2000埃到約3000埃之間。
4．如權(quán)利要求1所述的方法，其中步驟(f)該第一導(dǎo)電層包含多晶硅層，其形成方式是環(huán)境摻雜方式，以摻雜砷或磷的硅甲烷為反應(yīng)氣體，利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，且淀積厚度在約3000埃到約4000埃之間。
5．如權(quán)利要求1所述的方法，其中步驟(h)形成該字元線的方式為干蝕刻法，以氯氣為蝕刻劑。
6．如權(quán)利要求1所述的方法，其中步驟(k)該元件凹洞直徑在約0.20μm到約0.30μm之間，其形成步驟為先蝕刻該第三絕緣層，以三氟甲烷為蝕刻劑，然后蝕刻該第一導(dǎo)電層，以氯氣為蝕刻劑，最后蝕刻該第二絕緣層與該第一絕緣層，以三氟甲烷為蝕刻劑。
7．如權(quán)利要求1所述的方法，其中步驟(1)該柵極絕緣層的形成方式為在充滿氧氣的環(huán)境中，溫度在約900℃到約950℃之間，形成的厚度在約70埃到約120埃之間。
8．如權(quán)利要求1所述的方法，其中步驟(m)該第一非晶硅層的淀積方式為低壓化學(xué)汽相淀積法，溫度在約500℃到約550℃之間，淀積厚度在約200埃到約400埃之間。
9．如權(quán)利要求1所述的方法，其中步驟(n)該第二導(dǎo)電層包含多晶硅層，其形成方式為利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，淀積厚度在約500埃到約1000埃之間。
10．如權(quán)利要求1所述的方法，其中步驟(o)注入砷離子或磷離子，注入角度約為零度，注入劑量在約1E15atoms/cm2到約5E15atoms/cm2之間，且注入能量在約50KeV到約100KeV之間。
11．如權(quán)利要求1所述的方法，其中步驟(p)該第二非晶硅層的形成方式為利用低壓化學(xué)汽相淀積法，溫度在約500℃到約550℃之間，淀積厚度在約1500埃到約2000埃之間。
12．如權(quán)利要求1所述的方法，其中步驟(q)該退火步驟用以使物質(zhì)再結(jié)晶化，溫度在約600℃到約800℃之間，并在充滿氮氣的環(huán)境中，進行的時間在約2小時到約8小時之間。
13．一種動態(tài)隨機存取存儲器的制造方法，其在一半導(dǎo)體基底上形成一電容結(jié)構(gòu)、一埋藏的位元線結(jié)構(gòu)與一晶體管結(jié)構(gòu)，該電容結(jié)構(gòu)垂直對準該晶體管結(jié)構(gòu)，且該埋藏的位元線結(jié)構(gòu)亦垂直對準該晶體管結(jié)構(gòu)，此種動態(tài)隨機存取存儲器結(jié)構(gòu)可以減少在該半導(dǎo)體基底上所占的面積，該方法包含下列步驟(a)在該半導(dǎo)體基底上形成一第一氧化硅層；(b)在該第一氧化硅層中形成多個溝槽；(c)在每個所述多個溝槽中形成一位元線的結(jié)構(gòu)；(d)在該位元線與該第一氧化硅層上淀積一第二氧化硅層，使該位元線成為該埋藏的位元線結(jié)構(gòu)；(e)進行平坦化步驟，使該第二氧化硅層具有平坦的表面；(f)在該第二氧化硅層上淀積一第一多晶硅層；(g)在該第一多晶硅層上形成一薄的氧化多晶硅層；(h)設(shè)定該薄的氧化多晶硅層與該第一多晶硅層的圖案，于是在該第二氧化硅層上形成一字元線的結(jié)構(gòu)；(i)在該字元線旁側(cè)形成一金屬硅化物的間隙壁，并去除該薄的氧化多晶硅層；(j)在該字元線與該第二氧化硅層上淀積一第三氧化硅層；(k)進行光刻與蝕刻步驟，依序蝕刻該第三氧化硅層、該字元線約中央處、該第二氧化硅層與該第一氧化硅層，直到露出該位元線表面，形成一窄的元件凹洞；(l)在該元件凹洞的側(cè)壁露出該字元線的部分形成一柵極氧化層；(m)在該元件凹洞中淀積一第一非晶硅層，并設(shè)定圖案，蝕刻該第一非晶硅層而在該元件凹洞的側(cè)壁上形成一非晶硅側(cè)壁；(n)在該元件凹洞中淀積一第二多晶硅層；(o)進行離子注入步驟，注入角度約為零角，對位于該第三氧化硅層上的該第二多晶硅層進行離子摻雜，以及對該元件凹洞底部的該第二多晶硅層進行離子摻雜，至于在該元件凹洞側(cè)壁的該第二多晶硅層則未摻雜離子；(p)在該元件凹洞中淀積一第二非晶硅層，用以填滿該元件凹洞；(q)進行一退火步驟，使得該第二非晶硅層、該第二多晶硅層與該第一非晶硅層成為單晶硅層，并進行多次不同劑量的離子摻雜步驟，在該元件凹洞中由下而上依序形成一第一濃摻雜源極/漏極區(qū)、一第一淺摻雜源極/漏極區(qū)、一單晶硅層與一第二濃摻雜源極/漏極區(qū)，該第一濃摻雜源極/漏極區(qū)位于該埋藏的位元線結(jié)構(gòu)上，且該單晶硅層對應(yīng)于露出的該字元線，于是形成垂直的該晶體管結(jié)構(gòu)；(r)在該第二濃摻雜源極/漏極區(qū)上淀積一第三多晶硅層；(s)設(shè)定該第三多晶硅層的圖案，以形成一儲存結(jié)點，該儲存結(jié)點位于該第二濃摻雜源極/漏極區(qū)上；(t)在該儲存結(jié)點上淀積一介電層；(u)在該介電層上淀積一第四多晶硅層；以及(v)設(shè)定該第四多晶硅層的圖案，形成一上電極層，于是該儲存結(jié)點、該介電層與該上電極層形成該電容的結(jié)構(gòu)。
14．如權(quán)利要求13所述的方法，其中所述多個位元線包含金屬鎢，其厚度在約2000埃到約3000埃之間。
15．如權(quán)利要求13所述的方法，其中所述多個位元線包含硅化鎢，其厚度在約2000埃到約3000埃之間。
16．如權(quán)利要求13所述的方法，其中步驟(f)該第一多晶硅層的形成方式是環(huán)境摻雜方式，以摻雜砷或磷的硅甲烷為反應(yīng)氣體，利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，且淀積厚度在約3000埃到約4000埃之間。
17．如權(quán)利要求13所述的方法，其中步驟(h)形成該字元線的方式為非等向性干蝕刻法，以氯氣為蝕刻劑。
18．如權(quán)利要求13所述的方法，其中步驟(j)該第三氧化硅層的形成方式為利用等離子強化化學(xué)汽相淀積法，以原硅酸四乙酯(TEOS)為反應(yīng)氣體，溫度在約300℃到約600℃之間，淀積厚度在約1000埃到約2000埃之間。
19．如權(quán)利要求13所述的方法，其中步驟(k)該元件凹洞直徑在約0.20μm到約0.30μm之間，其形成步驟為先蝕刻該第三氧化硅層，以三氟甲烷為蝕刻劑，然后蝕刻該第一多晶硅層，以氯氣為蝕刻劑，最后蝕刻該第二氧化硅層與該第一氧化硅層，以三氟甲烷為蝕刻劑。
20．如權(quán)利要求13所述的方法，其中步驟(l)該柵極氧化層的形成方式為在充滿氧氣的環(huán)境中，溫度在約900℃到約950℃之間，形成的厚度在約70埃到約120埃之間。
21．如權(quán)利要求13所述的方法，其中步驟(m)該非晶硅側(cè)壁的形成方式為先淀積該第一非晶硅層，利用低壓化學(xué)汽相淀積法，溫度在約500℃到約550℃之間，淀積厚度在約200埃到約400埃之間，然后進行干蝕刻步驟，以氯氣為蝕刻劑。
22．如權(quán)利要求13所述的方法，其中步驟(n)該第二多晶硅層的形成方式為利用低壓化學(xué)汽相淀積法，溫度在約600℃到約650℃之間，淀積厚度在約500埃到約1000埃之間。
23．如權(quán)利要求13所述的方法，其中步驟(o)注入砷離子或磷離子，注入角度約為零度，注入劑量在約1E15atoms/cm2到約5E15atoms/cm2之間，且注入能量在約50KeV到約100KeV之間。
24．如權(quán)利要求13所述的方法，其中步驟(p)該第二非晶硅層的形成方式為利用低壓化學(xué)汽相淀積法，溫度在約500℃到約550℃之間，淀積厚度在約1500埃到約2000埃之間。
25．如權(quán)利要求13所述的方法，其中步驟(q)該退火步驟用以使物質(zhì)再結(jié)晶化而成為單晶硅，溫度在約600℃到約800℃之間，并在充滿氮氣的環(huán)境中，進行的時間在約2小時到約8小時之間。
26．一種動態(tài)隨機存取存儲器的結(jié)構(gòu)，其在一半導(dǎo)體基底上形成一電容結(jié)構(gòu)、一埋藏的位元線結(jié)構(gòu)與一字元線結(jié)構(gòu)，該電容結(jié)構(gòu)垂直對準且位于該字元線結(jié)構(gòu)上方，該埋藏的位元線結(jié)構(gòu)亦垂直對準且位于該字元線結(jié)構(gòu)下方，所述動態(tài)隨機存取存儲器結(jié)構(gòu)包含一埋藏的位元線結(jié)構(gòu)，其位于一第一氧化硅層中的多個溝槽中；一第二氧化硅層，形成于該位元線結(jié)構(gòu)與該第一氧化硅層上；一字元線的結(jié)構(gòu)，形成于該第二氧化硅層上；一金屬硅化物的間隙壁，形成于該字元線旁側(cè)；一第三氧化硅層，形成于該字元線結(jié)構(gòu)與該第二氧化硅層上；一窄的元件凹洞，穿過該第三氧化硅層、該字元線結(jié)構(gòu)約中央處以及該第一氧化硅層中，直到露出該埋藏的位元線表面為止；一柵極氧化層，在該元件凹洞的側(cè)壁上覆蓋該字元線結(jié)構(gòu)；一單晶硅層，完全填滿該元件凹洞；一通道區(qū)，在該元件凹洞中的該單晶硅層中，與該柵極氧化層相接；一第一濃摻雜源極/漏極區(qū)，在該元件凹洞中的該單晶硅層中，位于該位元線上方；一第一淺摻雜源極/漏極區(qū)，在該元件凹洞中的該單晶硅層中，位于該第一濃摻雜源極/漏極區(qū)上方與該通道區(qū)下方；一第二濃摻雜源極/漏極區(qū)，在該元件凹洞中的該單晶硅層中，位于該通道區(qū)上方；以及一電容結(jié)構(gòu)，位于該第二濃摻雜源極/漏極區(qū)上方，垂直對準該字元線結(jié)構(gòu)。
27．如權(quán)利要求26所述的結(jié)構(gòu)，其中該位元線包含金屬鎢，其厚度在約2000埃到約3000埃之間。
28．如權(quán)利要求26所述的結(jié)構(gòu)，其中該位元線包含硅化鎢，其厚度在約2000埃到約3000埃之間。
29．如權(quán)利要求26所述的結(jié)構(gòu)，其中該字元線結(jié)構(gòu)的厚度在約3000埃到約4000埃之間。
30．如權(quán)利要求26所述的結(jié)構(gòu)，其中該窄的元件凹洞直徑在約0.20μm到約0.30μm之間。
31．如權(quán)利要求26所述的結(jié)構(gòu)，其中該柵極氧化層厚度在約50埃到約75埃之間。
全文摘要
一種動態(tài)隨機存取存儲器結(jié)構(gòu)及其制造方法,包含在半導(dǎo)體基底上形成一電容結(jié)構(gòu)、一埋藏的位元線結(jié)構(gòu)與一字元線結(jié)構(gòu),電容結(jié)構(gòu)垂直對準字元線結(jié)構(gòu)上方,至于埋藏的位元線結(jié)構(gòu)則垂直對準字元線結(jié)構(gòu)下方。此種結(jié)構(gòu)將字元線結(jié)構(gòu)垂直形成于一窄的元件凹洞中,上下包夾絕緣層,可以減少在半導(dǎo)體基底上所占的面積。
文檔編號H01L21/70GK1209652SQ9711749
公開日1999年3月3日 申請日期1997年8月22日 優(yōu)先權(quán)日1997年8月22日
發(fā)明者宋建邁 申請人:世界先進積體電路股份有限公司